CN105842527B - 抗干扰高精度过零检测装置 - Google Patents

抗干扰高精度过零检测装置 Download PDF

Info

Publication number
CN105842527B
CN105842527B CN201610402534.6A CN201610402534A CN105842527B CN 105842527 B CN105842527 B CN 105842527B CN 201610402534 A CN201610402534 A CN 201610402534A CN 105842527 B CN105842527 B CN 105842527B
Authority
CN
China
Prior art keywords
resistance
operational amplifier
integrated operational
voltage stabilizing
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610402534.6A
Other languages
English (en)
Other versions
CN105842527A (zh
Inventor
王宗臣
王春生
冯国伟
王新明
夏武
夏文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU MODERN POWER CAPACITOR CO Ltd
Original Assignee
JIANGSU MODERN POWER CAPACITOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU MODERN POWER CAPACITOR CO Ltd filed Critical JIANGSU MODERN POWER CAPACITOR CO Ltd
Priority to CN201610402534.6A priority Critical patent/CN105842527B/zh
Publication of CN105842527A publication Critical patent/CN105842527A/zh
Application granted granted Critical
Publication of CN105842527B publication Critical patent/CN105842527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/22—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using light-emitting devices, e.g. LED, optocouplers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种抗干扰高精度过零检测装置，包含交流信号限制电路、参考电压电路、第一滞环比较器、第一电压跟随器、第一光耦开关电路、第二滞环比较器、第二电压跟随器、第二光耦开关电路和可编程逻辑器件FPGA/CPLD。本发明能够有效的抗高次谐波、高频毛刺、串扰噪声的干扰，而且对所检测交流信号幅值波动不敏感，能将基波交流信号的过零点锁定在方波信号S3下降沿与方波信号S4下降沿之间的中点时刻，再在可编程逻辑器件FPGA/CPLD中通过简单的程序处理就能够精确的判断基波交流信号的过零点，因此具有抗干扰性强、适用性强、精度高的优点。

Description

抗干扰高精度过零检测装置
技术领域
本发明涉及一种检测装置，特别是一种抗干扰高精度过零检测装置。
背景技术
随着非线性负荷的广泛应用，高次谐波同高频毛刺、串扰噪声一样成为电网中不可忽视的干扰因素，使得交流信号在过零点易发生抖动，导致过零检测时出现多过零现象和实际基波零点与提取的零点误差比较大，致使无功补偿装置在过零点处开关投入时涌流较大，切除时易生燃弧，降低了无功补偿装置的寿命。
为解决上述问题，现有过零检测装置主要有：1)利用交流信号在过零点处光耦器件截止的特性实现过零检测，但光耦器件的截止点并不严格对应于交流信号的过零点，检测脉冲宽度也受交流信号幅值波动的影响，适应性差，同时难以克服过零点受高次谐波、高频毛刺、串扰噪声的干扰，使得检测误差大、过零不精确。2)使用滞环比较器避开过零点的干扰，但会引入比较大的相位误差，同样在谐波畸变率较大的场合难以准确检测过零点。3)使用DSP等微处理器对交流信号采样，引入数字锁相算法进行滤波，提取过零点，但计算复杂，硬件成本较高。
发明内容
本发明所要解决的技术问题是提供一种抗干扰高精度过零检测装置，它简单可靠，具有抗干扰强、适应性强、精度高的特点，适用于过零无功补偿。
为解决上述技术问题，本发明所采用的技术方案是：
一种抗干扰高精度过零检测装置，其特征在于：包含交流信号限制电路、参考电压电路、第一滞环比较器、第一电压跟随器、第一光耦开关电路、第二滞环比较器、第二电压跟随器、第二光耦开关电路和可编程逻辑器件FPGA/CPLD，所述交流信号限制电路的输出端连接第一滞环比较器和第二滞环比较器的反相输入端，参考电压电路的输出端连接第一滞环比较器的同相输入端，第一滞环比较器输出端连接第一电压跟随器的同相输入端，第一电压跟随器的输出端连接第一光耦开关电路的阳极输入端，第二滞环比较器的输出端连接第二电压跟随器的同相输入端，第二电压跟随器的输出端连接第二光耦开关电路的阳极输入端，第一光耦开关电路的集电极输出端和第二光耦开关电路的集电极输出端分别连接可编程逻辑器件FPGA/CPLD的I/O输入口，可编程逻辑器件的I/O输出口连接无功补偿装置投切开关的驱动器。
进一步地，所述交流信号限制电路由限流电阻R6与双向稳压管D3组成，限流电阻R6一端连接交流信号限制电路的输入端，另一端连接双向稳压管D3的一端，双向稳压管D3的另一端接地GND。
进一步地，所述参考电压电路由分压电阻R1、双向稳压管D1、差分比例运算电路组成，电阻R2、R3、R4、R5、R7、R8和集成运算放大器AR1构成差分比例运算电路，分压电阻R1一端连接电源VCC，另一端连接双向稳压管D1的一端，同时经电阻R2连接于集成运算放大器AR1的同相输入端，双向稳压管的另一端经电阻R5连接于集成运算放大器AR1的反相输入端，同时接地GND，电阻R7串联电阻R8，跨接于集成运算放大器AR1的反相输入端与输出端之间，电阻R3一端连接集成运算放大器AR1的同相输入端，另一端与电阻R4串联后接地GND。
进一步地，所述第一滞环比较器由电阻R9、电阻R10、集成运算放大器AR2、限流电阻R11、双向稳压管D2构成，电阻R9一端连接集成运算放大器AR2的同相输入端，另一端连接参考电压电路中集成运算放大器AR1的输出端，集成运算放大器AR2的反相输入端连接交流信号限制电路中限流电阻R6与双向稳压管D3的连接端，限流电阻R11一端连接集成运算放大器AR2的输出端，另一端连接双向稳压管D2的一端，双向稳压管D2的另一端接地GND，电阻R10的一端连接集成运算放大器AR2的同相输入端，另一端连接限流电阻R11与双向稳压管D2的连接端。
进一步地，所述第二滞环比较器由电阻R13、电阻R14、集成运算放大器AR4、限流电阻R15、双向稳压管D4构成，电阻R13一端连接集成运算放大器AR4的同相输入端，另一端接地GND，集成运算放大器AR4的反相输入端连接交流信号限制电路中限流电阻R6与双向稳压管D3的连接端，限流电阻R15一端连接集成运算放大器AR4的输出端，另一端连接双向稳压管D4的一端，双向稳压管D4的另一端接地GND，电阻R14的一端连接集成运算放大器AR4的同相输入端，另一端连接限流电阻R15与双向稳压管D4的连接端。
进一步地，所述第一电压跟随器由集成运算放大器AR3构成，集成运算放大器AR3的同相输入端连接第一滞环比较器中限流电阻R11与双向稳压管D2的连接端，集成运算放大器AR3的反相输入端与其输出端短接。
进一步地，所述第二电压跟随器由集成运算放大器AR5构成，集成运算放大器AR5的同相输入端连接第二滞环比较器中限流电阻R15与双向稳压管D4的连接端，集成运算放大器AR5的反相输入端与其输出端短接。
进一步地，所述第一光耦开关电路由电阻R12、电阻R18、单相稳压管D5、光耦器件U1构成，电阻R12一端连接光耦器件U1的阳极，另一端连接第一电压跟随器中集成运算放大器AR3的输出端，单相稳压管D5的阴极连接光耦器件U1的阴极，另一端接地GND，光耦器件U1的集电极经电阻R18连接电源VDD，同时连接可编程逻辑器件FPGA/CPLD的一I/O输入口，光耦器件U1的发射极接地SGND。
进一步地，所述第二光耦开关电路由电阻R16、电阻R17、单相稳压管D6、光耦器件U2构成，电阻R16一端连接光耦器件U2的阳极，另一端连接第二电压跟随器中集成运算放大器AR5的输出端，单相稳压管D6的阴极连接光耦器件U2的阴极，另一端接地GND，光耦器件U2的集电极经电阻R17连接电源VDD，同时连接可编程逻辑器件FPGA/CPLD的另一I/O输入口，光耦器件U2的发射极接地SGND。
进一步地，所述可编程逻辑器件FPGA/CPLD两个I/O输入口分别连接第一光耦开关电路中光耦器件U1的集电极和第二光耦开关电路中光耦器件U2的集电极。可编程逻辑器件FPGA/CPLD由电源VDD供电。可编程逻辑器件FPGA/CPLD的接地引脚接地SGND。可编程逻辑器件FPGA/CPLD的I/O输出端连接无功补偿装置投切开关的驱动。
本发明与现有技术相比，具有以下优点和效果：本发明能够有效的抗高次谐波、高频毛刺、串扰噪声的干扰，而且对所检测交流信号幅值波动不敏感，能将基波交流信号的过零点锁定在方波信号S3下降沿与方波信号S4下降沿之间的中点时刻，再在可编程逻辑器件FPGA/CPLD中通过简单的程序处理就能够精确的判断基波交流信号的过零点，因此具有抗干扰性强、适用性强、精度高的优点。
附图说明
图1是本发明的抗干扰精度高过零检测装置的原理图。
具体实施方式
下面结合附图并通过实施例对本发明作进一步的详细说明，以下实施例是对本发明的解释而本发明并不局限于以下实施例。
如图1所示，抗干扰高精度交流信号过零检测装置包括交流信号限制电路、参考电压电路、第一滞环比较器、第一电压跟随器、第一光耦开关电路、第二滞环比较器、第二电压跟随器、第二光耦开关电路、可编程逻辑器件FPGA/CPLD。
电压互感器或者电流互感器转变的低电压模拟交流信号，记为S0，输入到交流信号限制电路的输入端，交流信号限制电路的输出端连接第一滞环比较器和第二滞环比较器的反相输入端，参考电压电路的输出端连接第一滞环比较器的同相输入端，第一滞环比较器输出端连接第一电压跟随器的同相输入端，第一电压跟随器的输出端连接第一光耦开关电路的阳极输入端，第二滞环比较器的输出端连接第二电压跟随器的同相输入端，第二电压跟随器的输出端连接第二光耦开关电路的阳极输入端，第一光耦开关电路的集电极输出端和第二光耦开关电路的集电极输出端分别连接可编程逻辑器件FPGA/CPLD的I/O输入口，可编程逻辑器件的I/O输出口连接无功补偿装置投切开关的驱动器。
交流信号限制电路将电压互感器或者电流互感器转变的低电压模拟交流信号限制在第一滞环比较器和第二滞环比较器的可输入范围内。该电路由限流电阻R6与双向稳压管D3组成。限流电阻R6一端连接交流信号限制电路的输入端，另一端连接双向稳压管D3的一端。双向稳压管D3的另一端接地GND。限流电阻R6、双向稳压管D3分别限制交流信号电流大小和电压幅值。
参考电压电路为第一滞环比较器提供参考电压Uref，如公式(1)所示。该电路由分压电阻R1、双向稳压管D1、差分比例运算电路组成。电阻R2、R3、R4、R5、R7、R8和集成运算放大器AR1构成差分比例运算电路。分压电阻R1一端连接电源VCC，另一端连接双向稳压管D1的一端，同时经电阻R2连接于集成运算放大器AR1的同相输入端。双向稳压管的另一端经电阻R5连接于集成运算放大器AR1的反相输入端，同时接地GND。电阻R7串联电阻R8，跨接于集成运算放大器AR1的反相输入端与输出端之间。电阻R3一端连接集成运算放大器AR1的同相输入端，另一端与电阻R4串联后接地GND。
其中R2＝R5＝R'，R3＝R4＝R7＝R8＝R，UDZ双向稳压管D1的稳压值。
第一滞环比较器将交流信号限制电路输出的低压交流模拟信号与阈值电压UT1，UT2比较转换成方波信号，记为S1。阈值电压UT1，UT2如公式(2)所示。该滞环比较器由电阻R9、电阻R10、集成运算放大器AR2、限流电阻R11、双向稳压管D2构成。电阻R9一端连接集成运算放大器AR2的同相输入端，另一端连接参考电压电路中集成运算放大器AR1的输出端。集成运算放大器AR2的反相输入端连接交流信号限制电路中限流电阻R6与双向稳压管D3的连接端。限流电阻R11一端连接集成运算放大器AR2的输出端，另一端连接双向稳压管D2的一端。双向稳压管D2的另一端接地GND。电阻R10的一端连接集成运算放大器AR2的同相输入端，另一端连接限流电阻R11与双向稳压管D2的连接端。
其中R10＝R'，R9＝R，UDZ双向稳压管D2的稳压值。
第二滞环比较器将交流信号限制电路输出的低压模拟信号与阈值电压U'T1，U'T2比较转换成方波信号，记为S2。阈值电压U'T1，U'T2如公式(3)所示。该滞环比较器由电阻R13、电阻R14、集成运算放大器AR4、限流电阻R15、双向稳压管D4构成。电阻R13一端连接集成运算放大器AR4的同相输入端，另一端接地GND。集成运算放大器AR4的反相输入端连接交流信号限制电路中限流电阻R6与双向稳压管D3的连接端。限流电阻R15一端连接集成运算放大器AR4的输出端，另一端连接双向稳压管D4的一端。双向稳压管D4的另一端接地GND。电阻R14的一端连接集成运算放大器AR4的同相输入端，另一端连接限流电阻R15与双向稳压管D4的连接端。
其中R14＝R'，R13＝R，UDZ双向稳压管D4的稳压电压。
第一电压跟随器隔离第一光耦开关电路对第一滞环比较器输出电压的影响。该电压跟随器由集成运算放大器AR3构成。集成运算放大器AR3的同相输入端连接第一滞环比较器中限流电阻R11与双向稳压管D2的连接端。集成运算放大器AR3的反相输入端与其输出端短接。
第二电压跟随器隔离第二光耦开关电路对第二滞环比较器输出电压的影响。该电压跟随器由集成运算放大器AR5构成。集成运算放大器AR5的同相输入端连接第二滞环比较器中限流电阻R15与双向稳压管D4的连接端。集成运算放大器AR5的反相输入端与其输出端短接。
第一光耦开关电路隔离电源VCC与可编程逻辑器件FPGA/CPLD的电源VDD，并将双极性方波信号转变成适合可编程逻辑器件FPGA/CPLD输入的同频同相的单极性方波信号，记为S3。该电路由电阻R12、电阻R18、单相稳压管D5、光耦器件U1构成。电阻R12一端连接光耦器件U1的阳极，另一端连接第一电压跟随器中集成运算放大器AR3的输出端。单相稳压管D5的阴极连接光耦器件U1的阴极，另一端接地GND。光耦器件U1的集电极经电阻R18连接电源VDD，同时连接可编程逻辑器件FPGA/CPLD的一I/O输入口。光耦器件U1的发射极接地SGND。
第二光耦开关电路隔离电源VCC与可编程逻辑器件FPGA/CPLD的电源VDD，并将双极性方波信号转变成适合可编程逻辑器件FPGA/CPLD输入的同频同相的单极性方波信号，记为S4。该电路由电阻R16、电阻R17、单相稳压管D6、光耦器件U2构成。电阻R16一端连接光耦器件U2的阳极，另一端连接第二电压跟随器中集成运算放大器AR5的输出端。单相稳压管D6的阴极连接光耦器件U2的阴极，另一端接地GND。光耦器件U2的集电极经电阻R17连接电源VDD，同时连接可编程逻辑器件FPGA/CPLD的另一I/O输入口。光耦器件U2的发射极接地SGND。
第一光耦开关电路和第二光耦开关电路中的单相稳压管D5、D6的稳压值相同，可以滤除低于其稳压值的干扰脉冲。
可编程逻辑器件FPGA/CPLD根据第一光耦开关电路和第二光耦开关电路输出的方波信号S3、S4检测过零点。可编程逻辑器件FPGA/CPLD两个I/O输入口分别连接第一光耦开关电路中光耦器件U1的集电极和第二光耦开关电路中光耦器件U2的集电极。可编程逻辑器件FPGA/CPLD由电源VDD供电。可编程逻辑器件FPGA/CPLD的接地引脚接地SGND。可编程逻辑器件FPGA/CPLD的I/O输出端连接无功补偿装置投切开关的驱动。
参考电压电路、第一滞环比较器、第二滞环比较器中的各电阻阻值满足R3＝R4＝R7＝R8＝R9＝R13＝R，R2＝R5＝R10＝R14＝R'，R1＝R11＝R15。
参考电压电路、第一滞环比较器、第二滞环比较器中的各双向稳压管的稳压值满足UD1＝UD2＝UD4＝UDZ。
第一滞环比较器阈值电压UT1与第二滞环比较器的阈值电压U'T2相等。集成运算放大器优先采用相同型号，均由电源VCC、VSS供电。第一光耦开关电路与第二光耦开关电路中光耦器件优先采用相同型号。
抗干扰高精度交流信号过零检测方法，基于上述抗干扰高精度交流信号过零检测装置，包括如下步骤：
步骤一：可编程逻辑器件FPGA/CPLD检测到第一光耦开关电路输出的方波信号S3的下降沿，开始计数。
步骤二：可编程逻辑器件FPGA/CPLD计数到交流信号的前一周波计数值的一半时，通过I/O输出窄脉冲信号，记为S5，即为交流信号在当前周波的过零点。
步骤三：可编程逻辑器件FPGA/CPLD检测到第二光耦开关电路输出的方波信号S4的下降沿，停止计数，计数值作为交流信号在当前周波的计数值。
过零检测方法是用交流信号前一周波的计数值来判断当前周波的过零点。
本说明书中所描述的以上内容仅仅是对本发明所作的举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种修改或补充或采用类似的方式替代，只要不偏离本发明说明书的内容或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。

Claims (10)

1.一种抗干扰高精度过零检测装置，其特征在于：包含交流信号限制电路、参考电压电路、第一滞环比较器、第一电压跟随器、第一光耦开关电路、第二滞环比较器、第二电压跟随器、第二光耦开关电路和可编程逻辑器件FPGA/CPLD，所述交流信号限制电路的输出端连接第一滞环比较器和第二滞环比较器的反相输入端，参考电压电路的输出端连接第一滞环比较器的同相输入端，第一滞环比较器输出端连接第一电压跟随器的同相输入端，第一电压跟随器的输出端连接第一光耦开关电路的阳极输入端，第二滞环比较器的输出端连接第二电压跟随器的同相输入端，第二电压跟随器的输出端连接第二光耦开关电路的阳极输入端，第一光耦开关电路的集电极输出端和第二光耦开关电路的集电极输出端分别连接可编程逻辑器件FPGA/CPLD的I/O输入口，可编程逻辑器件的I/O输出口连接无功补偿装置投切开关的驱动器。
2.按照权利要求1所述的抗干扰高精度过零检测装置，其特征在于：所述交流信号限制电路由限流电阻R6与双向稳压管D3组成，限流电阻R6一端连接交流信号限制电路的输入端，另一端连接双向稳压管D3的一端，双向稳压管D3的另一端接地GND。
3.按照权利要求2所述的抗干扰高精度过零检测装置，其特征在于：所述参考电压电路由分压电阻R1、双向稳压管D1、差分比例运算电路组成，电阻R2、R3、R4、R5、R7、R8和集成运算放大器AR1构成差分比例运算电路，分压电阻R1一端连接电源VCC，另一端连接双向稳压管D1的一端，同时经电阻R2连接于集成运算放大器AR1的同相输入端，双向稳压管的另一端经电阻R5连接于集成运算放大器AR1的反相输入端，同时接地GND，电阻R7串联电阻R8，跨接于集成运算放大器AR1的反相输入端与输出端之间，电阻R3一端连接集成运算放大器AR1的同相输入端，另一端与电阻R4串联后接地GND。
4.按照权利要求3所述的抗干扰高精度过零检测装置，其特征在于：所述第一滞环比较器由电阻R9、电阻R10、集成运算放大器AR2、限流电阻R11、双向稳压管D2构成，电阻R9一端连接集成运算放大器AR2的同相输入端，另一端连接参考电压电路中集成运算放大器AR1的输出端，集成运算放大器AR2的反相输入端连接交流信号限制电路中限流电阻R6与双向稳压管D3的连接端，限流电阻R11一端连接集成运算放大器AR2的输出端，另一端连接双向稳压管D2的一端，双向稳压管D2的另一端接地GND，电阻R10的一端连接集成运算放大器AR2的同相输入端，另一端连接限流电阻R11与双向稳压管D2的连接端。
5.按照权利要求4所述的抗干扰高精度过零检测装置，其特征在于：所述第二滞环比较器由电阻R13、电阻R14、集成运算放大器AR4、限流电阻R15、双向稳压管D4构成，电阻R13一端连接集成运算放大器AR4的同相输入端，另一端接地GND，集成运算放大器AR4的反相输入端连接交流信号限制电路中限流电阻R6与双向稳压管D3的连接端，限流电阻R15一端连接集成运算放大器AR4的输出端，另一端连接双向稳压管D4的一端，双向稳压管D4的另一端接地GND，电阻R14的一端连接集成运算放大器AR4的同相输入端，另一端连接限流电阻R15与双向稳压管D4的连接端。
6.按照权利要求5所述的抗干扰高精度过零检测装置，其特征在于：所述第一电压跟随器由集成运算放大器AR3构成，集成运算放大器AR3的同相输入端连接第一滞环比较器中限流电阻R11与双向稳压管D2的连接端，集成运算放大器AR3的反相输入端与其输出端短接。
7.按照权利要求6所述的抗干扰高精度过零检测装置，其特征在于：所述第二电压跟随器由集成运算放大器AR5构成，集成运算放大器AR5的同相输入端连接第二滞环比较器中限流电阻R15与双向稳压管D4的连接端，集成运算放大器AR5的反相输入端与其输出端短接。
8.按照权利要求7所述的抗干扰高精度过零检测装置，其特征在于：所述第一光耦开关电路由电阻R12、电阻R18、单相稳压管D5、光耦器件U1构成，电阻R12一端连接光耦器件U1的阳极，另一端连接第一电压跟随器中集成运算放大器AR3的输出端，单相稳压管D5的阴极连接光耦器件U1的阴极，另一端接地GND，光耦器件U1的集电极经电阻R18连接电源VDD，同时连接可编程逻辑器件FPGA/CPLD的一I/O输入口，光耦器件U1的发射极接地SGND。
9.按照权利要求8所述的抗干扰高精度过零检测装置，其特征在于：所述第二光耦开关电路由电阻R16、电阻R17、单相稳压管D6、光耦器件U2构成，电阻R16一端连接光耦器件U2的阳极，另一端连接第二电压跟随器中集成运算放大器AR5的输出端，单相稳压管D6的阴极连接光耦器件U2的阴极，另一端接地GND，光耦器件U2的集电极经电阻R17连接电源VDD，同时连接可编程逻辑器件FPGA/CPLD的另一I/O输入口，光耦器件U2的发射极接地SGND。
10.按照权利要求9所述的抗干扰高精度过零检测装置，其特征在于：所述可编程逻辑器件FPGA/CPLD两个I/O输入口分别连接第一光耦开关电路中光耦器件U1的集电极和第二光耦开关电路中光耦器件U2的集电极，可编程逻辑器件FPGA/CPLD由电源VDD供电，可编程逻辑器件FPGA/CPLD的接地引脚接地SGND，可编程逻辑器件FPGA/CPLD的I/O输出端连接无功补偿装置投切开关的驱动。
CN201610402534.6A 2016-06-08 2016-06-08 抗干扰高精度过零检测装置 Active CN105842527B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610402534.6A CN105842527B (zh) 2016-06-08 2016-06-08 抗干扰高精度过零检测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610402534.6A CN105842527B (zh) 2016-06-08 2016-06-08 抗干扰高精度过零检测装置

Publications (2)

Publication Number Publication Date
CN105842527A CN105842527A (zh) 2016-08-10
CN105842527B true CN105842527B (zh) 2018-10-16

Family

ID=56576690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610402534.6A Active CN105842527B (zh) 2016-06-08 2016-06-08 抗干扰高精度过零检测装置

Country Status (1)

Country Link
CN (1) CN105842527B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110260499B (zh) * 2019-06-13 2020-12-25 珠海格力电器股份有限公司 一种交流信号采集装置、空调及其交流信号采集方法
CN114123752B (zh) * 2020-08-28 2024-06-18 比亚迪股份有限公司 集成式充电装置的控制方法、集成式充电装置及车辆

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764170A (en) * 1980-10-08 1982-04-19 Teac Co Zero cross detecting circuit
CN102645576A (zh) * 2012-05-17 2012-08-22 合肥工业大学 一种电感电流过零点的检测装置与检测方法
CN202870157U (zh) * 2012-07-30 2013-04-10 北京英博电气股份有限公司 光信号隔离的高压高精度过零检测电路
CN203204062U (zh) * 2013-02-22 2013-09-18 九阳股份有限公司 一种基于比较器的电压信号检测电路
WO2014198172A1 (zh) * 2013-06-09 2014-12-18 中兴通讯股份有限公司 电流过零检测装置、信号获取电路及电路系统
CN204903637U (zh) * 2015-08-25 2015-12-23 南京工程学院 高精度交流信号过零检测装置
CN205809157U (zh) * 2016-06-08 2016-12-14 江苏现代电力科技股份有限公司 抗干扰高精度过零检测装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764170A (en) * 1980-10-08 1982-04-19 Teac Co Zero cross detecting circuit
CN102645576A (zh) * 2012-05-17 2012-08-22 合肥工业大学 一种电感电流过零点的检测装置与检测方法
CN202870157U (zh) * 2012-07-30 2013-04-10 北京英博电气股份有限公司 光信号隔离的高压高精度过零检测电路
CN203204062U (zh) * 2013-02-22 2013-09-18 九阳股份有限公司 一种基于比较器的电压信号检测电路
WO2014198172A1 (zh) * 2013-06-09 2014-12-18 中兴通讯股份有限公司 电流过零检测装置、信号获取电路及电路系统
CN204903637U (zh) * 2015-08-25 2015-12-23 南京工程学院 高精度交流信号过零检测装置
CN205809157U (zh) * 2016-06-08 2016-12-14 江苏现代电力科技股份有限公司 抗干扰高精度过零检测装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种迟滞比较式的FPGA过零检测电路;胡峣 等;《红外与激光工程（增刊）》;20061031;第35卷;第266-270页 *

Also Published As

Publication number Publication date
CN105842527A (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
CN106383264B (zh) 抗干扰高精度过零检测方法
CN103063979B (zh) 一种负载开路检测电路
CN105842527B (zh) 抗干扰高精度过零检测装置
CN204719112U (zh) 基于小量程霍尔传感器的大电流检测电路以及电机驱动器
CN201078757Y (zh) 单相交流供电线路漏电、窃电识别指示电路
CN106532626A (zh) 一种中、高压变频调速装置瞬时过流保护电路及变频器
CN205809157U (zh) 抗干扰高精度过零检测装置
CN107947771A (zh) 一种igbt保护电路
CN205384360U (zh) 一种bms电流参数校准装置
CN209280790U (zh) 一种用于电力系统的电参数分时采集电路
CN102082420A (zh) 输电线路的纵差保护方法
CN208367085U (zh) 一种电流电压采集控制模块
CN206557279U (zh) 过零检测电路
CN203504129U (zh) 一种断路器分合闸判断信号产生部件
CN204374297U (zh) 三相三线制电压检测电路
CN211826219U (zh) 一种ac电压过零触发检测电路
CN207623395U (zh) 一种本体与二次分压板光电隔离的直流分压器
CN203278387U (zh) 带有相位及频率检测装置的自动转换开关
CN102545653A (zh) 半导体器件测试系统的分段式双重保护型电源
CN205005035U (zh) 一种可实现高电平到低电平转换的输出接口电路
CN103474948A (zh) 断路器分合闸判断信号产生部件、判断装置和判断方法
CN105486916B (zh) 一种面向智能变电站的直流信号采集电路
CN204302352U (zh) 一种用于抑制射频场感应的传导干扰的交流采样电路
CN204882841U (zh) 一种电源自动测试控制电路
CN207882326U (zh) 一种有源电压采集调理及bcd码拨盘整定电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Jiangsu province Nantong City Yonghe Road 226005 No. 1188

Applicant after: JIANGSU MODERN POWER CAPACITOR CO., LTD.

Address before: 226005 Nantong City, Jiangsu Province modern power road, No. 1

Applicant before: JIANGSU MODERN POWER CAPACITOR CO., LTD.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant