CN106370918B - 用于ac信号的峰值电压测量的方法及设备 - Google Patents

Abstract

本申请案涉及用于AC信号的峰值电压测量的方法及设备。在所描述实例中，一种设备(300)包含：输入端子，其用于接收交流电压信号；箝位电路(305)，其耦合到所述输入端子，输出量值受到约束的经箝位电压信号；第一比较器(307)，其在所述经箝位电压信号为超过正阈值的正电压时输出第一比较信号；及第二比较器(309)，其在所述经箝位电压信号为超过负阈值的负电压时输出第二比较信号；计时器电路(303)，其耦合到所述第一比较信号及所述第二比较信号，输出对应于所述第一比较信号与所述第二比较信号之间的时间的持续时间信号；及逻辑电路(301)，其耦合到所述持续时间输出信号，确定所述交流电压信号的峰值电压。

Description

用于AC信号的峰值电压测量的方法及设备

相关申请案

本申请案依据35U.S.C.§119(e)主张2015年7月24日提出申请的标题为“AC信号的间接峰值电压测量(INDIRECT PEAK-VOLTAGE MEASUREMENT OF AC SIGNALS)”的第62/196,826号(代理人档案号码TI-76239PS)美国临时申请案的优先权权益，所述申请案借此以其全文引用方式并入本文中。

技术领域

本申请案一般来说涉及其中需要交流(AC)信号的峰值电压指示的系统及集成电路，且特定来说涉及提供对相对高压AC信号的峰值电压测量。

背景技术

对峰值电压电平的观察或测量在电子系统中通常为有用的。在特定应用中，待测量的AC信号的峰值电压可为相当大的。举例来说，在控制或观察住宅电力的系统中，峰值电压可为110伏特到130伏特AC或220伏特到240伏特AC。

对于大多数当前半导体集成电路来说，可在输入引脚处安全接收的最大AC电压远低于许多AC信号的峰值电压。当前可从德州仪器公司(Texas Instruments Incorporated)商购的先进模拟集成电路可具有约30伏特到40伏特的最大输入额定。因此，高压AC电压信号到输入引脚的直接耦合使用这些现代模拟集成电路是不可能的。

在许多应用中，需要关于AC信号的峰值电压的信息，但并非始终需要得到精确电压值测量。举例来说，如果应用需要AC电力信号的“电力良好”指示，那么阈值测量可为足够的。在一个应用中，如果阈值超过110伏特，那么可假定AC电力对系统操作开始或继续为足够良好的。其它阈值电压可用于不同应用。

实例为所谓的“智能”AC插座，所述“智能”AC插座包含对用户可见的指示器。在实例中，当电力为大约110伏特到120伏特时，启用绿色LED以在视觉上发信号电力对于使用是安全的。当电力不在正常范围内时，不启用绿色LED信号，或替代地启用红色LED，其可对用户指示电力问题，从而指示插座使用起来并不安全。对此及许多其它“电力良好”应用并不需要AC电压的确切数值。

经布置以观察具有高于30伏特的峰值电压的AC信号的常规电路(举例来说)通常需要AC整流器连同额外电路。在一些常规解决方案中，特殊高压电路组件接收高压AC信号。在替代常规解决方案中，电阻器分压器接收经整流AC信号且提供与峰值电压成比例(但下降低于测量电路的安全输入电压)的分压输出电压。另外，可需要模/数转换器(ADC)电路连同取样逻辑以提供指示峰值电压电平的输出。这些ADC电路为昂贵的，需要精密电路且需要电路板区，此为不合意的。此外，电阻器分压器中的电阻器经受温度相关值变化，且因此电阻器分压器测量方案可需要昂贵电阻器及/或使用额外温度补偿电路以确保电路在一系列所期望条件内的恰当操作。

发明内容

在实例性布置中，一种设备包含：输入端子，其用于接收交流电压信号；箝位电路，其耦合到所述输入端子，所述箝位电路经配置以输出被约束在正电压量值与负电压量值之间的经箝位电压信号；第一比较器，其耦合到所述经箝位电压信号，经配置以在电压信号为超过正阈值参考电压的正电压时输出第一比较信号；及第二比较器，其耦合到所述经箝位输出信号，经配置以在输出电压信号为超过负阈值参考电压的负电压时输出第二比较信号。所述设备还包含计时器电路，其耦合到所述第一比较信号及所述第二比较信号且耦合到时钟信号，经配置以输出持续时间输出信号，所述持续时间输出信号对应于所述第一比较信号与所述第二比较信号之间的时间间隔。在实例性布置中，逻辑电路耦合到所述持续时间输出信号且经配置以响应于所述持续时间输出信号而确定所述交流电压信号中的峰值电压。

附图说明

图1图解说明AC电压信号的波形。

图2在简化电路图中图解说明常规AC电压峰值检测电路。

图3是峰值电压检测实施例的简化电路图。

图4是图解说明实施例的操作的时序图。

图5是图解说明实施例的操作的电压图。

图6是比较针对数个实施例获得的结果的电压图。

图7是另一实施例的简化电路图。

图8是比较两个实施例的操作的时序图。

图9是图解说明方法实施例的流程图。

图10是使用实施例的系统的简化框图。

具体实施方式

不同图中的对应数字及符号通常是指对应部件，除非另有指示。所述图未必按比例绘制。

当在本文中使用术语“耦合”来描述元件之间的关系时，其并不限于“连接”或“直接连接”。“耦合”可包含与介入元件进行的连接且额外连接可存在于描述为“耦合”的任何元件之间。

实例性实施例辨识用于对具有可超过测量电路的最大输入电压的峰值电压的AC信号进行峰值电压测量的解决方案。在实例性实施例中，确定交流波形的部分之间的时间间隔。接着从所述时间间隔确定转换速率。使用所述转换速率在线性外推中估计峰值电压。

与现有方法形成鲜明对比，实例性实施例不需要昂贵模/数转换器或整流器组件。所述实施例的使用因此在AC峰值电压测量解决方案中实现大量面积减少、成本减少及电力减少(当与常规电路相比时)。

图1图解说明具有峰值电压的典型AC信号100(或高压AC信号(HV AC信号))(例如待由实施例观察的AC信号)的时序图。AC信号波形具有在峰值电压之间交替的正弦或余弦波，所述峰值电压具有正量值峰值(标记为+Vpeak)及负量值峰值(标记为–Vpeak)。

图2图解说明常规峰值测量电路200，所述常规峰值测量电路使用电阻式分压器207来观察或测量AC电压信号的电压。电阻器分压器207在此实例中包含四个分压器电阻器R1到R4。在其它实例中，可使用更少或更多电阻器。跨越电阻器R4的电压(标记为Vr4)为对应于标记为“经整流AC Vin”的AC输入电压的成比例电压。在图2中，经整流AC Vin输入电压已经整流，此需要额外二极管整流器或其它整流器电路(为清晰起见，未展示此整流器电路)。在替代布置中，AC信号可在测量电路内经整流，且额外整流器电路可在测量电路中提供。

成比例电压Vr4经设计以落在模/数转换器ADC 203的安全输入电压额定内。ADC203输出对应于模拟电压Vr4的数字信号，且逻辑205可将所述数字电压信号与阈值进行比较，或以其它方式指示关于数字信号OUT的范围或值。

ADC电路203为相对昂贵电路且还需要硅集成电路上或电路板上的面积及电力。此外，电阻器R1到R4经受温度变化，所述温度变化将影响输出的准确性。为使用电阻器分压器，可需要温度补偿电路或在使用高准确性温度不敏感电阻器时需要额外费用。

图3图解说明实例性电路300。电路300经布置用于观察高峰值电压AC信号。术语“高峰值电压”可包含住宅电力AC信号，例如110伏特到120伏特AC或220伏特到240伏特AC，作为非限制性实例。术语“高峰值电压”还可包含待测量或待观察的较多更低AC电压，例如30伏特、25伏特或更低电压。在实例中，这些峰值电压高于在实施例中使用的电路组件的最大安全输入电压。在图3中，电路300经展示为集成电路的一部分。然而，在其它替代方案中，电路300内的组件可形成为电路板或衬底上的离散组件。多芯片模块(MCM)可实施300中所展示的电路。计时器电路303及逻辑电路301可经提供为个别集成电路的部分。在其它实例中，这些功能可经组合以形成单个集成电路，其中比较器307、309及箝位电路305形成于外部。在图3的说明性实例中，电路300可包含于单个专用集成电路上，或电路300可连同额外所要功能一起经提供为集成电路的部分。

在图3中，标记为“HV AC Vin”的高压输入信号耦合到经串联耦合阻抗(电阻器R)。电阻器R可经选择以具有相对高值，例如100千欧姆。当电阻器R经挑选处于高阻抗值时，峰值检测电路具有高输入阻抗，此为合意的。当峰值检测电路具有高输入阻抗时，输入信号HVAC Vin上的电流负载得以减少。在此实例中，电阻器R经串联耦合于AC输入信号与电路300之间，使得AC测量电路300为高阻抗负载。在特定应用中，信号Vin可具有相对弱驱动，即，其可由低电流驱动器供应。通过测量电路进行的信号HV AC Vin的加载将影响信号电压及频率，且此为不合意的。通过正确挑选电阻器R的值，可避免此加载影响。在其中AC信号的电流及加载并非关注点的其它应用中，电阻器R可经选择处于较低值。电阻器R的值因此为应用相关的。

在图3中，电路300的标记为“IC PIN”的输入引脚耦合到电阻器R的输出且接收对应于输入信号HV AC Vin的AC电压。在实施例中，不需要整流器。输入引脚(IC引脚)耦合到箝位电路305。在图3的实例中，用一对二极管箝位装置来实施箝位电路305。在特定集成电路技术中，输入引脚可包含可提供电路305的功能的ESD箝位电路。在替代实施例中，可明确地提供电路305，如在图3中所展示。另外，其它箝位电路类型可形成电路300的额外实施例。箝位电路305的功能为将输出电压Vclamp的正量值及负量值约束到包含电路300的集成电路(及比较器307、309)的最大安全输入电压范围内的范围。在一些实施例中，箝位电路305可甚至更进一步地限制电压Vclamp的正量值及负量值以提供额外安全裕度。

在操作中，电压Vclamp将跟随IC引脚处的AC信号HV AC Vin的上升最高达经箝位正电压，且接着保持在所述电平处直到HV AC Vin下降经过正经箝位电压电平为止。电压Vclamp将跟随信号HV AC Vin经过零伏特且将沿负方向下降，直到信号HV ACVin到达负经箝位电压为止。此时，电压Vclamp将在负经箝位电压处保持平稳，直到信号HV AC Vin再次上升经过经箝位负电压为止。

电压Vclamp被输入到一对比较器307、309中。在实例性实施例中，这些比较器包含滞后性，如在图3中所展示。在其它实例中，不包含滞后性。比较器中的滞后性可通过确保在存在噪声时比较器不会迅速地改变输出而减小噪声敏感性。

比较器307将电压Vclamp与正阈值电压+Vth进行比较。举例来说，此参考电压可从带隙产生器产生。可使用其它参考电压。比较器309将电压Vclamp与负阈值电压–Vth进行比较。此负参考电压可为正参考电压+Vth的补数。也可使用其它负参考电压以及0V(零伏特/接地电位)。在一些实例中，电路300可包含一个或多个参考电压产生器以产生正参考电压及负参考电压。

在替代布置中，可不使用参考电压+Vth、-Vth。在此情形中，比较器可检测电压Vclamp何时经箝位到最大正电压+Vclamp，且可检测电压Vclamp何时经箝位到最大负电压–Vclamp。

在此实例性布置中，比较器307、309的输出经输入到计时器电路303的设定及复位输入引脚。计时器电路303通过信号F_CLK进行时控。此时钟信号可具有数倍于AC信号的频率的频率，借此提供过取样功能，所述过取样功能使得能够准确地再现AC信号HV AC Vin在各阈值电压电平中的转变。在一个实例中，对于60kHz范围内的AC信号，F_CLK经选定为16MHz。

计时器303输出对应于时间差量的持续时间值，此输出信号在图3中标记为Δt。此输出信号对应于在AC信号转变到正阈值电平+Vth的时间与其转变到负阈值电平–Vth的时间之间测量的时间差，或反之亦然。此持续时间Δt对应于AC信号的斜率或转换速率。使用转换速率，即使峰值AC电压超过电路300可接收的最大输入电压，仍可确定峰值AC电压。

逻辑电路301可实施为专用硬件功能或执行转换速率计算的可编程功能。逻辑电路301还确定信号HV AC Vin中的峰值电压Vpeak。在额外替代实施例中，可编程功能(例如浮点单元(FPU)、算术逻辑单元(ALU)、处理器、微处理器、DSP、模拟信号处理器或其它计算块)可实施逻辑块301。对应于峰值电压Vpeak的输出信号Vout接着由逻辑电路301输出以供由电路300另外使用。举例来说，对用户可见的显示器可显示峰值电压Vout。对于“电力良好”应用来说，输出Vout可由处理器或比较器用于驱动LED或其它可见指示器。针对其中AC电力经监测的系统，输出Vout可用于确定系统是否可经启用以安全操作(举例来说当用于AC电动机控制器电路中时)。在一些实例中，Vout可传递AC输入信号Vin中的峰值电压。在替代实例中，Vout可为指示已达到阈值峰值AC电压的信号，而不包含任何特定值信息。在所述情形中，Vout可为指示AC输入信号Vin的峰值电压超过所定义阈值峰值电压的“旗标”。阈值峰值电压可为预定电压，例如110伏特、120伏特、220伏特、60伏特或其它所定义峰值阈值电压。

图4在时序图400中图解说明持续时间周期Δt及针对图3的实例性实施例的经箝位电压信号Vclamp的实例性操作。在垂直轴或Y轴上指示电压电平，且在水平轴或X轴上指示时间。在图4中，电压阈值+Vth、-Vth围绕零伏特对称定位且小于最大峰值正箝位电压+Vclamp及最大峰值负箝位电压-Vclamp。当图3中的输入电压信号HV AC Vin为大于+Vclamp的正电压时或当输入AC电压信号为小于–Vclamp的负电压时，信号Vclamp表现为电压量值受到约束的经箝位AC信号。举例来说，区域401为其中AC输入信号电压超过+Vclamp的实例，且区域403图解说明其中AC输入信号下降低于–Vclamp的实例。

区域405图解说明针对此实例的持续时间Δt。当电压Vclamp上升经过负阈值电压–Vth时，图3中的计时器电路303经复位。计时器将计数(通过时钟信号F_CLK进行时控)直到电压Vclamp超过电压+Vth为止，此时计时器电路303经设定。计时器电路303可响应于经设定而停止计数，且输出持续时间Δt。持续时间Δt对应于通过时钟频率缩放的在复位信号与设定信号之间计数的F_CLK循环的数目(或针对下降输入信号部分，反之亦然)。在其中本地时钟具有频率F_CLK的实施例中，量Δt为计数器值除以时钟信号的频率F_CLK。在一些实例中，计时器电路303可直接将计数器值而非持续时间Δt输出到逻辑电路301。在此类实例中，逻辑电路301可基于计数器值及F_CLK的频率确定适当持续时间Δt。

可通过等式1中所展示的斜率计算来确定经箝位电压信号Vclamp的转换速率(以伏特/微秒为单位)：

SlewRate＝2*Vth/Δt[V/μs]，其中Δt＝Timer_count/F_CLK。 (1)

在图3中，可由逻辑电路301计算转换速率。

可接着使用AC输入信号的转换速率及频率(或周期)来确定所述输入信号的峰值电压。零交叉频率检测器(未展示)可用于找出输入信号的频率。假定输入电压Vin中的峰值电压发生在每一波部分的中间，即T/4处(其中T为信号的周期)进行计算。峰值电压计算可接着执行乘法及除法运算，如等式2中所展示：

Vpeak＝SlewRate*T/4。 (2)

为执行等式2，需要信号Vin的频率(或周期T)。可使用零交叉检测器来确定此频率(举例来说)以计算频率，且于是输入信号Vin的周期T为倒数1/F。

在图3中，由逻辑电路301确定量Vpeak。

图5描绘图解说明针对使用实施例的所观察峰值电压获得的结果的图500。在图5中，沿着水平轴标绘输入电压峰值[Vp]，且沿着Y轴标绘所测量峰值电压[Vp]。在图5的实例中，输入AC信号具有处于58kHz的频率下的正弦波形。图5中的实例的计时器时钟频率为16MHz。

在理想情形中，数据线501将为直线，其指示在沿着数据线501的每一点处所测量峰值电压等于输入峰值电压。然而，如在图5中可见，针对具有大于30伏特的峰值电压Vp的输入电压，一些量化误差发生，且这些量化误差随峰值电压增加而增加。数据线501由于这些量化误差而形成“阶梯状”图案。针对其中仅需要“电力良好”指示的一些应用，图5中所展示的实例中所获得的准确性可为足够的。针对其它应用，可需要改进量化误差。

图6在另一图600中图解说明针对在从0伏特到50伏特的输入峰值电压范围内的相同输入电压信号(处于58kHz下的正弦波形)获得的数据线，其中将不同时控频率Fclk用于计时器电路(例如图3中的303)。图5中所展示的数据线再次展示为使用具有16MHz的时钟频率的计时器时钟信号获得的实数据线。图6中所标绘的图图解说明当计时器时钟信号频率Fclk增加时，所得数据线的准确性增加。如通过检查针对Fclk＝64MHz的线(以小虚线绘制的线)可见，量化数据误差几乎被消除，且针对Fclk＝48MHz的数据线(以较大虚线绘制的线)指示对针对Fclk＝16MHz的初始数据线的改进，但针对Fclk＝48MHz的数据线不如针对Fclk＝64MHz的数据线准确。在设计用于特定应用的电路时，可作出设计选择。针对增加的准确性，可增加时控信号频率Fclk。计时器电路所需的位的数目将随频率增加而更大(所获得的计数将随时钟频率增加而更高，从而需要更多位来表示计数器值)，因此在所需要的峰值电压准确性与计时器电路的大小及计时器时钟Fclk的频率之间存在设计权衡。如果较小准确性为足够的，那么电路的大小可减小且可以减小的Fclk频率来使用所述电路。如果需要更多准确性，那么可借助较大计时器电路及增加的时钟频率而增加准确性。电路模拟可确认峰值测量电路的操作满足设计要求。

图7图解说明另一实例性实施例。在图7中，电路700包含对应于图3中的电路300的元件。为方便起见，这些元件具有类似参考标记但现在以第一个数字“7”开始。图7的电路包含箝位电路705，比较器707及709，阈值电压+Vth、-Vth，计时器电路703及逻辑701。输入信号HV AC Vin以与图3中相同的方式再次展示。来自图3的实施例的串联电阻器R现在由第一电阻器R1替换。

在图7中，第二电阻器R2耦合于到电路700的输入(标记为IC PIN)与接地端子之间。此第二电阻器R2可具有与制作于集成电路内兼容的阻抗值。在图7的实例中，电阻器R2经提供于电路700的外部。在替代布置中，电路700可完全提供于单个集成电路上。替代地，电路700可经提供于更大高度集成系统IC内的多个集成电路上或提供为衬底上的离散组件。

通过提供第二电阻器R2，经箝位电压Vclamp的转换速率可衰减以增加由电路进行的测量的准确性。即，通过减小波形Vclamp的斜率，两个阈值电压的交叉之间的持续时间增加，且测量的准确性也增加。

现在通过经修改等式来确定峰值电压，如等式3中所展示：

Vpeak＝(1+R1/R2)*SlewRate*T/4。 (3)

为完成等式3中的计算，需要输入AC信号的周期T(或频率F)。此可仅通过提供零交叉检测器以确定频率或通过另一计数构件而确定。为简单起见，未在图7中展示此电路。

图8在时序图800中描绘在具有单个输入电阻器R的例如图3中所展示的实例中的箝位电路处获得的电压Vclamp及对应持续时间Δt₁，与在具有两个电阻器R1及R2的例如图7中所展示的实例中获得的对应电压信号及对应持续时间Δt₂相比的比较。在垂直轴或Y轴上指示电压电平，且在水平轴或X轴上指示时间。在图8中，电压阈值+Vth、-Vth在垂直轴上围绕零伏特对称定位且小于最大峰值正箝位电压+Vclamp及最大峰值负箝位电压-Vclamp。当AC输入电压信号为大于电压+Vclamp的正电压时或当输入AC电压信号为小于电压–Vclamp的负电压时，两个经箝位AC电压信号约束电压量值。

在图8中，区域801指示针对使用单个串联电阻器R的实例性电路(例如图3中所展示的电路300)的Δt₁的测量。区域803指示针对使用两个电阻器R1及R2的实例性电路(例如图7中的电路700)的持续时间Δt₂的测量。如在图8中可见，持续时间Δt₂比持续时间Δt₁长。由于经箝位电压信号在交叉第一电压阈值(例如–Vth)与接着交叉相反阈值(例如+Vth)之间所花费的时间量也是计时器电路的观察时间，因此较长持续时间Δt₂允许由计时器电路观察较多样本，且因此增加测量的准确性。因此存在设计权衡，这是因为尽管在图7的实例性实施例中准确性增加，但需要额外组件(电阻器R2)用于替代布置。取决于特定设计的要求，可挑选适当峰值电压检测电路。

图9是图解说明方法实施例900的流程图。在图9中，方法在步骤901处开始。在步骤901处，方法接收AC电压信号。此AC信号的峰值电压可高于电路的安全输入电压。在步骤903处，形成经箝位AC电压信号。在步骤905处，将经箝位AC电压信号与正阈值及负阈值进行比较。如果经箝位AC电压信号大于正阈值且如果经箝位AC电压信号小于负阈值，那么比较为真。如果没有一个比较为真，那么方法返回到步骤901且继续。如果阈值比较为真，那么方法转变到步骤907。在步骤907处，对应于持续时间的计数递增。在步骤909处，进行与电压阈值的比较，此次比较是在步骤905中为真的比较的相反方向上。如果步骤905处小于负阈值的经箝位AC信号现在大于正阈值，那么909处的比较为真。如果步骤905处大于正阈值的经箝位AC信号现在小于负阈值，那么909处的比较为真。如果909中的比较为假，那么方法转变回到步骤907且计数递增。如果909中的比较为真，那么经箝位电压从一个阈值电压转变到另一阈值电压，且使用计数器测量斜率。在当步骤909处的比较为真时的情形中，方法转变到步骤911。在步骤911处，使用持续时间来计算转换速率。此可使用如上文所描述的等式1来进行，替代地在两电阻器布置中，可执行等式3。方法接着转变到步骤913且使用等式2确定峰值电压。

图10在框图中描绘使用实施例的系统1000。在图10中，展示换能器1001。在一个实例性应用中，换能器充当超声波的输出及输入两者。换能器使用回声定位实现位置感测。换能器1001输出超声波，且用于对应回声信号的返回的时间测量换能器到其它物体的接近度。此实例性系统对于汽车应用中的接近检测器或在其它接近检测器中为有用的。

在系统1000中，换能器1001可作为输出装置而被驱动。为驱动换能器1001，控制器集成电路1003使用输出OUTA及OUTB上的脉冲以使用变压器1005步升来自端子VIN的电压来形成AC信号。此电压为可超过集成电路1003的安全输入电压的AC电压。在应用中，集成电路1003知晓变压器1005是否正在发射操作中恰当操作为重要的。控制器集成电路1003中包含(举例来说)可使用图3的实施例实施的AC峰值检测电路1009。在发射操作期间，在到换能器1001的输入处的AC电压通过串联阻抗(电阻器Rxx)而耦合到电路1009以供峰值检测。AC峰值检测电路可为如在图3中所展示的实施例300以确定AC电压是否具有高于阈值的峰值，从而指示已将良好电力输出到换能器1001。电阻器Rxx对来自换能器的输入提供高阻抗，使得输入并不由AC峰值电路1009加负载。此可为有用的，这是因为在接收操作中，换能器1001以弱驱动电路驱动输入。接着由控制器1003在输入信号引脚INP及INN处接收来自换能器的输入。如果AC峰值检测电路1009表示高电流负载，那么在接收操作中来自换能器1001的弱输入信号将通过改变输入信号的频率及电压而受到不利影响。通过在串联电阻器Rxx中提供对AC峰值电路1009的相对高阻抗，此不利影响被防止或被消除。

尽管上文所描述的说明性实例是针对换能器应用及针对“电力良好”应用，但峰值电压检测实施例对于其中将使用具有小于AC电压信号中的所期望峰值电压的安全输入电压的电路来监测AC电压信号的任何应用均为有用的。AC峰值电压检测在多种多样的应用中均为有用的，且实施例可应用于这些应用中的任一者。

可以任何数目种实施方法提供实施例的逻辑电路及计时器电路，所述实施方法包含：使用在定制集成电路中形成的专用电路；使用专用集成电路(ASIC)；使用包含FPGA或CPLD装置的用户可编程逻辑装置；使用可编程处理器，例如DSP、模拟处理器、CPU、微控制器单元(MCU)或微处理器；使用包含逻辑门的离散组件；及使用具有经修改以执行方法实施例的现成(off the shelf)系统的软件。

因此，在所描述实例中，一种设备包含：输入端子，其用于接收交流电压信号；箝位电路，其耦合到所述输入端子；所述箝位电路经配置以输出被约束在正电压量值与负电压量值之间的经箝位电压信号；第一比较器，其耦合到所述经箝位电压信号且耦合到正阈值参考电压，当电压信号为超过所述正阈值参考电压的正电压时，所述第一比较器输出第一比较信号；及第二比较器，其耦合到所述经箝位输出信号且耦合到负阈值参考电压，经配置以在输出电压信号为超过所述负阈值参考电压的负电压时输出第二比较信号。所述设备进一步包含计时器电路，其耦合到所述第一比较信号且耦合到所述第二比较信号并且耦合到时钟信号，所述计时器电路输出对应于所述第一比较信号与所述第二比较信号之间的时间间隔的持续时间输出信号。耦合到所述持续时间输出信号的逻辑电路响应于所述持续时间输出信号而确定所述交流电压信号中的峰值电压。

在又一实例中，逻辑电路经配置以执行以下计算：转换速率＝2*Vth/Δt；其中Vth等于正阈值电压，且Δt等于持续时间输出信号除以经时控信号的频率所得的比率。在另一实例中，逻辑电路进一步经配置以执行以下计算：Vpeak＝转换速率*T/4；其中T为交流电压信号的频率。

在再一实例中，箝位电路进一步包含一个或多个二极管。在另一实例中，箝位电路进一步包含相对于正电压被正向偏压的第一二极管及相对于负电压、相对于接地端子被正向偏压的第二二极管，所述第二二极管与所述第一二极管并联地布置。

在另一实例中，所述设备进一步包含串联耦合于输入端子与箝位电路之间的阻抗。在再一实例中，串联阻抗进一步包含电阻器。在至少一些实例中，所述设备进一步包含耦合于第一阻抗的输出与接地端子之间的第二阻抗。

在至少一个实例中，第一比较器及第二比较器各自进一步包含滞后比较器。在一些实例中，交流电压信号具有超过最大输入电压的峰值电压。在实例中，交流电压信号具有大于40伏特的峰值电压。

在又一实例中，逻辑电路进一步经配置以执行以下计算：Vpeak＝(1+第一阻抗的值/第二阻抗的值)*转换速率*T/4；其中T为交流电压信号的周期。

一种实例性方法包含：接收交流电压信号；从所述交流电压信号形成经箝位电压信号，其中所述经箝位电压信号被约束于小于所述交流电压信号的峰值电压的预定最大正电压及预定负电压；将所述经箝位电压信号与正参考阈值电压进行比较，且当所述经箝位电压信号超过所述正参考阈值电压时输出设定信号；将所述经箝位电压信号与负阈值电压进行比较，且当所述经箝位电压信号超过所述负参考阈值电压时输出复位信号。所述方法还包含形成计时器持续时间信号，所述计时器持续时间信号指示所述设定信号与所述复位信号之间的时间；及使用所述计时器持续时间信号来确定所述交流电压信号中的峰值电压。

在另一实例中，方法包含执行以下计算：交流电压信号的转换速率＝2*Vth/Δt；其中Vth等于正阈值电压，且Δt等于计时器电路的输出除以经时控信号的频率所得的比率。

在再一实例中，方法包含执行以下计算：Vpeak＝转换速率*T/4；其中T为交流电压信号的频率。在再一实例中，方法包含输出指示所计算峰值电压何时大于预定阈值的信号。

在另一实例中，一种用于监测交流电压信号的集成电路包含：输入端子，其经耦合以接收所述交流电压信号；箝位电路，其耦合到所述输入端子且具有输出电压，所述箝位电路经配置以将输出电压信号限制在预定正电压量值与预定负电压量值之间；第一比较器，其耦合到所述箝位电路的所述输出电压信号且耦合到正阈值参考电压，经配置以响应于超过所述正阈值参考电压的所述输出电压信号的正量值而输出设定信号；及第二比较器，其耦合到所述箝位电路的所述输出电压信号且耦合到负阈值参考电压，其经配置以响应于超过所述负阈值参考电压的所述输出电压信号的负量值而输出复位信号。所述集成电路还包含计时器电路，其耦合到所述设定信号且耦合到所述复位信号并且响应于时钟信号而对所述设定信号及所述复位信号进行取样，经配置以输出对应于设定信号与复位信号之间的时间的持续时间信号；及逻辑电路，其耦合到所述计时器电路，经配置以响应于所述持续时间信号而确定所述交流电压信号中的峰值电压。

在另一实例中，集成电路包含执行以下计算的逻辑电路：交流电压信号的转换速率＝2*Vth/Δt；其中Vth为正阈值电压，且Δt等于计时器电路的输出除以经时控信号的频率所得的比率，及Vpeak＝转换速率*T/4；其中T为交流电压信号的频率。

修改在所描述实施例中为可能的，且其它实施例在权利要求书的范围内为可能的。可对步骤的次序且对步骤的数目作出各种修改以形成并入有本申请案的方面的额外新颖布置，且这些修改将形成经预期且落在所附权利要求书的范围内的额外替代布置。因此，所附权利要求书打算在其范围内包含此些过程、机器、制品、物质组成、构件、方法或步骤。

Claims (20)

1.一种设备，其包括：

输入端子，其用于接收交流电压信号；

箝位电路，其耦合到所述输入端子，所述箝位电路经配置以输出被约束在正电压量值与负电压量值之间的经箝位电压信号；

第一比较器，其耦合到所述箝位电路并且经配置以接收所述经箝位电压信号，且所述第一比较器经配置以在所述经箝位电压信号为超过负阈值参考电压的负电压时输出第一比较信号；

第二比较器，其耦合到所述箝位电路并且经配置以接收所述经箝位电压信号，且所述第二比较器经配置以在所述经箝位电压信号为超过正阈值参考电压的正电压时输出第二比较信号；

计时器电路，其耦合到所述第一比较器并且经配置以接收所述第一比较信号，所述计时器电路耦合到所述第二比较器并且经配置以接收所述第二比较信号，所述计时器电路经配置以接收时钟信号，并且所述计时器电路经配置以输出持续时间输出信号，所述持续时间输出信号对应于所述第一比较信号与所述第二比较信号之间的时间间隔；及

逻辑电路，其耦合到所述计时器电路并且经配置以接收所述持续时间输出信号，且所述逻辑电路经配置以响应于所述持续时间输出信号而确定所述交流电压信号的峰值电压。

2.根据权利要求1所述的设备，其中所述逻辑电路经配置以执行以下计算：

转换速率＝2*Vth/Δt；其中Vth等于所述正阈值参考电压，且Δt等于所述持续时间输出信号除以经时控信号的频率所得的比率。

3.根据权利要求2所述的设备，其中所述逻辑电路进一步经配置以执行以下计算：

Vpeak＝转换速率*T/4；其中T为所述交流电压信号的周期，并且假定所述交流电压信号的所述峰值电压发生在T/4处。

4.根据权利要求1所述的设备，其中所述箝位电路进一步包含一个或多个二极管。

5.根据权利要求1所述的设备，其中所述箝位电路进一步包含相对于正电压被正向偏压的第一二极管及相对于负电压、相对于接地端子被正向偏压的第二二极管，所述第二二极管与所述第一二极管并联地布置。

6.根据权利要求1所述的设备，其进一步包括串联耦合于所述输入端子与所述箝位电路之间的阻抗。

7.根据权利要求6所述的设备，其中所述阻抗进一步包含电阻器。

8.根据权利要求1所述的设备，其中所述第一比较器及所述第二比较器各自进一步包含滞后比较器。

9.根据权利要求1所述的设备，其中所述交流电压信号具有超过最大输入电压的峰值电压。

10.根据权利要求9所述的设备，其中所述交流电压信号具有大于40伏特的峰值电压。

11.根据权利要求6所述的设备，且其进一步包括耦合于第一阻抗的输出与接地端子之间的第二阻抗。

12.根据权利要求11所述的设备，其中所述逻辑电路进一步经配置以执行以下计算：

Vpeak＝(1+所述第一阻抗的值/所述第二阻抗的值)*转换速率*T/4；其中T为所述交流电压信号的所述周期，并且假定所述交流电压信号的所述峰值电压发生在T/4处。

13.根据权利要求1所述的设备，其中所述逻辑电路经布置以输出指示所述电压Vpeak超过预定阈值的信号。

14.根据权利要求1所述的设备，其中预定阈值大于100伏特。

15.一种方法，其包括：

接收交流电压信号；

从所述交流电压信号形成经箝位电压信号，其中所述经箝位电压信号被约束于小于所述交流电压信号的峰值电压的预定最大正电压及预定负电压；

将所述经箝位电压信号与负参考阈值电压进行比较，且当所述经箝位电压信号超过所述负参考阈值电压时输出复位信号；

将所述经箝位电压信号与正参考阈值电压进行比较，且当所述经箝位电压信号超过所述正参考阈值电压时输出设定信号；

形成计时器持续时间信号，所述计时器持续时间信号指示所述复位信号与所述设定信号之间的时间；及

使用所述计时器持续时间信号来确定所述交流电压信号中的峰值电压。

16.根据权利要求15所述的方法，其中确定所述交流电压信号中的峰值电压包含执行以下计算：

所述交流电压信号的转换速率＝2*Vth/Δt；其中Vth等于所述正参考阈值电压，且Δt等于计时器电路的输出除以经时控信号的频率所得的比率。

17.根据权利要求16所述的方法，其中确定所述交流电压信号中的峰值电压包含执行以下计算：

Vpeak＝转换速率*T/4；其中T为所述交流电压信号的周期，并且假定所述交流电压信号中的所述峰值电压发生在T/4处。

18.根据权利要求17所述的方法，且其进一步包括：

输出指示所计算的所述峰值电压何时大于预定阈值的信号。

19.一种用于监测交流电压信号的集成电路，其包括：

输入端子，其经耦合以接收所述交流电压信号；

箝位电路，其耦合到所述输入端子且具有经箝位输出电压，所述箝位电路经配置以将输出电压信号限制在预定正电压量值与预定负电压量值之间；

第一比较器，其耦合到所述箝位电路并且经配置以接收所述经箝位输出电压，所述第一比较器经配置以接收负阈值参考电压，并且所述第一比较器经配置以响应于所述输出电压信号的负量值超过所述负阈值参考电压而输出复位信号；

第二比较器，其耦合到所述箝位电路并且经配置以接收所述经箝位输出电压，所述第二比较器经配置以接收正阈值参考电压，并且所述第二比较器经配置以响应于所述输出电压信号的正量值超过所述正阈值参考电压而输出设定信号；

计时器电路，其耦合到所述第一比较器并且经配置以接收所述复位信号，所述计时器电路耦合到所述第二比较器并且经配置以接收所述设定信号，并且所述计时器电路经配置以响应于时钟信号而对所述复位信号及所述设定信号进行取样，且输出对应于所述复位信号与所述设定信号之间的时间的持续时间信号；及

逻辑电路，其耦合到所述计时器电路且经配置以响应于所述持续时间信号而确定所述交流电压信号中的峰值电压。

20.根据权利要求19所述的集成电路，其中所述逻辑电路经配置以执行以下计算：

所述交流电压信号的转换速率＝2*Vth/Δt；其中Vth为所述正阈值参考电压，且Δt等于所述计时器电路的输出除以经时控信号的频率所得的比率，及

Vpeak＝转换速率*T/4；其中T为所述交流电压信号的周期，并且假定所述交流电压信号中的所述峰值电压发生在T/4处。

Images