CN106340453A - 二极管的制备方法及二极管 - Google Patents
二极管的制备方法及二极管 Download PDFInfo
- Publication number
- CN106340453A CN106340453A CN201510395286.2A CN201510395286A CN106340453A CN 106340453 A CN106340453 A CN 106340453A CN 201510395286 A CN201510395286 A CN 201510395286A CN 106340453 A CN106340453 A CN 106340453A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- diode
- preparation
- layer
- super
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 25
- 238000000137 annealing Methods 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 2
- 238000011049 filling Methods 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract 2
- 238000007254 oxidation reaction Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种二极管的制备方法和一种二极管，其中，所述方法包括：在衬底结构的第一外延层上形成氧化层；对所述第一外延层和所述氧化层进行刻蚀，以形成与所述第一外延层接触的沟槽；在所述沟槽中填充第二外延层，形成超结结构，以完成所述二极管的制备。通过本发明的技术方案，有效地提高了二极管的外延层的浓度，降低了外延层的电阻率，从而在保证二极管耐压的同时还可降低二极管的电阻，提高了电流密度，进而降低了二极管的功耗。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种二极管的制备方法和一种二极管。
背景技术
二极管是电路系统的关键部件，广泛适用于在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制系统和仪器仪表设备的军用场合。二极管在向着两个重要方向拓展：(1)向几千万乃至上万安培发展，可应用于高温电弧风洞、电阻焊机等场合；(2)二极管的反向恢复时间越来越短，呈现向超快、超软、超耐用方向发展，使自身不仅用于整流场合，在各种开关电路中有着不同作用。为了满足低功耗、高频、高温、小型化等应用要求对其的耐压、导通电阻、开启压降、反向恢复特性、高温特性等越来越高。相关技术中的二极管有普通整流二极管、肖特基二极管、PIN二极管等，而它们相互比较各有特点，在相关技术中，MPS二极管(混合的PIN肖特基二极管，其中，MPS指Merge PIN Schottky)既克服了传统PIN二极管开关速度低的缺点，又解决了肖特基二极管击穿电压低的缺陷，它具有速度快、击穿电压高、漏电流小、软恢复特性好等特点，目前得到了很大的应用。其中，MPS二极管是指交叉指状的P型栅格与肖特基结相间隔的网状结构的功率器件，当MPS二极管正偏时，PN结的耗尽区宽度相比两个P型栅格间的距离小很多，在肖特基区保留了一个导电通道，器件正向导通，当器件反偏时，PN结的耗尽区将会向沟道扩散，在一定的偏压下，耗尽区就会连通，从而在沟道区形成一个势垒，防止肖特基势垒过早击穿。
但是，当MPS二极管反偏时，为保证PN结的耗尽区在偏压下连通，需将MPS二极管的外延层的浓度做的很淡，这样就会导致正向时器件电流密度降低，从而影响器件性能。
因此，如何提高MPS二极管的外延层的浓度，从而降低外延层的电阻率，进而保证了MPS二极管的性能，成为亟待解决的问题。
发明内容
本发明正是基于上述问题，提出了一种新的二极管的制备方案，有效地提高了二极管的外延层的浓度，降低了外延层的电阻率，从而在保证二极管耐压的同时还可降低二极管的电阻，提高了电流密度，进而降低了二极管的功耗。
有鉴于此，本发明的一方面提出了一种二极管的制备方法，包括：在衬底结构的第一外延层上形成氧化层；对所述第一外延层和所述氧化层进行刻蚀，以形成与所述第一外延层接触的沟槽；在所述沟槽中填充第二外延层，形成超结结构，以完成所述二极管的制备。
在该技术方案中，通过在二极管(如MPS二极管)的第一外延层(如N型外延层)中形成第二外延层(如P型外延层)，以形成由第二外延层构成的超结结构，可以有效地提高了外延层(该外延层指第一外延层和第二外延层)的浓度，降低了外延层的电阻率，从而在保证二极管耐压的同时还可降低二极管的电阻，提高了电流密度，进而降低了二极管的功耗。
在上述技术方案中，优选地，形成所述超结结构，包括以下具体步骤：去除所述氧化层和与所述氧化层接触的所述第二外延层，以形成平坦化的所述第一外延层和所述第二外延层，将平坦化的所述第二外延层作为所述超结结构。
在该技术方案中，通过形成平坦化的第一外延层和平坦化的第二外延层，并将平坦化的第二外延层作为超结结构，完成了基本结构的制备，从而保证了制备二极管的可靠性。
在上述技术方案中，优选地，在形成所述超结结构之后，包括以下具体步骤：在所述第一外延层和所述超结结构上形成介质层。
在该技术方案中，通过形成介质层，完成了基本结构的制备，从而保证了制备二极管的可靠性。
在上述技术方案中，优选地，在形成所述介质层之后，还包括以下具体步骤：对所述介质层进行刻蚀，以形成与所述第一外延层和所述超结结构接触的接触孔。
在该技术方案中，通过接触孔，完成了基本结构的制备，从而保证了制备二极管的可靠性。
在上述技术方案中，优选地，在形成所述接触孔之后，还包括以下具体步骤：在所述接触孔中形成与所述第一外延层和所述超结结构接触的肖特基势垒金属；对具有所述肖特基势垒金属的衬底结构进行退火处理，以形成与所述第一外延层接触的肖特基接触，同时形成与所述超结结构接触的欧姆接触，其中，退火温度处于500摄氏度至800摄氏度之间。
在该技术方案中，通过对具有肖特基势垒金属的衬底结构进行退火处理以形成肖特基接触和欧姆接触，完成了基本结构的制备，从而保证了制备二极管的可靠性，优选地，退火温度为650摄氏度。
在上述技术方案中，优选地，在形成所述肖特基接触和所述欧姆接触之后，还包括以下具体步骤：在所述介质层、所述肖特基接触和所述欧姆接触上形成金属层，以完成所述二极管的制备。
在该技术方案中，通过形成金属层，完成了基本结构的制备，从而保证了制备二极管的可靠性。
在上述技术方案中，优选地，在所述在制备有衬底结构的第一外延层上形成氧化层之前，包括以下具体步骤：在衬底上形成所述第一外延层，以形成所述衬底结构。
在该技术方案中，通过在衬底上形成第一外延层以制备衬底结构，完成了基本结构的制备，从而保证了制备二极管的可靠性，其中，第一外延层的厚度可以根据二极管的耐压性来确定，二极管的耐压性越高第一外延层的厚度就越厚。
本发明的另一方面提出了一种二极管，采用上述任一项技术方案所述的二极管的制备方法制备而成。
在该技术方案中，通过在二极管的第一外延层中形成第二外延层，以形成由第二外延层构成的超结结构，可以有效地提高了第一外延层和第二外延层的浓度，降低了第一外延层和第二外延层的电阻率，从而在保证二极管耐压的同时还可降低二极管的电阻，提高了电流密度，进而降低了二极管的功耗。
在上述技术方案中，优选地，所述沟槽的深度处于20微米至30微米之间。
在该技术方案中，在对沟槽进行刻蚀时，优选地，沟槽的深度处于20微米至30微米之间，从而保证二极管的可靠性。
在上述技术方案中，优选地，肖特基势垒金属为镍金属或钛金属，肖特基势垒金属的厚度处于50纳米至200纳米之间。
在该技术方案中，肖特基势垒金属可以为镍金属或钛金属，当然，肖特基势垒金属也可以是其他类型的金属，肖特基势垒金属的厚度处于50纳米至200纳米之间，优选地，肖特基势垒金属的厚度为100纳米，从而有效地保证了二极管的可靠性。
通过本发明的技术方案，有效地提高了二极管的外延层的浓度，降低了外延层的电阻率，从而在保证二极管耐压的同时还可降低二极管的电阻，提高了电流密度，进而降低了二极管的功耗。
附图说明
图1示出了根据本发明的一个实施例的二极管的制备方法的流程示意图；
图2至图6示出了根据本发明的一个实施例的二极管的制备方法的原理示意图。
具体实施方式
为了可以更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图1示出了根据本发明的一个实施例的二极管的制备方法的流程示意图。
如图1所示，根据本发明的一个实施例的二极管的制备方法，包括：
步骤102，在衬底结构的第一外延层上形成氧化层；
步骤104，对所述第一外延层和所述氧化层进行刻蚀，以形成与所述第一外延层接触的沟槽；
步骤106，在所述沟槽中填充第二外延层，形成超结结构，以完成所述二极管的制备。
在该技术方案中，通过在二极管的第一外延层中形成第二外延层，以形成由第二外延层构成的超结结构，可以有效地提高了外延层(该外延层指第一外延层和第二外延层)的浓度，降低了外延层的电阻率，从而在保证二极管耐压的同时还可降低二极管的电阻，提高了电流密度，进而降低了二极管的功耗。
在上述技术方案中，优选地，所述步骤106包括以下具体步骤：
步骤1061，去除所述氧化层和与所述氧化层接触的所述第二外延层，以形成平坦化的所述第一外延层和所述第二外延层，将平坦化的所述第二外延层作为所述超结结构。
在该技术方案中，通过形成平坦化的第一外延层和平坦化的第二外延层，并将平坦化的第二外延层作为超结结构，完成了基本结构的制备，从而保证了制备二极管的可靠性。
在上述技术方案中，优选地，在形成所述超结结构之后，包括以下具体步骤：
步骤1062，在所述第一外延层和所述超结结构上形成介质层。
在该技术方案中，通过形成介质层，完成了基本结构的制备，从而保证了制备二极管的可靠性。
在上述技术方案中，优选地，在形成所述介质层之后，还包括以下具体步骤：
步骤1063，对所述介质层进行刻蚀，以形成与所述第一外延层和所述超结结构接触的接触孔。
在该技术方案中，通过接触孔，完成了基本结构的制备，从而保证了制备二极管的可靠性。
在上述技术方案中，优选地，在形成所述接触孔之后，还包括以下具体步骤：
步骤1064，在所述接触孔中形成与所述第一外延层和所述超结结构接触的肖特基势垒金属；
步骤1065，对具有所述肖特基势垒金属的衬底结构进行退火处理，以形成与所述第一外延层接触的肖特基接触，同时形成与所述超结结构接触的欧姆接触，其中，退火温度处于500摄氏度至800摄氏度之间。
在该技术方案中，通过对具有肖特基势垒金属的衬底结构进行退火处理以形成肖特基接触和欧姆接触，完成了基本结构的制备，从而保证了制备二极管的可靠性，优选地，退火温度为650摄氏度。
在上述技术方案中，优选地，在形成所述肖特基接触和所述欧姆接触之后，还包括以下具体步骤：
步骤1066，在所述介质层、所述肖特基接触和所述欧姆接触上形成金属层，以完成所述二极管的制备。
在该技术方案中，通过形成金属层，完成了基本结构的制备，从而保证了制备二极管的可靠性。
在上述技术方案中，优选地，在所述在制备有衬底结构的第一外延层上形成氧化层之前，包括以下具体步骤：
步骤101，在衬底上形成所述第一外延层，以形成所述衬底结构。
在该技术方案中，通过在衬底上形成第一外延层以制备衬底结构，完成了基本结构的制备，从而保证了制备二极管的可靠性，其中，第一外延层的厚度可以根据二极管的耐压性来确定，二极管的耐压性越高第一外延层的厚度就越厚。
本发明的另一方面提出了一种二极管，采用上述任一项技术方案所述的二极管的制备方法制备而成。
在该技术方案中，通过在二极管的第一外延层中形成第二外延层，以形成由第二外延层构成的超结结构，可以有效地提高了第一外延层和第二外延层的浓度，降低了第一外延层和第二外延层的电阻率，从而在保证二极管耐压的同时还可降低二极管的电阻，提高了电流密度，进而降低了二极管的功耗。
在上述技术方案中，优选地，所述沟槽的深度处于20微米至30微米之间。
在该技术方案中，在对沟槽进行刻蚀时，优选地，沟槽的深度处于20微米至30微米之间，从而保证二极管的可靠性。
在上述技术方案中，优选地，肖特基势垒金属为镍金属或钛金属，肖特基势垒金属的厚度处于50纳米至200纳米之间。
在该技术方案中，肖特基势垒金属可以为镍金属或钛金属，当然，肖特基势垒金属也可以是其他类型的金属，肖特基势垒金属的厚度处于50纳米至200纳米之间，优选地，肖特基势垒金属的厚度为100纳米，从而有效地保证了二极管的可靠性。
下面将结合图2至图6详细说明本发明的一个实施例的二极管的制备方法，其中，图2至图6中附图标记与部件名称之间的对应关系为：
11第一外延层，12氧化层，13沟槽，14超结结构，15介质层，16肖特基接触，17欧姆接触，18金属层，19衬底。
如图2所示，形成第一外延层11，包括以下具体步骤：在衬底19(如N型重掺杂衬底)上形成第一外延层11(如N型外延层)，其中，第一外延层11的厚度可以根据二极管的耐压性决定，耐压性越高第一外延层11的厚度就越厚。
如图3所示，形成氧化层12，包括以下具体步骤：在衬底19结构的第一外延层11上形成氧化层12，对第一外延层11和氧化层12进行刻蚀，以形成与第一外延层11接触的沟槽13，其中，沟槽13的深度处于20微米至30微米之间。
如图4所示，形成超结结构14，包括以下具体步骤：在沟槽13中填充第二外延层，去除氧化层12和与氧化层12接触的第二外延层(如P型外延层)，以形成平坦化的第一外延层11和第二外延层，将平坦化的第二外延层作为超结结构14。
如图5所示，形成肖特基接触16和欧姆接触18，包括以下具体步骤：在第一外延层11和超结结构14上形成介质层15，对介质层15进行刻蚀，以形成与第一外延层11和超结结构14接触的接触孔，在接触孔中形成与第一外延层11和超结结构14接触的肖特基势垒金属，对具有肖特基势垒金属的衬底19结构进行退火处理，以形成与第一外延层11接触的肖特基接触16，同时形成与超结结构14接触的欧姆接触18，其中，退火温度处于500摄氏度至800摄氏度之间，优选地，退火温度为650摄氏度。
如图6所示，形成金属层18，包括以下具体步骤：在介质层15、肖特基接触16和欧姆接触18上形成金属层18，以完成二极管的制备。
以上结合附图详细说明了本发明的技术方案，考虑到相关技术中提出的如何提高外延层的浓度，从而降低外延层的电阻率，进而保证了二极管的性能的技术问题，因此，本发明提出了一种新的二极管的制备方法和一种二极管，通过在二极管的第一外延层中形成第二外延层，以形成由第二外延层构成的超结结构，可以有效地提高了外延层的浓度，降低了外延层的电阻率，从而在保证二极管耐压的同时还可降低二极管的电阻，提高了电流密度，进而降低了二极管的功耗。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种二极管的制备方法，其特征在于，包括：
在衬底结构的第一外延层上形成氧化层；
对所述第一外延层和所述氧化层进行刻蚀，以形成与所述第一外延层接触的沟槽；
在所述沟槽中填充第二外延层，形成超结结构，以完成所述二极管的制备。
2.根据权利要求1所述的二极管的制备方法，其特征在于，形成所述超结结构，包括以下具体步骤：
去除所述氧化层和与所述氧化层接触的所述第二外延层，以形成平坦化的所述第一外延层和所述第二外延层，将平坦化的所述第二外延层作为所述超结结构。
3.根据权利要求1所述的二极管的制备方法，其特征在于，在形成所述超结结构之后，包括以下具体步骤：
在所述第一外延层和所述超结结构上形成介质层。
4.根据权利要求3所述的二极管的制备方法，其特征在于，在形成所述介质层之后，还包括以下具体步骤：
对所述介质层进行刻蚀，以形成与所述第一外延层和所述超结结构接触的接触孔。
5.根据权利要求4所述的二极管的制备方法，其特征在于，在形成所述接触孔之后，还包括以下具体步骤：
在所述接触孔中形成与所述第一外延层和所述超结结构接触的肖特基势垒金属；
对具有所述肖特基势垒金属的衬底结构进行退火处理，以形成与所述第一外延层接触的肖特基接触，同时形成与所述超结结构接触的欧姆接触，其中，退火温度处于500摄氏度至800摄氏度之间。
6.根据权利要求5所述的二极管的制备方法，其特征在于，在形成所述肖特基接触和所述欧姆接触之后，还包括以下具体步骤：
在所述介质层、所述肖特基接触和所述欧姆接触上形成金属层，以完成所述二极管的制备。
7.根据权利要求1至6中任一项所述的二极管的制备方法，其特征在于，在所述在制备有衬底结构的第一外延层上形成氧化层之前，包括以下具体步骤：
在衬底上形成所述第一外延层，以形成所述衬底结构。
8.一种二极管，其特征在于，采用如权利要求1至7中任一项所述的二极管的制备方法制备而成。
9.根据权利要求8所述的二极管，其特征在于，
所述沟槽的深度处于20微米至30微米之间。
10.根据权利要求8或9所述的二极管，其特征在于，
肖特基势垒金属为镍金属或钛金属，肖特基势垒金属的厚度处于50纳米至200纳米之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510395286.2A CN106340453A (zh) | 2015-07-07 | 2015-07-07 | 二极管的制备方法及二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510395286.2A CN106340453A (zh) | 2015-07-07 | 2015-07-07 | 二极管的制备方法及二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106340453A true CN106340453A (zh) | 2017-01-18 |
Family
ID=57826435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510395286.2A Pending CN106340453A (zh) | 2015-07-07 | 2015-07-07 | 二极管的制备方法及二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106340453A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109727860A (zh) * | 2017-10-30 | 2019-05-07 | 全球能源互联网研究院 | 一种制备碳化硅超结二极管的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404032B1 (en) * | 2000-03-31 | 2002-06-11 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| CN103378170A (zh) * | 2012-04-28 | 2013-10-30 | 朱江 | 一种具有超级结肖特基半导体装置及其制备方法 |
-
2015
- 2015-07-07 CN CN201510395286.2A patent/CN106340453A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404032B1 (en) * | 2000-03-31 | 2002-06-11 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| CN103378170A (zh) * | 2012-04-28 | 2013-10-30 | 朱江 | 一种具有超级结肖特基半导体装置及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109727860A (zh) * | 2017-10-30 | 2019-05-07 | 全球能源互联网研究院 | 一种制备碳化硅超结二极管的方法 |
| WO2019086049A1 (zh) * | 2017-10-30 | 2019-05-09 | 全球能源互联网研究院有限公司 | 一种制备碳化硅超结二极管的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103633150B (zh) | 具有电流浪涌能力的结势垒肖特基二极管 | |
| CN104241400B (zh) | 场效应二极管及其制备方法 | |
| CN102544114B (zh) | 一种积累型槽栅二极管 | |
| CN101976687B (zh) | 一种低功耗快恢复金属氧化物半导体二极管 | |
| TWI593119B (zh) | 高壓渠溝接合屏障肖特基二極體 | |
| CN102593154B (zh) | 一种具有p型埋层结构的槽栅二极管 | |
| US10068999B2 (en) | Vertical power component | |
| CN103606551A (zh) | 碳化硅沟槽型半导体器件及其制作方法 | |
| TWI470802B (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| CN102456690B (zh) | 半导体器件及其制造方法 | |
| CN107359116B (zh) | 一种埋层外延超结二极管及其制作方法 | |
| CN104425630A (zh) | 肖特基势垒二极管和用于制造肖特基势垒二极管的方法 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| CN102709317B (zh) | 一种低开启电压二极管 | |
| CN104934485A (zh) | 半导体装置 | |
| KR200470297Y1 (ko) | 쇼트키 다이오드 구조 | |
| CN114267718A (zh) | 具有埋层结构的碳化硅mps二极管及其制备方法 | |
| CN106298970A (zh) | 一种高压快速软恢复二极管及其制造方法 | |
| CN106298774A (zh) | 一种mps二极管及其制造方法 | |
| CN104124151A (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| CN104393055A (zh) | 一种具有浮岛结构的沟槽型二极管 | |
| CN106340453A (zh) | 二极管的制备方法及二极管 | |
| CN108091682A (zh) | 一种高可靠性肖特基接触超级势垒整流器 | |
| CN105470119B (zh) | 一种碳化硅器件的正面欧姆接触的加工方法 | |
| CN105474400B (zh) | 双极非穿通功率半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170118 |
|
| RJ01 | Rejection of invention patent application after publication |