CN1063303C - 数据扰频方法及装置、数据去扰频方法及装置 - Google Patents

数据扰频方法及装置、数据去扰频方法及装置 Download PDF

Info

Publication number
CN1063303C
CN1063303C CN96111034A CN96111034A CN1063303C CN 1063303 C CN1063303 C CN 1063303C CN 96111034 A CN96111034 A CN 96111034A CN 96111034 A CN96111034 A CN 96111034A CN 1063303 C CN1063303 C CN 1063303C
Authority
CN
China
Prior art keywords
data
scramble
input
output
initial value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96111034A
Other languages
English (en)
Other versions
CN1146101A (zh
Inventor
西田郁央
新保正利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1146101A publication Critical patent/CN1146101A/zh
Application granted granted Critical
Publication of CN1063303C publication Critical patent/CN1063303C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种扰频、去扰频方法和装置，在数字信号处理装置的扰频部分、去扰频部分中，能够把以二进制形式进行的扰频及去扰频以字节形式8位单位进行扰频、去扰频。本发明包括：扰频、去扰频，字节数据的输入装置，“异”电路块，带有置位或复位的多个闩锁电路装置。从字节输入装置输入8位数据，对每次数据输入，由“异”电路块给闩锁电路装置的各个闩锁设定数值。数据从闩锁电路装置以8位并行数据由字节数据输出装置输出。

Description

数据扰频方法及装置、数据去扰频方法及装置
本发明涉及在记录媒体或传输通信中记录数据或通信数据重放或接收时的数据扰频方法、数据扰频装置、数据去扰频方法及数据去扰频装置，详细地说，涉及谋求在记录媒体中记录数据或在进行传输通信中使用数据的数据扰频方法及数据扰频装置的改进，同时谋求在由该数据扰频方法及数据扰频装置进行扰频的记录数据或通信数据重放或接收时对其进行去扰频的数据去扰频方法及数据去扰频装置的改进。
在现有技术中，在输入数据具有周期性的情况下和一定的特性曲线连续的情况下，为了容易进行在接收侧的信号变化点的定时抽样，以使发出信号的振幅、极性、相位的变化平均出现，时常使用数据扰频。为了实现数据扰频，常使用数据扰频装置。
下面将参照附图来对现有的扰频和数据扰频装置进行说明。
图16表示现有的扰频和去扰频装置的构成。为了简化说明，以常用的生成多项式G(X)：
G(X)=1+X-6+X-7
为例。在图16中，161是数据输入端，162是扰频数据输出端，163是寄存器，164是mod2加法器，165是初始设定值表，166是扰频数据输入端，167是数据输出端。
对于以上这种结构的数据扰频装置和数据去扰频装置，下面对其工作进行说明。
首先，对图16(a)所示的数据扰频装置进行说明。
开始，通过由初始设定值表165把初始设定值赋予各个寄存器163来设定初始值。
接着，从数据输入端161输入串行数据Di。在每一步，数据以一位被移位至下段寄存器163。依次重复进行数据的移位，从数据输出端162，以串行依次输出扰频后的输出数据串Ds。
图16(b)所示的数据去扰频装置同样首先给各个寄存器163设定初始设定值，从数据输入端166输入串行数据Ds，在每一步，把数据移位一位，从数据输出端167，以串行依次输出解除了扰频的输出数据串Do。
下面对在以光盘为媒体的记录重放装置中所使用的数据扰频装置和数据去扰频装置的工作进行说明。在光盘记录重放装置中，通常为了避免记录在相邻光道中的数据的特性曲线一致，实施扰频。
图17表示在光盘记录重放装置中所使用的现有的扰频装置和去扰频装置的构成。为了简化说明，以常用的生成多项式G(X)：
G(X)=X7+X6+1
为例。在图17中，171是数据输入端，172是扰频数据输出端，173是寄存器，174是mod2加法器，175是初始设定值表，176是扰频数据输入端，177是数据输出端。
对于以上这种结构的数据扰频装置和数据去扰频装置，下面对其工作进行说明。
首先，对图17(a)所示的数据扰频装置进行说明。
开始，通过由初始设定值表175把初始设定值赋予各个寄存器173来设定初始值。
接着，从数据输入端171输入串行数据Di。在每一步，与输入数据Di同步，初始设定后的各寄存器173的数据一位一位地被移位至下段寄存器173。依次重复进行该初始值数据的移位和数据输入，从数据输出端172输出把输入数据和图17最右段的寄存器输出进行了″异″运算后的数据，其成为扰频后的数据Ds。
图17(b)所示的数据去扰频装置同样从扰频数据输入端176输入实施了扰频的数据Ds，从数据输出端177输出去扰频后的输出数据Do。
这样，虽然现有技术进行了作为二进制数据的扰频和去扰频，但最近以字节单位处理数据的情况很多，在此情况下就有需要把二进制数据变换成字节数据或进行逆变换的问题。
为了解决上述现有技术中的问题，本发明的目的是提供数据扰频方法、数据扰频装置、数据去扰频方法及数据去扰频装置，不需要进行二进制数据向字节数据的变换或其逆变换，就能够进行数据的扰频和去扰频。
本申请的第一发明所涉及的数据扰频方法，其特征在于包括：
m-1段的移位寄存器Rm-j(1≤j≤m)，实现生成多项式，G(X)=Xm+gm-1Xm-1+gm-2Xm-2+gm-3Xm-3+……+g3X3+g2X2+g1X1+1
的运算，采用可以进行多次连续运算的环状结构、
初始值设定装置，给上述移位寄存器的m-1个寄存器设定初始值，
进行这样的数据扰频方法：在设定了上述初始值后，一边与输入的时钟进行同步，一边把上述初始值进行移位，与时钟进行同步来输出所输入的数据和最下拉的闩锁输出的″异″，
为了把信息数据作为字节单位的数据进行处理，使8位的输入装置di0～di7和8位的输出装置ds0～ds7、输入的值、各闩锁的值及输出的值的关系为：
dsk=Ro(7)+dik    k=0，1，2，……，7
每输出1字节的数据，把上述移位寄存器内的数据进行8次移位，通过反复进行该过程，以字节单位进行扰频。本申请的第二发明所涉及的数据去扰频方法，其特征在于，包括：m-1段的移位寄存器Rm-j(1≤j≤m)，实现生成多项式，G(X)=Xm+gm-1Xm-1+gm-2Xm-2+gm-3Xm-3+……+g3X3+g2X2+g1X1+1
的运算，采取可以进行多次连续运算的环状结构、
初始值设定装置，给上述移位寄存器的m-1个寄存器设定初始值，
在设定了上述初始值后，一边与输入的时钟进行同步，一边把上述初始值进行移位，与时钟进行同步来输出所输入的数据和最低位的闩锁输出的″异″，
把扰频后的数据作为字节单位的数据进行处理，使8位的输入装置ds0～ds7和8位的输出装置do0～do7、输入的值、各闩锁的值及输出的值的关系为：
dok=Ro(k)+dsK    k=0，1，2，……，7
每输出1字节的数据，把移位寄存器内的数据进行8次移位、通过反复进行该过程，以字节单位进行去扰频。
本申请的第三发明所涉及的数据扰频装置，其特征在于，包括：
m段的移位寄存器Rm-j(1≤j≤m)，实现生成多项式，
G(X)=Xm+gm-1Xm-1+gm-2Xm-2+gm-3Xm-3+……+g3X3+g2X2+g1X1+1
的运算，采取可以进行多次连续运算的环状结构、
初始值设定装置，给上述移位寄存器的m个寄存器设定初始值，
进行这样的扰频：在设定了上述初始值后，一边与输入的时钟进行同步，一边把上述初始值进行移位，与时钟进行同步来输出所输入的数据和最低位的闩锁输出的″异″，
包括″异″电路块，为了把信息数据作为字节单位的数据进行处理，使8位的输入装置ds0～ds7和8位的输出装置do0～do7、输入的值、各闩锁的值及输出的值的关系为：
dok=Ro(k)+dik    k=0，1，2，……，7
每输出1字节的数据，把上述移位寄存器内的数据进行8次移位，
通过反复进行该过程，以字节单位8位并行输入实施扰频的数据，以8位并行输出扰频后的数据，进行字节形式的扰频。
本申请的第四发明所涉及的数据去扰频装置，其特征在于，包括：
m段的移位寄存器Rm-j(1≤j≤m)，实现生成多项式，
G(X)=Xm+gm-1Xm-1+gm-2Xm-2+gm-3Xm-3+……+G3X3+g2X2+g1X1+1
的运算，采取可以进行多次连续运算的环状结构、
初始值设定装置，给上述移位寄存器的m个寄存器设定初始值，
在设定了上述初始值后，一边与输入的时钟进行同步，一边把上述初始值进行移位，与时钟进行同步来输出所输入的数据和最低位的闩锁输出的″异″，
包括″异″电路块，为了把扰频后的数据作为字节单位的数据进行处理，使8位的输入装置ds0～ds7和8位的输出装置do0～do7、输入的值、各闩锁的值及输出的值的关系为：
dok=Ro(k)+dsk    k=0，1，2，……，7
对每输出1字节的数据，把上述移位寄存器内的数据进行8次移位，
通过反复进行该过程，以字节单位8位并行输入以二进制形式进行了扰频的数据，以8位并行输出去扰频后的数据，完成去扰频。
图1是本发明的实施例1所产生的扰频方法的原理说明图；
图2是本发明的实施例2所产生的去扰频方法的原理说明图；
图3是本发明的实施例3所产生的去扰频方法的原理说明图；
图4是本发明的实施例3中的去扰频方法的原理说明图；
图5是本发明的实施例3中的去扰频方法的原理说明图；
图6是本发明的实施例3中的去扰频方法，在生成多项式G(X)为G(X)=1+X-6+X-7情况下的原理说明图；
图7是本发明的实施例4所产生的扰频装置的构成图；
图8是本发明的实施例5所产生的去扰频装置的构成图；
图9是本发明的实施例6所产生的去扰频装置的构成图；
图10是本发明的实施例7所产生的扰频装置的构成图；
图11是本发明的实施例8所产生的去扰频装置的构成图；
图12是用于说明本发明的实施例9所产生的扰频方法原理的图；
图13是用于说明本发明的实施例10所产生的去扰频方法原理的图；
图14是本发明的实施例11所产生的扰频装置的构成图；
图15是本发明的实施例12所产生的去扰频装置的构成图；
图16表示现有的扰频和去扰频装置的构成；
图17表示现有的扰频和去扰频装置的构成。
附图中的标号说明：
11、21：初始值设定端
12、22：时钟输入端
13、23：数据输入端
14、24：串行数据输出端
15、25：闩锁
16、26：系数器
17、27：mod2加法器
18、28：逻辑电路块
19、29：并行输出端
31、41、51、61：初始值设定端
32、42、52、62：数据输入端
33、43、53、63：时钟输入端
34、44、54、64：8位并行闩锁
35、45、55、65：系数器
36、46、56、66：mod2加法器
37、47、57、67：数据输出端
71、81、91、101、111、121、131：初始值设定端
72、92、102、118、122、132：位时钟输入端
73、93、103：串行移位寄存器
74、94、104、123：数据输入端
75、85、95、105、115：″异″电路块
76、82、96、106、112：字节时钟输入端
77、97、107：8位闩锁
78、108、128：扰频数据输入端
79、117：并行串行变换电路
83、113、133：扰频数据输入端
84、114：8位并行移位寄存器
86、98、116、138：去扰频数据输出端
124、134：闩锁
125、135：系数器
126、136：mod2加法器
127、137：逻辑电路块
141、151：初始值设定
142、152：位时钟输入端
143、153：串行移位寄存器
144：数据输入端
145、155：mod2加法器
146：扰频数据输入端
147、157：字节时钟输入端
148、158：8位闩锁
154：扰频数据输入端
156：去扰频数据输出端
161、171：数据输入端
162、172：扰频数据输入端
163、173：寄存器
164、174：mod2加法器
165、175：初始值设定表
166、176：扰频数据输入端
167、177：数据输出端
实施例1
下面参照附图对本发明的实施例1进行说明。
图1表示本发明的实施例1中的以字节形式进行以二进制形式输入的数据的扰频的扰频方法及装置，(表1)表示图1的工作状态，(表2)表示指定(表1)的生成多项式的特别情况下的工作状态。在图1中，11是初始值设定端，12是时钟输入端，13是数据输入端，14是串行数据输出端，15是寄存器，16是系数器，17是mod2加法器，18是逻辑电路块，19是并行输出端。[表1]
i  0  1  2  3  4  5  6  7  8
 R-m(i) N-m  R-m+1(0) R-m+1(1) R-m+1(2) R-m+1(3) R-m+1(4)  R-m+1(5) R-m+1(6) R-m+1(7)
R-m+1(i) N-m+1  R-m+2(0) R-m+2(1) R-m+2(2) R-m+2(3) R-m+2(4) R-m+2(5) R-m+2(6) R-m+2(7)
R-m+2(i) N-m+2  R-m+3(0) R-m+3(1) R-m+3(2) R-m+3(3) R-m+3(4) R-m+3(5) R-m+3(6) R-m+3(7)
R-3(i) N-3  R-2(0) R-2(1) R-2(2) R-2(3) R-2(4) R-2(5) R-2(6) R-2(7)
R-2(i) N-2  R-1(0) R-1(1) R-1(2) R-1(3) R-1(4) R-1(5) R-1(6) R-1(7)
R-1(i) N-1 g-1R-1(0)+g-2R-2(0)+g-3R-3(0)+g-m+2R-m+2(0)+9-m+1R-m+1(0)+g-m R-m(0)+dn g-1R-1(1)+g-2R-2(1)+g-3R-3(1)+…+g-m+2R-m+2(1)+g-m+1R-m+1(1)+g-m R-m(1)+dn-1  g-1R-1(2)+g-2R-2(2)+g-3R-3(2)+…+g-m+2R-m+2(2)+g-m+1R-m+1(2)+g-m R-m(2)+dn-2  g-1R-1(3)+g-2R-2(3)+g-3R-3(3)+…+g-m+2R-m+2(3)+g-m+1R-m+1(3)+g-m R-m(3)+dn-3 g-1R-1(4)+g-2R-2(4)+g-3R-3(4)+…+g-m+2R-m+2(4)+g-m+1R-m+1(4)+g-mR-m(4)+dn-4 g-1R-1(5)+g-2R-2(5)+g-3R-3(5)+g-m+2R-m+2(5)+g-m+1R-m+1(5)+g-mR-m(5)+dn-5  g-1R-1(6)+g-2R-2(6)+g-3R-3(6)+…+g-m+2R-m+2(6)+g-m+1R-m+1(6)+g-m R-m(6)+dn-6 g-1R-1(7)-+g-2R-2(7)+g-3R-3(7)+…+g-m+2R-m+2(7)+g-m+1R-m+1(7)+g-m R-m(7)+dn-7
 ds(i) g-1R-1(0)+g-2R-2(0)+g-3R-3(0)+…+g-m+2R-m+2(0)+g-m+1R-m+1(0)+g-m R-m(0+dn g-1R-1(1)+g-2R-2(1)+g-3R-3(1)+…+g-m+2R-m+2(1)+g-m+1R-m+1(1)+g-m R-m(1)+dn-1  g-1R-1(2)+g-2R-2(2)+g-3R-3(2)+…+g-m+2R-m+2(2)+g-m+1R-m+1(2)+g-m R-m(2)+dn-2  g-1 R-1(3)+g-2R-2(3)+g-3R-3(3)+…+g-m+2R-m+2(3)+g-m+1R-m+1(3)+g-m R-m(3)+dn-3  g-1R-1(4)+g-2R-2(4)+g-3R-3(4)+…+g-m+2R-m+2(4)+g-m+1R-m+1(4)+g-m R-m(4)+dn-4  g-1 R-1(5)+g-2R-2(5)+g-3R-3(5)+…+g-m+2R-m+2(5)+g-m+1R-m+1(5)+g-m R-m(5)+dn-5  g-1R-1（6)+g-2R-2(6)+g-3R-3(6)¨.+g-m+2R-m+2(6)+g-m+1R-m+1(6)+g-m R-m(6+dn-6  g-1R-1(7)+g-2R-2(7)+g-3R-3(7)+…+g-m+2R-m+2(7 )+g-m+1R-m+1(7)+g-m R-m(7)+dn-7
[表2]
i 0 1 2 3 4 5 6 7 8
 R-7(i)  N-7  R-6(0) R-6(1) R-6(2) R-6(3) R-6(4) R-6(5) R-6(6) R-6(7)
 R-6(i)  N-6  R-5(0) R-5(1) R-5(2) R-5(3) R-5(4) R-5(5) R-5(6) R-5(7)
 R-5(i)  N-5  R-4(0) R-4(1) R-4(2) R-4(3) R-4(4) R-4(5) R-4(6) R-4(7)
 R-4(i)  N-4  R-3(0) R-3(1) R-3(2) R-3(3) R-3(4) R-3(5) R-3(6) R-3(7)
 R-3(i)  N-3  R-2(0) R-2(1) R-2(2) R-2(3) R-2(4) R-2(5) R-2(6) R-2(7)
 R-2(i)  N-2  R-1(0) R-1(1) R-1(2) R-1(3) R-1(4) R-1(5) R-1(6) R-1(7)
 R-1(i)  N-1  R-7(0)+R-6(0)+d7  R-7(1)+R-6(1)+d6  R-7(2)+R-6(2)+d5  R-7(3)+R-6(3)+d4  R-7(4)+R-6(4)+d3  R-7(5)+R-6(5)+d2  R-7(6)+R-6(6)+d1  R-7(7)+R-6(7)+d0
 ds(i)  R-7(0)+R-6(0)+d7  R-7(1)+R-6(1)+d6  R-7(2)+R-6(2)+d5  R-7(3)+R-6(3)+d4  R-7(4)+R-6(4)+d3  R-7(5)+R-6(5)+d2  R-7(6)+R-6(6)+d1  R-7(7)+R-6(7)+d0
首先，对记录媒体的记录或传输通信的传输通信时的扰频方法进行说明，接着对用于把二进制数据的扰频方法变换成字节数据的扰频方法的原理进行说明。在说明之前，如下列这样把各个数据进行多项式定义。
信息多项式：D(X)=dnXn+dn-1Xn-1+dn-2Xn-2+……
            +d2X2+d1X+d0
生成多项式：G(X)=1+g-1X-1+g-2X-2+……+g-m+2X-m+2
            +g-m+1X-m+1+g-mX-m
但是，di，gi，取0或1的值。
在二进制数据的输入之前，由初始值设定端11给各寄存器设定0或1的初始值。接着，从数据输入端13以二进制数据的原来串行来输入信息数据，以与时钟输入端12的数据(信号)同步的时钟把信息数据进行与其位数相同的移位。在此期间，在扰频实施的状态下，从输出端19并行取出信息数据，进行记录或传输通信。
在本实施例1中，为了以字节单位处理信息数据，首先，求出8位输入二进制数据的结果。在图1中，在该数据输入端13依次串行输入从信息多项式的高位位开始的8位即dn～dn-7，求出把其进行8次移位的结果。为此，使每个移位的各闩锁输出为从高位侧开始的R-m(i)～R-1(i)而如表1那样。在运算开始前由初始值设定端11把0或1的初始值预置给各个寄存器15，使该初始值为从高位侧开始的N-m～N-1。在图1中，使串行输出端14的输出为Ds(i)。其中i代表移位的次数。(表1)表示每个移位的各寄存器15的输出。通过把各移位次数的移位结果依次代入(表1)的8项的各闩锁输出而求出8次移位后的结果。接着，从各个寄存器15，通过在输入输出之间具有
ds7=g-1R-1(0)+g-2R-2(0)+g-3R-3(0)+……+g-m+2R-m+2(0)+g-m+1R-m+1(0)+g-mR-m(0)+dnds6=g-1R-1(1)+g-2R-2(1)+g-3R-3(1)+……
+g-m+2R-m+2(1)+g-m+1R-m+1(1)+g-mR-m(1)+dn-1ds5=g-1R-1(2)+g-2R-2(2)+g-3R-3(3)+……
+g-m+2R-m+2(2)+g-m+1R-m+1(2)+g-mR-m(2)+dn-2ds4=g-1R-1(3)+g-2R-2(3)+g-3R-3(3)+……
+g-m+2R-m+2(3)+g-m+1R-m+1(3)+g-mR-m(3)+dn-3ds3=g-1R-1(4)+g-2R-2(4)+g-3R-3(4)+……
+g-m+2R-m+2(4)+g-m+1R-m+1(4)+g-mR-m(4)+dn-4ds2=g-1R-1(5)+g-2R-2(5)+g-3R-3(5)+……
+g-m+2R-m+2(5)+g-m+1R-m-1(5)+g-mR-m(5)+dn-5ds1=g-1R-1(6)+g-2R-2(6)+g-3R-3(6)+……
+g-m+2R-m+2(6)+g-m+1R-m+1(6)+g-mR-m(6)+dn-6dsO=g-1R-1(7)+g-2R-2(7)+g-3R-3(7)+……
+g-m+2R-m+2(7)+g-m+1R-m+1(7)+g-mR-m(7)+dn-7
的关系的逻辑电路块18而以8位字节形式从并行输出端19输出数据ds7～dso，该输出的数据被实施扰频。以后，在作为信息数据输入下一个1字节数据时，使用上述各R-m(8)～R-1(8)作为其原状的后续初始值N-m～N-1，以下可以进行相同的运算。如果输入数据为L字节，可以L次重复其运算。
为了使说明更简单和具体，使生成多项式为G(X)=1+X-1+X-7，使信息多项式为1字节，即成为G(X)=d7X7+d6X6+dSXs+d4X4+d3X3+d2X2+d1X+d0，求出各寄存器的输出的值成为(表2)。从(表2)求出各个寄存器的输出为：R-7(8)=R-6(7)=R-5(6)
=R-4(5)
=R-3(4)
=R-2(3)
=R-1(2)
=R-7(1)+R-6(1)+d6
=N-6+N-5+d6R-6(8)=N-5+N-4+d5R-5(8)=N-4+N-3+d4R-4(8)=N-3+N-2+d3R-3(8)=N-2+N-1+d2R-2(8)=N-7+N-6+N-1+d1+d7R-1(8)=N-7+N-5+d0+d6+d7接着，从各寄存器，通过在输入输出之间具有ds7=R-6(0)+R-7(0)+d7ds6=R-6(1)+R-7(1)+d6ds5=R-6(2)+R-7(2)+d5ds4=R-6(3)+R-7(3)+d4ds3=R-6(4)+R-7(4)+d3ds2=R-6(5)+R-7(5)+d2ds1=R-6(6)+R-7(6)+d1ds0=R-6(7)+R-7(7)+d0
关系的逻辑电路块，以字节形式输出扰频后的数据ds7～ds0。在作为信息数据输入下一个1字节数据时，使用上述各R-7(8)～R-1(8)作为其原状的下一个初始值N-7～N-1，以下可以进行相同的运算。如果数据为L字节，可以L次重复其运算。
根据本实施例1的扰频方法和扰频装置，设有对由现有扰频方法和扰频装置得到的8次移位的串行输出分别进行运算的逻辑电路块，因而，就能以8位为单位对输入数据实施扰频，由于得到字节形式的数据作为实施扰频后的输出数据，对现有这种由二进制形式得到的扰频数据，就不需要每次都进行串行-并行变换而变换成字节数据的过程。
由于在输入侧设有移位寄存器，在输出侧设有逻辑电路，因而，具有作为同步电路简单地构筑装置的效果。
虽然在该实施例1中表示了对节字单位的数据进行扰频的例子，但也可以用同样的方法、装置对任意多个位一起进行扰频。
实施例2
下面参照附图对本发明的实施例2进行说明。
图2表示本发明的实施例2中的对以二进制形式进行了扰频的数据，以字节形式进行去扰频的方法及装置，(表3)表示图2的工作状态，(表4)表示指定(表3)的生成多项式的特别情况下的工作状态。在图2中，21是初始值设定端，22是时钟输入端，23是数据输入端，24是串行数据输出端，25是寄存器，26是系数器，27是mod2加法器，28是逻辑电路块，29是并行输出端。[表3]
 i  0  1  2  3  4  5  6  7  8
 R-m(i) N-m R-m+1(0) R-m+1(1) R-m+1(2) R-m+1(3) R-m+1(4) R-m+1(5) R-m+1(6) R-m+1(7)
R-m+1(i) N-m+1 R-m+2(0) R-m+2(1) R-m+2(2) R-m+2(3) R-m+2(4) R-m+2(5) R-m+2(6) R-m+2(7)
R-m+2(i) N-m+2 R-m+3(0) R-m+3(1) R-m+3(2) R-m+3(3) R-m+3(4) R-m+3(5) R-m+3(6) R-m+3(7)
R-3(i) N-3 R-2(0) R-2(1) R-2(2) R-2(3) R-2(4) R-2(5) R-2(6) R-2(7)
R-2(i) N-2 R-1(0) R-1(1) R-1(2) R-1(3) R-1(4) R-1(5) R-1(6) R-1(7)
R-1(i) N-1 dn dn-1 dn-2 dn-3 dn-4 dn-5 dn-6 dn-7
 do(i)  g-1R-1(0)+g-2R-2(0)+g-3R-3(0)+…+g-m+2R-m+2(0)+g-m+1R-m+1(0)+g-m R-m(0)+dn  g-1R-1(1)+g-2R-2(1)+g-3R-3(1)+…+g-m+2R-m+2(1)+g-m+1R-m+1(1)+g-m R-m(1)+dn-1  g-1R-1(2)+g-2R-2(2)+g-3R-3(2)+…+g-m+2R-m-2(2)+g-m+1R-m+1(2)+g-m R-m(2)+dn-2  g-1R-1(3)+g-2R-2(3)+g-3R-3(3)+…+g-m+2R-m+2(3)+g-m+1R-m+1(3)+g-m R-m(3)+dn-3  g-1R-1(4)+g-2R-2(4)+g-3R-3(4)+…+g-m+2R-m+2(4)+g-m+1R-m+1(4)+g-m R-m（4)+dn-4  g-1R-1(5)+g-2R-2(5)+g-3R-3(5)+…+g-m+2R-m+2(5)+g-m+1R-m+1(5)+g-m R-m(5)+dn-5  g-1 R-1(6)+g-2R-2(6)+g-3R-3(6)+…+g-m+2R-m+2(6)+g-m+1R-m+1(6)+g-m R-m(6)+dn-6  g-1R-1(7)+g-2R-2(7)+g-3R-3(7)+…+g-m+2R-m+2(7)+g-m+1R-m+1(7)+g-m R-m(7)+dn-7
[表4]
  i  0  1  2  3  4  5  6  7  8
R-7(i) N-7 R-6(0) R-6(1) R-6(2) R-6(3) R-6(4) R-6(5) R-6(6) R-6(7)
R-6(i) N-6 R-5(0) R-5(1) R-5(2) R-5(3) R-5(4) R-5(5) R-5(6) R-5(7)
R-5(i) N-5 R-4(0) R-4(1) R-4(2) R-4(3) R-4(4) R-4(5) R-4(6) R-4(7)
R-4(i) N-4 R-3(0) R-3(1) R-3(2) R-3(3) R-3(4) R-3(5) R-3(6) R-3(7)
R-3(i) N-3 R-2(0) R-2(1) R-2(2) R-2(3) R-2(4) R-2(5) R-2(6) R-2(7)
R-2(i) N-2 R-1(0) R-1(1) R-1(2) R-1(3) R-1(4) R-1(5) R-1(6) R-1(7)
R-1(i) N-1 d7 d6 d5 d4 d3 d2 d1 d0
do(i) R-7(0)+R-6(0)+d7  R-7(1)+R-6(1)+d6  R-7(2)+R-6(2)+d5  R-7(3)+R-6(3)+d4  R-7(4)+R-6(4)+d3  R-7(5)+R-6(5)+d2  R-7(6)+R-6(6)+d1  R-7(7)+R-6(7)+d0
首先，对记录媒体的重放或传输通信的接收时的去扰频方法进行说明，接着对用于把二进制数据的去扰频方法变换成字节数据的去扰频方法的原理进行说明。在说明之前，如下列这样把各个数据进行多项式定义。信息多项式：D(X)=dnXn+dn-1Xn-1+dn-2Xn-2+……+d2X2+d1X+d0生成多项式：G(X)=1+g-1X-1+g-2X-2+……+g-m+2X-m+2+g-m+1X-m+1+g-mX-m
在扰频后的二进制数据的输入之前，由初始值设定端21给各寄存器25设定0或1的初始值。接着，从数据输入端23以二进制数据的原来串行来输入信息数据，以与时钟输入端22的数据同步的时钟进行信息数据的与其位数相同的移位。在此期间，在实施扰频的状态下，从输出端29并行取出信息数据。
在本实施例2中，为了以字节单位处理信息数据，首先，求出输入8位二进制数据后的结果。在图2中，在该数据输入端23依次串行输入从信息多项式的高位位开始的8位即dn-dn-7，求出把其进行8次移位的结果。为此，使每个移位的各寄存器输出为从高位侧开始的R-m(i)～R-1(i)而为表3那样。在运算开始前由初始值设定端21把0或1的初始值预置给各个寄存器25，使该初始值为从高位侧开始的N-m～N-1。在图2中，使串行输出端24的输出为Do(i)。其中i代表移位的次数。(表3)表示每个移位的各寄存器25的输出。通过把各移位次数的结果依次代入(表3)的8项的各寄存器输出而求出8次移位后的结果。接着，从各个寄存器25，通过在输入输出之间具有
do7=g-1R-1(0)+g-2R-2(0)+g-3R-3(0)+……     +g-m+2R-m+2(0)+g-m+1R-m+1(0)+g-mR-m(0)+dndo6=g-1R-1(1)+g-2R-2(1)+g-3R-3(1)+……+g-m+2R-m+2(1)+g-m+1R-m+1(1)+g-mR-m(1)+dn-1do5=g-1R-1(2)+g-2R-2(2)+g-3R-3(2)+……+g-m+2R-m+2(2)+g-m+1R-m+1(2)+g-mR-m(2)+dn-2do4=g-1R-1(3)+g-2R-2(3)+g-3R-3(3)+……+g-m+2R-m+2(3)+g-m+1R-m+1(3)+g-mR-m(3)+dn-3do3=g-1R-1(4)+g-2R-2(4)+g-3R-3(4)+……+g-m+2R-m+2(4)+g-m+1R-m+1(4)+g-mR-m(4)+dn-4do2=g-1R-1(5)+g-2R-2(5)+g-3R-3(5)+……+g-m+2R-m+2(5)+g-m+1R-m+1(5)+g-mR-m(5)+dn-5do1=g-1R-1(6)+g-2R-2(6)+g-3R-3(6)+……+g-m+2R-m+2(6)+g-m+1R-m+1(6)+g-mR-m(6)+dn-6do0=g-1R-1(7)+g-2R-2(7)+g-3R-3(7)++g-m+2R-m+2(7)+g-m+1R-m+1(7)+g-mR-m(7)+dn-7
的关系的逻辑电路块28而以8位字节形式从并行输出端29输出数据，该输出的数据被解除扰频。以后，在作为信息数据输入下一个1字节数据时，使用上述各R-m(8)～R-1(8)作为其原状的后续初始值N-m～N-1，以下可以进行相同的运算。如果输入数据为L字节，可以L次重复其运算。
为了使说明更简单和具体，使生成多项式为G(X)=1+X-6+X-7，使信息多项式为1字节，即成为G(x)=d7X7+d6X6+d5X5+d4X4+d3X3+d2X2+d1X+d0，求出各寄存器的输出的值成为(表4)。从(表4)求出各个寄存器的输出为：
R-7(8)=R-6(7)
      =R-5(6)
=R-4(5)
=R-3(4)
=R-2(3)
=R-1(2)
=d6
R-6(8)=d5
R-5(8)=d4
R-4(8)=d3
R-3(8)=d2
R-2(8)=d1
R-1(8)=d0接着，从各寄存器，通过在输入输出之间具有
do7=R-6(0)+R-7(0)+d7
do6=R-6(1)+R-7(1)+d6
do5=R-6(2)+R-7(2)+d5
do4=R-6(3)+R-7(3)+d4
do3=R-6(4)+R-7(4)+d3
do2=R-6(5)+R-7(5)+d2
do1=R-6(6)+R-7(6)+d1
do0=R-6(7)+R-7(7)+d0
关系的逻辑电路块28，以字节形式输出去扰频后的数据。在作为信息数据输入下一个1字节数据时，使用上述各R-7(8)～R-1(8)作为其原状的后续初始值N-7～N-1，可以进行相同的运算。如果输入数据为L字节，可以L次重复其运算。
根据本实施例2的扰频方法和去扰频装置，设有把由现有去扰频方法和去扰频装置得到的8次移位的串行输出分别进行运算的逻辑电路块，因而，就能以8位为单位对输入数据实施去扰频，由于得到字节形式的数据作为实施扰频后的输出数据，对现有这种由二进制形式得到的去扰频数据，就不需要每次都进行串行-并行变换而变换成字节数据的过程。
由于在输入侧设有移位寄存器，在输出侧设有逻辑电路，因而，具有作为同步电路简单地构筑装置的效果。
虽然在该实施例2中表示对字节单位的数据进行去扰频的例子，但也可以用同样的方法、装置对任意多数位一起进行去扰频。
实施例3
下面对实施例3进行说明。实施例3是关于对以二进制形式进行了扰频的数据，以字节形式进行从记录媒体的重放时或传输通信中的接收时的去扰频的方法和装置。
图3、图4、图5表示本发明的实施例3中的对以二进制形式进行了扰频的数据以字节形式进行去扰频的装置。在图3中，31是初始值设定端，32是数据输入端，33是时钟输入端，34是8位并行闩锁，35是系数器，36是mod2加法器，37是数据输出端。在图4中，41是初始值设定端，42是数据输入端，43是时钟输入端，44是8位并行闩锁，45是系数器，46是mod2加法器，47是数据输出端。在图5中，51是初始值设定端，52是数据输入端，53是时钟输入端，54是8位并行闩锁，55是系数器，56是mod2加法器，57是数据输出端。图3、图4、图5分别以该顺序串联连接，由这三个图成为一个构成。其中，对把以二进制形式扰频了的数据以字节形式进行去扰频的原理进行说明。
在实施例3中，为了用字节单位处理扰频后的数据，以8位并行来进行输入。在扰频后的数据输入之前，由初始值设定端31以8位并行分别给构成的各个寄存器34设定0或1的初始值。接着，以字节数据的原来并行数据从数据输入端32输入扰频后的信息数据，以与时钟输入端33的数据同步的时钟进行与扰频后的信息数据的字节数相同的字节数进行移位。其间，在扰频被解除状态下从输出端取出去扰频后的信息数据。当扰频后的数据为Ds、去扰频后的数据为肪、若设生成多项式G(X)为
G(X)=1+g-1X-1+g-2X-2+……+g-m+2X-m+2+g-m+1X-m+1+g-mX-m时，则在扰频后的数据和去扰频后的数据之间具有以下关系：
Do(i)=Ds(i+m)×G(X)
其中，i表示以二进制形式进行扰频的数据的顺序号。数据输入以Ds(0)-Ds(7)、Ds(8)-Ds(15)、……和字节单位进行，输出以DD(0)-Do(7)、Do(8)-DD(15)、……和字节单位进行。开始输出的数据Do(0)-Do(7)分别为：
Do(0)=Ds(m)×G(X)
     =Dx(m)+g-1Ds(m-1)+g-2Ds(m-2)+……
     +g-m+2Ds(2)+g-m+1Ds(1)+g-mDs(0)
Do(1)=Ds(m+1)×G(X)
     =Dx(m+1)+g-1Ds(m)+g-2Ds(m-1)+……
     +g-m+2Ds(3)+g-m+1Ds(2)+g-mDs(1)
Do(2)=Ds(m+2)×G(X)
     =Dx(m+2)+g-1Ds(m+1)+g-2Ds(m)+……
     +g-m+2Ds(4)+g-m+1Ds(3)+g-mps(2)
Do(3)=Ds(m+3)×G(X)
     =Dx(m+3)+g-1Ds(m+2)+g-2Ds(m+1)+……
     +g-m+2Ds(5)+g-m+1Ds(4)+g-mDs(3)
Do(4)=Ds(m+4)×G(X)
     =Dx(m+4)+g-1Ds(m+3)+g-2Ds(m+2)+……
+g-m+2Ds(6)+g-m+1+xDs(5)+g-mDs(4)
Do(5)=Ds(m+5)×G(X)
=Dx(m+5)+g-1Ds(m+4)+g-2Ds(m+3)+……
+g-m+2Ds(7)+g-m+1Ds(6)+g-mDs(5)
Do(6)=Ds(m+6)×G(X)
=Dx(m+6)+g-1Ds(m+5)+g-2Ds(m+4)+……
+g-m+2Ds(8)+g-m+1Ds(7)+g-mDs(6)
Do(7)=Ds(m+7)×G(X)
=Dx(m+7)+g-1Ds(m+6)+g-2Ds(m+5)+……
+g-m+2Ds(9)+g-m+1Ds(8)+g-mDs(7)
其中，对应图5的do0和Do(0)、do1和Do(1)、Do2和Do(2)、do3和Do(3)、do4和Do(4)、do5和Do(5)、Do6和Do(6)、do7和Do(7)，进行从数据多项式表示向以输出端和各寄存器的输出所表示的多项式表示的变换。 do0=R0+g-1R-1+g-2R-2+……+g-m+2R-m+2+g-m+1R-m+1+g-mR-mdo1=R1+g-1R0+g-2R-1+……+g-m+2R-m+3+g-m+1R-m+2+g-mR-m+1do2=R2+g-1R1+g-2R0+……+g-m+2R-m+4+g-m+1R-m+3+g-mR-m+2do3=R3+g-1R2+g-2R1+……+g-m+2R-m+5+g-m+1R-m+4+g-mR-m+3do4=R4+g-1R3+g-2R2+……+g-m+2R-m+6+g-m+1R-m+5+g-mR-m+4do5=R5+g-1R4+g-2R3+……+g-m+2R-m+7+g-m+1R-m+6+g-mR-m+5do6=R6+g-1R5+g-2R4+……+g-m+2R-m+8+g-m+1R-m+7+g-mR-m+6do7=R7+g-1R6+g-2R5+……+g-m+2R-m+9+g-m+1R-m+8+g-mR-m+7
在上述图3、图4、图5的构成中，对于以二进制形式扰频频后的并行数据，能够以字节单位8位并行进行去扰频。
下面为了使说明更简单、具体，使生成多项式G(X)为：
G(X)=1+X-6+X-7
图6表示进行此时的去扰频的构成。在图6中，61是初始值设定端，62是数据输入端，63是时钟输入端，64是8位并行闩锁，66是mod2加法器，67是数据输出端。各个8位并行的输出端上的数据分别为下述这样：
Do(0)=Ds(7)×G(X)
=Ds(7)+Ds(1)+Ds(0)=do0
 Do(1)=Ds(8)×G(X)
=Ds(8)+Ds(2)+Ds(1)=do1
Do(2)=Ds(9)×G(X)
=Ds(9)+Ds(3)+Ds(2)=do2
Do(3)=Ds(10)×G(X)
=Ds(10)+Ds(4)+Ds(3)=do3
Do(4)=Ds(11)×G(X)
=Ds(11)+Ds(5)+Ds(4)=do4
DDo5)=Ds(12)×G(X)
=Ds(12)+Ds(6)+Ds(5)=do5
Do(6)=Ds(13)×G(X)
=Ds(13)+Ds(7)+Ds(6)=do6
Do(7)=Ds(14)×G(X)
=Ds(14)+Ds(8)+Ds(7)=do7
作为去扰频后的数据，在输入下一个1字节数据时，进行8位并行的原样输入，可以进行同样的运算。下面如果数据为L字节可以L次重复进行该运算。
根据本实施例3的去扰频方法和去扰频装置，设有对相当于由现有去扰频方法和去扰频装置得到的8次移位的串行输出的并行输出分别进行运算的″异″电路(mod2加法器)，因而，就能以8位为单位对输入数据实施去扰频，由于得到字节形式的数据作为解除了扰频后的输出数据，对现有这种由二进制形式得到的去扰频数据，就不需要每次都进行串行-并行变换而变换成字节数据的过程。
由于是把并行的原数据进行移位的结构，则具有作为同步电路简单地构筑装置并使电路工作的时钟为单一的效果。
虽然在该实施例3中表示了对字节单位的数据进行去扰频的例子，但也可以用同样的方法、装置对任意多位数一起进行去扰频。
实施例4
下面对实施例4进行说明。实施例4是关于这种扰频装置：在以二进制形式进行扰频的装置中，以8位并行输入实施了扰频的信息数据，并以8位并行输出。图7是本实施例4中的扰频装置的一个例子，为了使说明更简单、具体，使生成多项式G(X)为：
G(X)=1+X-4+X-9
在图7中，71是初始值设定端，72是位时钟输入端，73是串行移位寄存器，74是数据输入端，75是″异″电路块，76是字节时钟输入端，77是8位闩锁，78是扰频数据输出端，79是并串行变换电路。
首先，由初始值设定端71给串行寄存器73设定初始值。接着，从数据输入端74以8位并行输入扰频后的信息数据，每进行8位输入，由并行串行变换电路79把输入给串行移位寄器73的数据变换成串行数据，串行移位寄存器73一边输入该变换后的数据一边把其进行8位移位。从上述生成多项式，串行移位寄存器73为9段结构。8位闩锁77的各位ds0-ds7与串行移位寄存器73的各寄存器的值和数据dn～dn-7之间的关系式为：
ds7=R-4(0)+R-9(0)+dn
ds6=R-4(1)+R-9(1)+dn-1
ds5=R-4(2)+R-9(2)+dn-2
ds4=R-4(3)+R-9(3)+dn-3
ds3=R-4(4)+R-9(4)+dn-4
ds2=R-4(5)+R-9(5)+dn-5
ds1=R-4(6)+R-9(6)+dn-6
ds0=R-4(7)+R-9(7)+dn-7
其中，R-k(i)的i表示数据的移位次数。实施了扰频的数据存储在8位闩锁77中。从时钟输入端76输入与输出定时同步的字节时钟，从8位闩锁77以该时钟的定时给扰频数据输出端78输出数据。如上述那样，就能够实现这种装置：以字节形式8位并行输入信息数据，把以二进制形式扰频后的数据作为以字节形式8位并行扰频后的数据而输出。
根据本实施例4的扰频方法和扰频装置，设有对相当于由现有扰频方法和扰频装置得到的8次移位的串行输出的输出分别进行运算的″异″电路(mod2加法器)，因而，就能以8位为单位对输入数据实施扰频，由于得到字节形式的数据作为实施扰频后的输出数据，对现有这种由二进制形式得到的扰频数据，就不需要每次都进行串行-并行变换而变换成字节数据的过程。
在输入侧设有移位寄存器，在输出侧设有逻辑电路，对于数据的输入输出，具有作为同步电路简单地构筑装置并使电路工作的时钟为单一的效果。
虽然在该实施例4中表示了对字节单位的数据进行扰频的例子，但也可以用同样的方法、装置对任意多位数一起进行扰频。
实施例5
下面对实施例5进行说明。实施例5是关于这种去扰频装置：以8位并行输入以二进制形式实施了扰频的信息数据，对其进行去扰频，并以8位并行输出信息数据。图8是本实施例5中的去扰频装置的一个例子，为了使说明更简单、具体，使生成多项式G(X)为：
G(X)=-1+X-4+X-9
在图8中，81是初始值设定端，82是时钟输入端，83是扰频数据输入端，84是8位并行移位寄存器，85是″异″电路块，86是去扰频数据输出端。
首先，由初始值设定端81给8位并行移位寄存器84输入初始值。接着，从扰频数据输入端83以8位并行输入去扰频的数据。所输入的信息数据被输入8位并行移位寄存器84。与从时钟输入端82输入的时钟进行同步并进行移位，通过″异″电路块85从去扰频数据输出端86并行输出解除了扰频的数据。从上述生成多项式，8位并行移位寄存器84为3段结构。其中，如图8所示，去扰频数据输出端86的各位与8位并行移位寄存器84的各寄存器之间的关系式为：
do0=Ds(9)+Ds(5)+Ds(0)
do1=Ds(10)+Ds(6)+Ds(1)
do2=Ds(11)+Ds(7)+Ds(2)
do3=Ds(12)+Ds(8)+Ds(3)
do4=Ds(13)+Ds(9)+Ds(4)
do5=Ds(14)+Ds(10)+Ds(5)
do6=Ds(15)+Ds(11)+Ds(6)
do7=Ds(16)+Ds(12)+Ds(7)
如上所述，就能够实现这种装置：以字节形式8位并行输入以二进制形式扰频后的数据，对此以字节形式8位并行进行去扰频，而输出解除了扰频的数据。
根据本实施例5的去扰频方法和去扰频装置，设有对相当于由现有去扰频方法和去扰频装置得到的8次移位的串行输出的输出分别进行运算的″异″电路块，因而，就能以8位为单位对输入数据实施去扰频，由于得到字节形式的数据作为实施去扰频后的输出数据，对现有这种由二进制形式得到的扰频数据，就不需要每次都进行串行-并行变换而变换成字节数据的过程。
由于是把并行的原来数据进行移位的结构，具有下列效果：可以简单地构筑装置，同时，由于不以串行形式把数据进行移位，寄存器的数量较少，在实施例2中，″异″电路由于逻辑式的种类而较多，而在实施例5中，其较少，而具有电路规模极小的效果。
虽然在该实施例5中表示了对字节单位的数据进行去扰频的例子，但也可以用同样的方法、装置对任意多位数一起进行去扰频。
实施例6
下面对实施例6进行说明。实施例6是关于这种去扰频装置：以二进制形式串行输入以二进制形式实施了扰频的信息数据，实施去扰频，并以8位并行输出信息数据。图9是本实施例中的去扰频装置的一个例子，为了使说明更简单、具体，使生成多项式G(X)为：
G(X)=1+X-6+X-7
在图9中，91是初始值设定端，92是位时钟输入端，93是串行移位寄存器，94是数据输入端，95是″异″电路块，96是字节时钟输入端，97是8位闩锁，98是去扰频数据输出端，S1是开关。
首先，通过把开关S1连接到初始值设定端91上，由初始值设定端91把初始值输入串行移位寄存器93。接着，从扰频数据输入端94以二进制形式串行输入去扰频后的数据，并与从位时钟输入端92输入的位时钟进行同步。
每次输入数据，串行移位寄存器93进行移位。从上述生成多项式，串行移位寄存器93为7段结构。8位闩锁97的各位ds0～ds7与串行移位寄存器93的各寄存器的值和输入的数据dn～dn-7之间的关系式为：
do7=R-6(0)+R-7(0)+dn
do6=R-6(1)+R-7(1)+dn-1
do5=R-6(2)+R-7(2)+dn-2
do4=R-6(3)+R-7(3)+dn-3
do3=R-6(4)+R-7(4)+dn-4
do2=R-6(5)+R-7(5)+dn-5
do1=R-6(6)+R-7(6)+dn-6
do0=R-6(7)+R-7(7)+dn-7
消除了扰频的数据存储在8位闩锁97中。从时钟输入端96输入与输出定时同步的字节时钟，以该时钟的定时给扰频数据输出端98输出数据。
接着，通过把开关S1连接到″异″电路块95上，把这些do7～do0作为后续的串行移位寄存器93的各寄存器的初始值来输入，以后，通过进行上述动作，把从扰频数据输入端94输入的数据进行去扰频。
如上述那样，就能够实现这种装置：以二进制形式串行输入以二进制形式扰频后的数据，输出以字节形式8位并行去扰频后的数据。
根据本实施例6的去扰频方法和去扰频装置，设有对由现有去扰频方法和去扰频装置得到的8次移位的串行输出分别进行运算的″异″电路块，因而，就能以8位为单位对以串行输入的输入数据实施去扰频，由于得到字节形式的数据作为解除了扰频后的输出数据，对现有这种由二进制形式得到的去扰频数据，就不需要每次都进行串行-并行变换而变换成字节数据的过程，不使用串行并行变换电路，当输入串行数据时，得到以并行进行了去扰频的数据。
在输入侧设有移位寄存器，在输出侧设有逻辑电路，具有作为同步电路简单地构筑装置的效果。
虽然在该实施例6中表示了对字节单位的数据进行去扰频的例子，但也可以用同样的方法、装置对任意多位数一起进行去扰频。
实施例7
下面对实施例7进行说明。实施例7是关于这种扰频装置：在以二进制形式进行扰频的扰频装置中，以二进制形式串行输入实施了扰频的信息数据，对于输出，以8位并行进行。图10是本实施例7中的扰频装置的一个例子，为了使说明更简单、具体，使生成多项式G(X)为：
G(X)=1+X-4+X-9
在图10中，101是初始值设定端，102是位时钟输入端，103是串行移位寄存器，104是数据输入端，105是″异″电路块，106是字节时钟输入端，107是8位闩锁，108是扰频数据输出端，S1是开关。
首先，通过把开关S1连接到初始值设定端101上，由初始值设定端101把初始值输入串行移位寄存器103。接着，从数据输入端103以二进制形式串行输入被扰频的数据，并与从位时钟输入端102输入的位时钟进行同步。每次输入数据，串行移位寄存器103进行移位。从上述生成多项式，串行移位寄存器103为9段结构。8位闩锁107的各位ds0～ds7与串行移位寄存器103的各寄存器的值和输入的数据dn～dn-7之间的关系式为：
ds7=R-4(0)+R-9(0)+dn
ds6=R-4(1)+R-9(1)+dn-1
ds5=R-4(2)+R-9(2)+dn-2
ds4=R-4(3)+R-9(3)+dn-3
ds3=R-4(4)+R-9(4)+dn-4
ds2=R-4(5)+R-9(5)+dn-5
ds1=R-4(6)+R-9(6)+dn-6
ds0=R-4(7)+R-9(7)+dn-7
实施了扰频的数据存储在8位闩锁107中。从时钟输入端106输入与输出定时同步的字节时钟，以该时钟的定时给扰频数据输出端108并行输出数据。
接着，通过把开关S1连接到″异″电路块105上，把这些ds7～ds0作为后续的串行移位寄存器103的各寄存器的初始值来输入，以后，通过进行上述动作，把从扰频数据输入端104输入的数据进行去扰频。
如上述那样，就能够实现这种装置：把二进制形式的扰频，以二进制形式串行输入信息数据，输出以字节形式8位并行扰频后的数据。
根据本实施例7的扰频方法和扰频装置，设有对由现有扰频方法和扰频装置得到的8次移位的串行输出分别进行运算的″异″电路块，因而，就能以8位为单位对输入数据实施扰频，由于得到字节形式的数据作为受到扰频后的输出数据，对现有这种由二进制形式得到的扰频数据，就不需要每次都进行串行-并行变换而变换成字节数据的过程，不设置串行并行变换电路，当输入串行数据时，得到以并行进行了扰频的数据。
在输入侧设有移位寄存器，在输出侧设有逻辑电路，对于数据的输入输出，由于可以以同一时钟工作，具有作为同步电路简单地构筑装置的效果。
虽然在该实施例7中表示了对字节单位的数据进行扰频的例子，也可以用同样的方法、装置对任意多位数一起进行扰频。
实施例8
下面对实施例8进行说明。实施例8是关于这种去扰频装置：以8位并行输入以二进制形式实施了扰频的信息数据，实施去扰频，并以二进制形式串行输出信息数据。图11是本实施例8中的去扰频装置的一个例子，为了使说明更简单、具体，使生成多项式G(X)为：
G(X)=1+X-4+X-9
在图11中，111是初始值设定端，112是字节时钟输入端，113是扰频数据输入端，114是8位并行移位寄存器，115是″异″电路块，116是去扰频数据输出端，117是并行串行变换寄存器，118是位时钟输入端。
首先，由初始值设定端111把初始值输入8位并行移位寄存器114。接着，从扰频数据输入端113以8位并行输入去扰频的数据。把输入的信息数据输入8位并行移位寄存器114。接着，与从时钟输入端112输入的字节时钟进行同步并移位，通过″异″电路块115存储到并行串行变换寄存器117中。然后，与从位时钟输入端118输入的位时钟进行同步，从去扰频数据输入端116以二进制形式输出解除了扰频的数据，从上述生成多项式，8位并行移位寄存器114为3段结构。其中，并行串行变换寄存器117的各位与8位并行移位寄存器114的各寄存器之间的关系式为：
do0=Ds(9)+Ds(5)+Ds(0)
do1=Ds(10)+Ds(6)+Ds(1)
do2=Ds(11)+Ds(7)+Ds(2)
do3=Ds(12)+Ds(8)+Ds(3)
do4=Ds(13)+Ds(9)+Ds(4)
do5=Ds(14)+Ds(10)+Ds(5)
do6=Ds(15)+Ds(11)+Ds(6)
do7=Ds(16)+Ds(12)+Ds(7)
如上述那样，就能实现这种装置：以字节形式8位并行输入以二进制形式扰频后的数据，以二进制形式串行解除了扰频的数据。
根据本实施例8的去扰频方法和去扰频装置，设有对由现有去扰频方法和去扰频装置得到的8次移位的串行输出分别进行运算的″异″电路块，因而，就能以8位为单位对输入数据实施去扰频，由于把其变换成串行而得到二进制形式的数据作为实施去扰频后的输出数据，相对于在把并行的输入数据变换成串行后而进行去扰频的现有装置中，9段寄存器需要9次时钟的情况，就有寄存器的段数为3段，而减少去扰频处理的延迟等效果。
虽然在该实施例8中表示了对字节单位的数据进行去扰频的例子，但也可以用同样的方法、装置对任意多位数一起进行去扰频。
实施例9
下面参照附图对本发明的实施例9进行说明。图12表示本发明的实施例9中的以字节单位并行进行二进制形式的扰频的扰频装置，(表5)表示图12的工作状态。在图12中，121是初始值设定端，122是时钟输入端，123是数据输入端，124是寄存器，125是系数器，126是mod2加法器，127是逻辑电路块，128是扰频数据输出端。[表5]
  i  0  1  2  3  4  5  6  7  8
 R0(i) N0  R1(0) R1(1) R1(2) R1(3) R1(4)  R1(5) R1(6) R1(7)
 R1(i) N1  R2(0) R2(1) R2(2) R2(3) R2(4)  R2(5) R2(6) R2(7)
 R2(i) N2  R3(0) R3(1) R3(2) R3(3) R3(4)  R3(5) R3(6) R3(7)
Rm-3(i) Nm-3  Rm-2(0) Rm-2(1) Rm-2(2) Rm-2(3) Rm-2(4) Rm-2(5) Rm-2(6) Rm-2(7)
Rm-2(i) Nm-2  Rm-1(0) Rm-1(1) Rm-1(2) Rm-1(3) Rm-1(4) Rm-1(5) Rm-1(6) Rm-1(7)
Rm-1(i) Nm-1 gm-1 Rm-1(0)+gm-2Rm-2(0)+gm-3Rm-3(0)+…+g2 R2(0)+g1 R1(0)+g0 R0(0) gm-1Rm-1(1)+gm-2Rm-2(1)+gm-3Rm-3(1)+…+g2 R2(1)+g1 R1(1)+g0 R0(1) gm-1Rm-1(2)+gm-2Rm-2(2)+gm-3Rm-3(2)+…+g2 R2(2)+g1 R1(2)+g0 R0(2) gm-1Rm-1(3)+gm-2Rm-2(3)+gm-3Rm-3(3)+…+g2 R2(3)+g1 R1(3)+g0 R0(3) gm-1Rm-1(4)+gm-2Rm-2(4)+gm-3Rm-3(4)+…+g2 R2(4)+g1 R1(4)+g0 R0(4) gm-1Rm-1(5)+gm-2Rm-2(5)+gm-3Rm-3(5)+…+g2 R2(5)+g1 R1(5)+g0 R0(5) gm-1 Rm-1(6)+gm-2Rm-2(6)+gm-3Rm-3(6)+…+g2 R2(6)+g1 R1(6)+g0 R0(6) gm-1 Rm-1(7)+gm-2Rm-2(7)+gm-3Rm-3(7)+g2 R2(7)+g1 R1(7)+g0 R0(7)
ds(i) R0(0)+dn  R0(1)+dn-1  R0(2)+dn-2  R0(3)+dn-3  R0(4)+dn-4 R0(5)+dn-5  R0(6)+dn-6  R0(7)+dn-7
首先，对本方式的扰频方法进行说明，接着对为了变换成二进制数据的扰频方法的原理进行说明。在说明之前，以下列这样把各个数据进行多项式定义。
信息多项式：D(X)=dnXn+dn-1Xn-1+dn-2Xn-2+……
+d2X2+d1X1+d0
生成多项式：G(X)=1+g1X1+g2X2+……+
gm-2Xm-2+gm-1Xm-1+gmXm
在二进制数据的输入之前，由初始值设定端121给各寄存器124设定0或1的初始值。接着，从数据输入端123以二进制数据的原来并行来输入信息数据，以与时钟输入端122的数据同步的时钟把各寄存器124内的数据进行与信息数据的位数相同的移位。在此期间，信息数据取与图12的最右段的寄存器的输出和″异″，在扰频实施的状态下，从输出端128并行取出信息数据。
在本实施例9中，为了以字节单位处理信息数据，以8位并行进行输入。每进行8位输入，求出各闩锁8次移位的结果。为此，使每个移位的各闩锁输出为从高位侧开始的Rm-1(i)～R0(i)，而为表5那样。在运算开始前由初始值设定端把0或1作为初始值预置给各个寄存器，使该初始值为从高位侧开始的Nm-1～N0。其中i代表移位的次数。在串行状态下，若以dn、dn-1、dn-2的顺序输入数据，则输入数据和输出数据的关系为：
ds(0)=R0(0)+dn
ds(1)=R0(1)+dn-1
ds(0)=R0(2)+dn-2
在8位并行的情况下，如果构成逻辑电路块127以使各闩锁输出、输入数据、输出数据具有下列关系：
ds0=R(0)+di0
ds1=R(1)+di1
ds2=R(2)+di2
ds3=R(3)+di3
ds4=R(4)+di4
ds5=R(5)+di5
ds6=R(6)+di6
ds7=R(7)+di7
数据通过该逻辑电路块127而在实施了扰频的状态下从并行输出端128以8位字节形式输出。以后，作为信息数据，可以在输入下一字节的数据时可以把上述Rm-1(8)～R0(8)作为其开始的初始值Nm-1～N0提供，并进行相同的运算。
根据本实施例9的扰频方法和扰频装置，把初始值输入移位寄存器并进行移位，同时，把用系数乘以其输出而进行mod2加法运算的值反馈给串行移位寄存器的输入，把该串行移位寄器的输出和并行输入的数据输入逻辑电路而并行得到扰频后的数据，所以，不是达到发明8的扰频、去扰频那样的自完结型的，而是涉及另一种扰频而实现其并行化，而没有象以串行处理数据的现有方法这样，当要进行并行输入、并行输出时，一旦变换成串行来进行去扰频，则无退回并行来输出数据的过程，就能以8位并行进行数据的输入输出，就有简化电路并且以同步型的电路构成输入输出的效果。
虽然在该实施例9中表示了对字节单位的数据进行扰频的例子，但也可以用同样的方法、装置对任意多个位一起进行扰频。
实施例10
下面对本发明的实施例10进行说明。图13表示本发明的实施例10所产生的对应于实施例9中的去扰频方法，即，以字节单位进行二进制形式的去扰频的去扰频方法。在图13中，131是初始值设定端，132是时钟输入端，133是扰频数据输入端，134是寄存器，135是系数器，136是mod2加法器，137是逻辑电路块，138是去扰频数据输出端。
对该动作，由于是相对于实施例9的扰频动作而进行正好相反动作的去扰频，则以8位并行输入以实施例9的形式实施了扰频的数据，以8位并行输出解除了扰频的数据。
根据本实施例10的扰频方法和扰频装置，把初始值输入串行移位寄存器并进行移位，同时，把用系数乘以其输出而进行mod2加法运算的值反馈给串行移位寄存器的输入，把该串行移位寄存器的输出和并行输入的扰频后的数据输入逻辑电路块而并行得到解除了扰频的数据，所以，不是达到发明8的扰频、去扰频那样的自完结型的，而是涉及另一种去扰频而实现其并行化，而没有象以串行处理数据的现有方法那样，当要进行并行输入、并行输出时，一旦变换成串行来进行去扰频，则无退回并行来输出数据的过程，就能以8位并行进行数据的输入输出，就有简化电路并且能以8位并行进行数据的输入输出，以同步型的电路构成输入输出的效果。而且，具有以与实施例9的扰频装置相同的结构得到去扰频装置的效果。
虽然在该实施例10中表示了对字节单位的数据进行去扰频的例子，但也可以用同样的方法、装置对任意多个位一起进行去扰频。
实施例11
下面对本发明的实施例11进行说明。实施例11是关于这种扰频装置：在以二进制形式进行扰频的装置中，以8位并行输入实施了扰频的信息数据，并输出以8位并行扰频后的数据。图14是本实施例11中的扰频装置的一个例子，为了使说明更简单、具体，使生成多项式G(X)为：
G(X)=X7+X6+1
在图14中，141是初始值设定端，142是位时钟输入端，143是串行移位寄存器，144是数据输入端，145是mod2加法器，146是扰频数据输出端，147是字节时钟输入端，148是8位闩锁。
首先，由初始值设定端141给串行移位寄存器143设定初始值。接着，从数据输入端144以8位并行输入扰频的信息数据。信息数据每输入8位，通过从位时钟输入端142输入的位时钟，串行移位寄存器143进行8次移位。8次移位后，由mod2加法器145把输入数据的各位和各寄存器的输出进行加法运算，并存储到8位输入闩锁148中。存储后，通过从字节时钟输入端147输入的字节时钟在预定时间内以并行输出扰频后的数据。由此，就能实现这种装置：通过以字节形式8位并行输入信息数据而作为以字节形式8位并行进行了扰频的数据进行输出，来实现以二进制形式进行的扰频。并且，串行移位寄存器143由上述的生成多项式为7段结构。
根据本实施例11的扰频方法和扰频装置，把初始值输入串行移位寄存器并进行移位，同时，把对其输入进行mod2加法运算的值反馈给串行移位寄存器的输入，把该串行移位寄存器的输出和并行输入的数据输入″异″电路而并行得到实施了扰频的数据，所以，不是达到发明8的扰频、去扰频那样的自完结型的，而是涉及另一种扰频而实现其并行化，而没有象以串行处理数据的现有方法那样，当要进行并行输入、并行输出时，一旦变换成串行来进行去扰频，则无退回并行来输出数据的过程，就能以8位并行进行数据的输入输出，就有简化电路并且以同步型的电路构成输入输出的效果。
虽然在该实施例11中表示了对字节单位的数据进行扰频的例子，但也可以用同样的方法、装置对任意多位数一起进行扰频。
实施例12
下面对本发明的实施例12进行说明。实施例12涉及以下这种去扰频装置：以8位并行输入以二进制形式实施了扰频的数据，对其进行扰频，并以8位并行输出数据。图15是本实施例12中的去扰频装置的一个例子，使生成多项式为：
G(X)=X9+X4+1
在图15中，151是初始值设定端，152是位时钟输入端，153是串行移位寄存器，154是扰频数据输入端，155是mod2加法器，156是数据输出端，157是字节时钟输入端，158是8位闩锁。
对该动作，由于是相对于实施例11的扰频动作进行正好相反动作的去扰频工作，则以8位并行输入以实施例11的形式实施了扰频的数据，对此，以8位并行输出解除了扰频的数据。而且，串行移位寄存器153由上述生成多项式而为9段的结构。
根据本实施列12的去扰频方法和去扰频装置，把初始值输入串行移位寄存器并进行移位，同时，把对其输出进行了mod2加法运算的值反馈给串行移位寄存器的输入，把该串行移位寄存器的输出和并行输入的扰频后的数据输入mod2加法器而并行得到去扰频后的数据，所以，不是达到发明8的扰频、去扰频那样的自完结型的，而是涉及另一种去扰频而实现其并行化，而没有象以串行处理数据的现有方法那样，当要进行并行输入、并行输出时，一旦变换成串行来进行去扰频，则无退回并行来输出数据的过程，就能以8位并行进行数据的输入输出，就有简化电路并且以同步型的电路构成输入输出的效果。而且，具有以与实施例11的扰频装置相同的结构来得到去扰频装置的效果。
虽然在该实施例12中表示了对字节单位的数据进行扰频的例子，但也可以用同样的方法、装置对任意多位数一起进行去扰频。
如上述那样，根据本申请的第一发明所涉及的数据扰频方法，进行由下列各式定义的扰频方法：
信息多项式，
D(X)=dnXn+dn-1Xn-1+dn-2Xn-2+……+d2X2+d1X1+d0X0
生成多项式，
G(X)=1+g-1X-1+g-2X-2+……+g-m+2X-m+2+g-m+1X-m+1+g-mX-m
以及，剩余多项式，
R(X)=R-1X-1+R-2X-2+R-3X-3+……+R-m+2X-m+2R-m+1X-m+1+R-mX-m
通过初始值设定装置把上述剩余多项式中的各系数R-m+k(k=0，1，……，m-1)的初始值R-m+1(0)=N-m+k(其中，R-m+k(i)是当上述剩余多项式中的系数R-m+k为闩锁值时把该闩锁进行i次移位时的值)设定为0或1，
此后，为了把信息数据作为字节单位的数据进行处理，进行从上述信息多项式的高位对相当于每8位的初次输入数据dn～dn-7由上述生成多项式进行除法运算的除法运算，
得到该剩余多项式的系数：
R-m+k(i)=R-m+k+1(i-1)(k=0，1，…，m-1，i=0，1，…8，但除了k=m-1，i=8的情况外)
R-1(8)=g-1R-1(7)+g-2R-2(7)+……+g-m+1R-m+1(7)+g-mR-m(7)+dn-7
把该除法运算的剩余结果都作为后续初始值，取它们和后续输入数据dn-8～dn-15的″异″，
以输入二进制数据的字节数反复进行这些操作，当以字节单位用 ds ( i ) = Σ k = 1 m { g - k R - k ( i - 1 ) } + d n - i + 1 ( i = 1,2 , · · · , 8 ) 的关系表示在进行该反复的各单位中的″异″的结果时，通过作为ds7～ds0一批取出该顺序得到的ds(1)～ds(8)，以字节形式进行二进制形式的扰频，因此，就能对以8位为单位的输入数据实施扰频，而得到字节形式的数据作为实施了扰频的输出数据，因此，所得到的扰频方法，没有象现有技术那样对以二进制形式得到的扰频数据每次进行串行并行变换而变换成字节数据的过程。
根据本申请的第二发明所涉及的数据去扰频方法，进行由下列各式定义的去扰频方法：
信息多项式，
D(X)=dnXn+dn-1Xn-1+dn-2Xn-2+……+d2X2+d1X1+d0X0
生成多项式，
G(X)=1+g-1X-1+g-2X-2+……+g-m+2X-m+2+g-m+1X-m+1+g-mX-m
以及，剩余多项式，
R(X)=R-1X-1+R-2X-2+R-3X-3+……+R-m+2X-m+2+R-m+1X-m+1+R-mX-m
通过初始值设定装置把上述剩余多项式中的各系数R-m+k(k=0，1，……，m-1）的初始值R-m+k(0)=N-m+k(其中，R-m+k(i)是当上述剩余多项式中的系数R-m+k为闩锁值时把该闩锁进行i次移位时的值)设定为0或1，
此后，为了把信息数据作为字节单位的数据进行处理，进行从上述信息多项式的高位对作为每8位的dn～dn-7由生成多项式进行乘法运算的乘法运算，
此时，为了实现该乘法运算，把所构成的移位寄存器的各闩锁的系数作为：
R-m+k(i)=R-m+k+1(i-1)(k=0，1，…，m=1，i=0，1，…8，但除了k=-1，i=8的情况外)
R-1(8)=dn-7
为了实现该乘法运算，把所构成的移位寄存器的各闩锁中运算后剩余的数据都作为后续初始值，取它们和后续输入数据dn-8～dn-15的″异″，
以输入二进制数据的字节数反复进行后者的操作，当以字节单位用 do ( i ) = Σ k = 1 m { g - k R - k ( i - 1 ) } + d n - i + 1 ( i = 1,2 , · · · , 8 )
的关系表示在进行该反复的各单位中的″异″的结果时，通过作为do7～do0一批取出该顺序得到的do(1)～do(8)，对二进制形式的扰频后的数据，以字节形式进行去扰频，因此，就能对以8位为单位的输入数据实施去扰频，而得到字节形式的数据作为解除了扰频的输出数据，因此，所得到的去扰频方法，没有象现有技术那样对以二进制形式得到的去扰频数据每次进行串行并行变换而变换成字节数据的必要。
根据本申请的第三发明所涉及的数据去扰频方法，进行由下列各式定义的去扰频方法：
信息多项式，
D(X)=d0X0+d1X1+d2X2+……dn-2Xn-2+dn-1Xn-1+dnXn
生成多项式，
G(X)=1+g-1X-1+g-2X-2+……+g-m+2X-m+2+g-m+1X-m+1+g-mX-m
以及，剩余多项式，
R(X)=R-1X-1+R-2X-2+R-3X-3+……+R-m+2X-m+2+R-m+1X-m+1+R-mX-m
通过初始值设定装置把上述剩余多项式中的各系数R-m+k(k=0，1，……，m-1)的初始值R-m+k(0)=N-m+k(其中，R-m+k(i)是当上述剩余多项式中的系数R-m+k为闩锁值时把该闩锁进行i次移位时的值)设定为0或1，
此后，为了把信息数据作为字节单位的数据进行处理，构成进行″异″运算的″异″程序块，以由8位的并行闩锁的段数所构成，具有8位的各闩锁的值和输出端的输出为： doi = Ri + Σ k = 1 m { g - k R - k ( i - 1 ) } ( i = 0,1,2 , · · · , 7 )
的关系，通过输出do0～do7，以字节形式8位并行输入以二进制形式扰频的数据，以字节形式8位输出把该输入进行去扰频后的数据，因此，就能对以8位为单位的输入数据实施去扰频，而得到字节形式的数据作为解除了扰频的输出数据，因此，所得到的去扰频方法，没有象现有技术那样对以二进制形式得到的去扰频数据每次进行串行并行变换而变换成字节数据的过程。
根据本申请的第四发明所涉及的数据扰频方法，进行由下列各式定义的去扰频方法：
信息多项式：
D(X)=dnXn+dn-1Xn-1+dn-2Xn-2+……+d2X2+d1X1+d0X0
生成多项式，
G(X)=1+g-1X-1+g-2X-2+……+g-m+2X-m+2+g-m+1X-m+1+g-mX-m
以及，剩余多项式，
R(X)=R-1X-1+R-2X-2+R-3X-3+……
+R-m+2X-m+2+R-m+1X-m+1+R-mX-m
通过初始值设定装置把上述剩余多项式中的各系数R-m+k(k=0，1，……，m-1)的初始值R-m+k(0)=N-m+k(其中，R-m+k(i)是当上述剩余多项式中的系数R-m+k为闩锁值时把该闩锁进行i次移位时的值)设定为0或1，
此后，为了把信息数据作为字节单位的数据进行处理，进行从上述信息多项式的高位对作为每8位的dn～dn-7由上述生成多项式进行除法运算的除法运算，
得到该剩余多项式的系数：
R-m+k(i)=R-m+k+1(i-1)(k=0，1，…，m-1，i=0，1，…8，但除了k=m-1，i=8的情况外)
R-1(8)=g-1R-1(7)+g-2R-2(7)+……+g-m+1R-m+1(7)+g-mR-m(7)+dn-7
取上述初始值N-m+k和在该初始值N-m+k上乘以具有8次移位的结果的各闩锁的系数的值的″异″，
把该″异″的剩余结果都作为后续初始值，取它们和后续输入数据dn-8～dn-15的″异″，
以输入二进制数据的字节数反复进行这些的操作，当以字节单位用 do ( i ) Σ k = 1 m { g - k R - k ( i - 1 ) } + d n - i + 1 ( i = 1,2 , · · · , 8 )
的关系表示在进行该反复的各单位中的″异″的结果时，通过作为ds7～ds0一批取出该顺序得到的ds(1)～ds(8)，把以二进制形式输入的数据以字节形式8位并行进行扰频，以字节形式8位并行输出该扰频后的数据，因此，就能对以8位为单位的输入数据实施扰频，而得到字节形式的数据作为实施了扰频的输出数据，因此，所得到的扰频装置，没有象现有技术那样对以二进制形式得到的扰频数据每次进行串行并行变换而变换成字节数据的过程。
而且，由于在输入侧设有移位寄存器，在输出侧设有逻辑电路，具有作为同步电路简单地构筑装置并得到具有单一的电路动作的扰频装置的效果。
根据本申请的第五发明所涉及的数据去扰频装置，进行由下列各式定义的去扰频方法：
信息多项式，
D(X)=d0X0+d1X1+d2X2+……+dn-2Xn-2+dn-1Xn-1+dnXn
生成多项式，
G(X)=1+g-1X-1+g-2X-2+……+g-m+2X-m+2+g-m+1X-m+1+g-mX-m
以及，剩余多项式，
R(X)=R-1X-1+R-2X-2+R-3X-3+……+R-m+2X-m+2+R-m+1X-m+1+R-mX-m
通过初始值设定装置把上述剩余多项式中的各系数R-m+k(k=0，1，……，m-1)的初始值R-m+k(0)=N-m+k(其中，R-m+k(i)是当上述剩余多项式中的系数R-m+k为闩锁值时把该闩锁进行i次移位时的值)设定为0或1。
此后，为了把信息数据作为字节单位的数据进行处理，设有″异″程序块，输出进行下述″异″运算的ds0～do7：以比8位的并行闩锁段的段数少一段的段数构成，具有8位的各闩锁的值和输出端的输出为： doi = Ri + Σ k = 1 m { g - k R - k ( i - 1 ) } ( i = 0,1,2 , · · · , 7 )
的关系，
以字节形式8位并行输入以二进制形式进行了扰频的数据，以字节形式8位并行输出把该输入去扰频后的数据，因此，就能对以8位为单位的输入数据实施去扰频，而得到字节形式的数据作为实施了去扰频的输出数据，因此，所得到的去扰频装置，没有象现有技术那样对以二进制形式得到的扰频数据每次进行串并行变换而变换成字节数据的过程。
而且，由于是把并行为原来状态的数据进行移位的结构，具有作为同步电路简单地构筑装置并得到具有单一的电路块，同时，由于不对数据进行移位，则寄存器的数量可较少，虽然″异″电路的个数在本申请第二发明中因逻辑式的种类而较多，但在本发明中，其可较少，而得到电路规模极小的去扰频装置。
根据本申请的第六发明所涉及的数据去扰频装置，进行由下列各式定义的去扰频方法：
信息多项式：
D(X)=dnXn+dn-1Xn-1+dn-2Xn-2+……+d2X2+d1X1+d0X0
生成多项式，
G(X)=1+g-1X-1+g-2X-2+……+g-m+2X-m+2+g-m+1X-m+1+g-mX-m
以及，剩余多项式，
R(X)=R-1X-1+R-2X-2+R-3X-3+……+R-m+2X-m+2+R-m+1X-m+1+R-mX-m
具有二进制形式的串行数据输入端，
通过初始值设定装置把上述剩余多项式中的各系数R-m+k(k=0，1，……，m-1)的初始值R-m+k(0)=N-m+k(其中，R-m+k(i)是当上述剩余多项式中的系数R-m+k为闩锁值时把该闩锁进行i次移位时的值)设定为0或1。
此后，为了把信息数据作为字节单位的数据进行处理，进行从上述信息多项式的高位对作为每8位的dn～dn-7由生成多项式进行乘法运算的乘法运算，
此时，为了实现该乘法运算，把所构成的移位寄存器的各闩锁的系数作为：
R-m+k(i)=R-m+k+1(i-1)(k=0，1，…，m-1，i=0，1，…8，但除了k=m-1，i=8的情况外)
ds(8)=g-1R-1(7)+g-2R-2(7)+……+g-m+1R-m+1(7)+g-mR-m(7)+dn-7
为了实现该乘法运算，把所构成的移位寄存器的各闩锁中运算后剩余的数据都作为后续初始值，取它们和后续输入数据dn-8～dn-15的″异″，
以输入二进制数据的字节数反复进行该后者的操作，当以字节单位用 do ( i ) = Σ k = 1 m { g - k R - k ( i - 1 ) } + d n - i + 1 ( i = 1,2 , · · · , 8 )
的关系表示在进行该反复的各单位中的″异″的结果时，通过作为do7～do0一批取出该顺序得到的do(1)～do(8)，以串行二进制单位输入以二进制形式进行了扰频的数据，以字节单位8位并行输出把该输入去扰频后的数据，因此，就能以8位为单位对串行输入的输入数据实施去扰频，而得到字节形式的数据作为解除了扰频的输出数据，因此，所得到的去扰频装置，没有象现有技术那样对以二进制形式得到的去扰频数据每次进行串行-并行变换而变换成字节数据的过程，不使用串行-并行变换电路，当输入串行数据时，得到以并行进行去扰频的数据。
而且，由于在输入侧设有移位寄存器，在输出侧设有逻辑电路，对于数据的输入输出，可以以单一时钟工作，则具有作为同步电路简单地构筑装置的效果。
根据本申请的第七发明所涉及的数据扰频装置，进行由下列各式定义的扰频方法：
信息多项式：
D(X)=dnXn+dn-1Xn-1+dn-2Xn-2+……
      +d2X2+d1X1+d0X0
生成多项式，
G(X)=1+g-1X-1+g-2X-2+……
      +g-m+2X-m+2+g-m+1X-m+1+g-mX-m
以及，剩余多项式，
R(X)=R-1X-1+R-2X-2+R-3X-3+……
      +R-m+2X-m+2+R-m+1X-m+1+R-mX-m
具有二进制形式的串行数据输入端，
通过初始值设定装置把上述剩余多项式中的各系数R-m+k(k=O,1，……，m-1)的初始值R-m+k(0)=N-m+k(其中，R-m+k(i)是当上述剩余多项式中的系数R-m+k为闩锁值时把该闩锁进行i次移位时的值)设定为0或1，
此后，为了把信息数据作为字节单位的数据进行处理，进行从上述信息多项式的高位对作为每8位的dn～dn-7由生成多项式进行除法运算的除法运算，
作为该剩余多项式的系数，得到：
R-m+k(i)=R-m+k+1(i-1)(k=O，1，…，m-1，m-2)R-1(8)=g-1R-1(7)+g-2R-2(7)+……
      +g-m+1R-m+1(7)+g-mR-m(7)+dn-7
把该除法运算的剩余结果都作为后续初始值，取它们和后续输入数据dn-8～dn-15的″异″，
以输入二进制数据的字节数反复进行该后者操作，当以字节单位用 ds ( i ) = Σ k = 1 m { g - k R - k ( i - 1 ) } + d n - i + 1 ( i = 1,2 , · · · , 8 )
的关系表示在进行该反复的各单位中的″异″的结果时，通过作为ds7～ds0以字节形式8位并行一批取出该顺序得到的ds(1)～ds(8)，把输入数据以串行二进制单位输入，以字节单位并行进行数据的输出，因此，就能以8位单位对输入数据实施扰频，而得到字节形式的数据作为实施了扰频的输出数据，因此，所得到的扰频装置，没有象现有技术那样对以二进制形式得到的扰频数据每次进行串行一并行变换而变换成字节数据的过程，不设置串行一并行变换电路，当输入串行数据时，得到以并行进行扰频的数据。
而且，由于在输入侧设有移位寄存器，在输出侧设有逻辑电路，对于数据的输入输出，可以以单一时钟工作，则具有作为同步电路简单地构筑装置的效果。
根据本申请的第八发明所涉及的数据去扰频装置，进行由下列各式定义的去扰频方法：
信息多项式：
D(X)=d0X0+d1X1+d2X2+……+dn-2Xn-2+dn-1Xn-1+dnXn
生成多项式，
G(X)=1+g-1X-1+g-2X-2+……
      +g-m+2X-m+2+g-m+1X-m+1+g-mX-m
以及，剩余多项式，
R(X)=R-1X-1+R-2X-2+R-3X-3+……+R-m+2X-m+2+R-m+1X-m+1+R-mX-m
(其中，n是8的整数倍，n＞m)
通过初始值设定装置把上述剩余多项式中的各系数R-m+k(k=0，1，……，m-1)的初始值R-m+k(0)=N-m+k(其中，R-m+k(i)是当上述剩余多项式中的系数R-m+k为闩锁值时把该闩锁进行i次移位时的值)设定为0或1，
为了把信息数据作为字节单位的数据进行处理，设有8位的并行闩锁段的段数少一段的″异″程序块，输出进行下述″异″运算的do0～do7：具有8位的各闩锁的值和输出端的输出为： doi = Ri + Σ k = 1 m { g - k R - k ( i - 1 ) } ( i = 0,1,2 , · · · , 7 )
的关系、
8位的并串行变换装置，通过该″异″程序块把去扰频后的并行数据变换成串行数据、
输出端，输出由并串变换装置变换成串行位的二进制数据，
以字节形式8位并行输入以二进制形式进行了扰频的数据，把其以字节形式8位并行进行去扰频，以串行二进制单位进行数据输出，因此，就能以8位为单位对输入数据实施扰频，把其变换成串行而得到二进制形式的数据作为实施了扰频的输出数据，因此，所得到的去扰频装置，与在把并行的输入数据变换成串行后进行去扰频的现有装置中9段寄存器需要9次时钟相比，寄存器的段数仅为3段，则去扰频处理的延迟等可较少。
根据本申请的第九发明所涉及的数据扰频方法，包括：m段的移位寄存器Rm-j(1≤j≤m)，实现生成多项式，G(X)=Xm+gm-1Xm-1+gm-2Xm-2+gm-3Xm-3+……+g3X3+g2X2+g1X1+1
的运算，采取可以进行多次连续运算的环状结构、
初始值设定装置，给上述移位寄存器的m个寄存器设定初始值，
进行这样的数据扰频方法：在设定了上述初始值后，一边与输入的时钟进行同步，一边把上述初始值进行移位，与时钟进行同步来输出所输入的数据和最低位的闩锁输出的″异″，
为了把信息数据作为字节单位的数据进行处理，使8位的输入装置di0-di7和8位的输出装置ds0～ds7、输入的值、各闩锁的值及输出的值的关系为：
dsk=Ro(7)+dik    k=0，1，2……，7
每输出1字节的数据，把上述多位寄存器内的数据进行8次移位，通过反复进行该过程，以字节为单位进行扰频，因此，不是达到发明8的扰频、去扰频那样的自完结型的，而是涉及另一种扰频而实现其并行化，而没有象以串行处理数据的现有方法那样，当要进行并行输入、并行输出时，一旦变换成串行来进行去扰频，则元退回并行来输出数据的过程，就能以8位并行进行数据的输入输出，就有简化电路并且以同步型的电路构成输入输出的效果。
根据本申请的第十发明所涉及的数据去扰频方法，包括：
m段的移位寄存器Rm-j(1≤j≤m)，实现生成多项式，
G(X)=Xm+gm-1Xm-1+gm-2Xm-2+gm-3Xm-3+……
+g3X3+g2X2+g1X1+1
的运算，采取可以进行多次连续运算的环状结构、
初始值设定装置，给上述移位寄存器的m个寄存器设定初始值，
在设定了上述初始值后，一边与输入的时钟进行同步，一边把上述初始值进行移位，与时钟进行同步来输出所输入的数据和最下位的闩锁输出的″异″，
把扰频后的数据作为字节单位的数据进行处理，使8位的输入装置ds0～ds7和8位的输出装置do0～do7、输入的值、各闩锁的值及输出的值的关系为：
dok=Ro(k)+dsk    k=0，1，2……，7
每输出1字节的数据，把移位寄存器内的数据进行8次移位，通过反复进行该过程，以字节单位进行去扰频，所以，不是达到发明8的扰频、去扰频那样的自完结型的，而是涉及另一种扰频而实现其并行化，而没有象以串行处理数据的现有方法那样，当要进行并行输入、并行输出时，一旦变换成串行来进行去扰频，则无退回并行来输出数据的过程，就能以8位并行进行数据的输入输出，就有简化电路并且能以8位并行进行数据的输入输出，并得到以同步型的电路构成输入输出的去扰频方法的效果。
而且，以与实施例9的扰频方法的装置相同的结构来得到实施去扰频方法的去扰频装置。
根据本申请的第十一发明所涉及的数据扰频方法，包括：
m段的移位寄存器Rm-j(1≤j≤m)，实现生成多项式，
G(X)=Xm+gm-1Xm-1+gm-2Xm-2+gm-3Xm-3+……
+g3X3+g2X2+g1X1+1
的运算，采取可以进行多次连续运算的环状结构、
初始值设定装置，给上述移位寄存器的m个寄存器设定初始值，
进行这样的扰频：在设定了上述初始值后，一边与输入的时钟进行同步，一边把上述初始值进行移位，与时钟进行同步来输出所输入的数据和最低位的闩锁输出的″异″，
包括″异″电路块，为了把信息数据作为字节单位的数据进行处理，使8位的输入装置ds0～ds7和8位的输出装置do0～do7、输入的值、各闩锁的值及输出的值关系为：
dsk=Ro(k)+dik    k=0，1，2……，7
每输出1字节的数据，把上述移位寄存器内的数据进行8次移位，
通过反复进行该过程，以字节单位8位并行输入实施扰频的数据，以8位并行输出扰频后的数据，进行字节形式的扰频，所以，不是达到发明8的扰频、去扰频那样的自完结型的，而是涉及另一种扰频而实现其并行化，而没有象以串行处理数据的现有方法那样，当要进行并行输入、并行输出时，一旦变换成串行来进行去扰频，则无退回并行来输出数据的过程，就能以8位并行进行数据的输入输出，就有简化电路并且得到以同步型的电路构成输入输出的扰频装置的效果。
根据本申请的第十二发明所涉及的数据去扰频方法，包括：
m段的移位寄存器Rm-j(1≤j≤m)，实现生成多项式，
G(X)=Xm+gm-1Xm-1+gm-2Xm-2+gm-3Xm-3+……+g3X3+g2X2+g1X1+1
的运算，采取可以进行多次连续运算的环状结构、
初始值设定装置，给上述移位寄存器的m个寄存器设定初始值，
在设定了上述初始值后，一边与输入的时钟进行同步，一边把上述初始值进行移位，与时钟进行同步来输出所输入的数据和最低位的闩锁输出的″异″，
包括″异″电路块，为了把扰频后的数据作为字节单位的数据进行处理，使8位的输入装置ds0～ds7和8位的输出装置do0～do7、输入的值、各闩锁的值及输出的值的关系为：
dok=Ro(k)+dsk    k=0，1，2，……7
对每输出1字节的数据，把上述移位寄存器内的数据进行8次移位，
通过反复进行该过程，以字节单位8位并行输入以二进制形式进行了扰频的数据，以8位并行输出去扰频后的数据，完成去扰频，所以，不是达到发明8的扰频、去扰频那样的完结型的，而是涉及另一种去扰频而实现其并行化，而没有象以串行处理数据的现有方法那样，当要进行并行输入、并行输出时，一旦变换成串行来进行去扰频，则无退回并行来输出数据的必要，就能以8位并行进行数据的输入输出，就有简化电路并且得到以同步型的电路构成输入输出的去扰频装置的效果。而且，具有以与实施例11的扰频装置相同的结构来得到去扰频装置的效果。

Claims (4)

1．一种数据扰频方法，其特征在于，包括：
m段的移位寄存器Rm-j(1≤j≤m)，实现生成多项式，
G(X)=Xm+gm-1Xm-1+gm-2Xm-2+gm-3Xm-3+……+g3X3+g2X2+g1X1+1
的运算，采取可以进行多次连续运算的环状结构、
初始值设定装置，给上述移位寄存器的m个寄存器设定初始值，
进行这样的数据扰频方法：在设定了上述初始值后，一边与输入的时钟进行同步，一边把上述初始值进行移位，与时钟进行同步来输出所输入的数据和最低位的闩锁输出的″异″，
为了把信息数据作为字节单位的数据进行处理，使8位的输入装置di0～di7和8位的输出装置ds0～ds7、输入的值、各闩锁的值及输出的值的关系为：
dsk=Ro(k)+dik    k=0，1，2，……7
每输出1字节的数据，把上述移位寄存器内的数据进行8次移位，通过反复进行该过程，以字节单位进行扰频。
2．一种数据去扰频方法，其特征在于，包括：
m段的移位寄存器Rm-j(1≤j≤m)，实现生成多项式，
G(X)=Xm+gm-1Xm-1+gm-2Xm-2+gm-3Xm-3+g3X3+g2X2+g1X1+1
的运算，采取可以进行多次连续运算的环状结构、
-初始值设定装置，给上述移位寄存器的-m个寄存器设定初始值，
在设定了上述初始值后，一边与输入的时钟进行同步，一边把上述初始值进行移位，与时钟进行同步来输出所输入的数据和最低位的闩锁输出的″异″，
把扰频后的数据作为字节单位的数据进行处理，使8位的输入装置ds0～ds7和8位的输出装置do0～do7、输入的值、各闩锁的值及输出的值的关系为：
dok=Ro(k)+dsk    k=0，1，2，……7
每输出1字节的数据，把移位寄存器内的数据进行8次移位，通过反复进行该过程，以字节单位进行去扰频。
3．一种数据扰频装置，其特征在于，包括：
m段的移位寄存器Rm-j(1≤j≤m)，实现生成多项式，
G(X)=Xm+gm-1Xm-1+gm-2Xm-2+gm-3Xm-3+……+g3X3+g2X2+g1X1+1
的运算，采取可以进行多次连续运算的环状结构、
初始值设定装置，给上述移位寄存器的m个寄存器设定初始值，
进行这样的扰频：在设定了上述初始值后，一边与输入的时钟进行同步，一边把上述初始值进行移位，与时钟进行同步来输出所输入的数据和最低位的闩锁输出的″异″，
包括″异″电路块，为了把信息数据作为字节单位的数据进行处理，使8位的输入装置ds～-ds7和8位的输出装置do0～do7、输入的值、各闩锁的值及输出的值的关系为：
dsk=Ro(k)+dik    k=0，1，2，…，7
每输出1字节的数据，把上述移位寄存器内的数据进行8次移位，
通过反复进行该过程，以字节单位8位并行输入实施扰频的数据，以8位并行输出扰频后的数据，进行字节形式的扰频。
4．一种数据去扰频装置，其特征在于包括：
m段的移位寄存器Rm-j(1≤j≤m)，实现生成多项式，G(X)=Xm+gm-1Xm-1+gm-2Xm-2+gm-3Xm-3+……+g3X3+g2X2+g1X1+1
的运算，采用取可以进行多次连续运算的环状结构、
初始值设定装置，给上述移位寄存器的m个寄存器设定初始值，
在设定了上述初始值后，一边与输入的时钟进行同步，一边把上述初始值进行移位，与时钟进行同步来输出所输入的数据和最低位的闩锁输出的″异″，
包括″异″电路块，为了把扰频后的数据作为字节单位的数据进行处理，使8位的输入装置ds0～ds7和8位的输出装置do0～do7、输入的值、各闩锁的值及输出的值的关系为：
dok=Ro(k)+dsk    k=0，1，2，……7
对每输出1字节的数据，把上述移位寄存器内的数据进行8次移位，
通过反复进行该过程，以字节单位8位并行输入以二进制形式进行了扰频的数据，以8位并行输出去扰频后的数据，完成去扰频。
CN96111034A 1995-06-05 1996-06-05 数据扰频方法及装置、数据去扰频方法及装置 Expired - Fee Related CN1063303C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP137663/1995 1995-06-05
JP13766395 1995-06-05
JP137663/95 1995-06-05

Publications (2)

Publication Number Publication Date
CN1146101A CN1146101A (zh) 1997-03-26
CN1063303C true CN1063303C (zh) 2001-03-14

Family

ID=15203914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96111034A Expired - Fee Related CN1063303C (zh) 1995-06-05 1996-06-05 数据扰频方法及装置、数据去扰频方法及装置

Country Status (4)

Country Link
US (2) US5844989A (zh)
EP (1) EP0748089B1 (zh)
CN (1) CN1063303C (zh)
DE (1) DE69619165T2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69837077T2 (de) * 1997-12-30 2007-06-21 Canon K.K. Verschachteler für Turbo-Kodierer
US6618395B1 (en) * 1999-05-27 2003-09-09 3Com Corporation Physical coding sub-layer for transmission of data over multi-channel media
US20030044005A1 (en) * 2001-08-15 2003-03-06 Lee Eugene W. Data scrambler
US7415112B2 (en) * 2002-09-18 2008-08-19 Zarbana Digital Fund Llc Parallel scrambler/descrambler
US7487194B2 (en) * 2006-04-05 2009-02-03 Peter Lablans Binary and n-valued LFSR and LFCSR based scramblers, descramblers, sequence generators and detectors in Galois configuration
US8345873B2 (en) * 2007-04-04 2013-01-01 Ternarylogic Llc Methods and systems for N-state signal processing with binary devices
JP5504592B2 (ja) * 2008-08-25 2014-05-28 ソニー株式会社 データ変換装置、およびデータ変換方法、並びにプログラム
US20130003979A1 (en) * 2011-06-30 2013-01-03 Electronics & Telecommunications Research Institute Apparatus and method for generating multiple output sequence

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965881A (en) * 1989-09-07 1990-10-23 Northern Telecom Limited Linear feedback shift registers for data scrambling

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3515805A (en) * 1967-02-06 1970-06-02 Bell Telephone Labor Inc Data scrambler
GB1500132A (en) * 1974-03-07 1978-02-08 Standard Telephones Cables Ltd Multi-level data scramblers and descramblers
JPS5612120A (en) * 1979-07-12 1981-02-06 Sony Corp Generating method for m sequence
DE3429278A1 (de) * 1984-08-08 1986-02-20 Siemens AG, 1000 Berlin und 8000 München Selbstsynchronisierender entwuerfler
JPH0625911B2 (ja) * 1986-09-02 1994-04-06 日本電気株式会社 デ−タ変換装置
JP2950571B2 (ja) * 1989-03-09 1999-09-20 沖電気工業株式会社 スクランブラ／ディスクランブラ
US5008938A (en) * 1990-03-09 1991-04-16 Motorola, Inc. Encryption apparatus
US5163092A (en) * 1990-11-28 1992-11-10 Siemens Aktiengesellschaft Parallel scrambler used in sonet data transmission
JPH04213245A (ja) * 1990-12-10 1992-08-04 Sony Corp スクランブル／デスクランブル回路
US5216714A (en) * 1991-12-13 1993-06-01 3Com Corporation Method and apparatus for controlling the spectral content of a data stream
DE4202682A1 (de) * 1992-01-31 1993-08-05 Sel Alcatel Ag Paralleler additiver scrambler und descrambler
KR940009843B1 (ko) * 1992-02-07 1994-10-17 이병기 병렬 스크램블링 시스템
JP3158748B2 (ja) * 1992-12-22 2001-04-23 ソニー株式会社 デジタル画像信号の記録装置、再生装置及び記録再生装置
ES2078178B1 (es) * 1993-12-31 1998-02-01 Alcatel Standard Electrica Dispositivo de cifrado de datos.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965881A (en) * 1989-09-07 1990-10-23 Northern Telecom Limited Linear feedback shift registers for data scrambling

Also Published As

Publication number Publication date
US5844989A (en) 1998-12-01
EP0748089B1 (en) 2002-02-13
DE69619165D1 (de) 2002-03-21
DE69619165T2 (de) 2002-06-20
EP0748089A2 (en) 1996-12-11
US5978486A (en) 1999-11-02
EP0748089A3 (en) 1997-08-06
CN1146101A (zh) 1997-03-26

Similar Documents

Publication Publication Date Title
CN1087569C (zh) 扩频通信系统
CN1186714C (zh) 高基除法器及方法
CN1647139A (zh) 数据变换装置和数据变换方法
CN101040306A (zh) 伪随机数生成装置
CN1320769C (zh) 编码器、解码器以及数据传送系统
CN1063303C (zh) 数据扰频方法及装置、数据去扰频方法及装置
CN1726669A (zh) 数据分割方法和使用异或运算的装置
CN1751516A (zh) 用于发送和接收映象数据的强势系统
CN101047390A (zh) 解码设备、控制方法及程序
CN1200571C (zh) 正交变换、逆正交变换方法及装置、编码、解码方法及装置
CN101044450A (zh) 处理器
CN1770864A (zh) 基于avs的4×4离散余弦变换的快速并行装置及其方法
CN1160704C (zh) 音程变换装置
CN1633749A (zh) 获得循环冗余码
CN1300972C (zh) 时钟信号切换装置、时钟信号切换方法、数据总线切换装置及数据总线切换方法
CN1196268C (zh) 并行涡轮编码器实施方案
CN1148744C (zh) 调制设备和方法
CN1599445A (zh) 数据处理方法、数据处理装置
CN1017489B (zh) 数字调制方法
CN1229758C (zh) 正交变换图像的分辨率变换装置和方法
CN1429028A (zh) 预测装置、编辑装置、逆预测装置、解码装置及运算装置
CN1215403C (zh) 传输装置、源分组生成装置、分组模式确定方法
CN1405703A (zh) 转换器、转换方法、加密/解密系统、程序和记录媒体
CN1839550A (zh) 解码可变长度前缀码的方法
CN1254110C (zh) 图像处理方法和图像处理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee