CN106330135A - 低电流和高频振荡器电路 - Google Patents
低电流和高频振荡器电路 Download PDFInfo
- Publication number
- CN106330135A CN106330135A CN201510378625.6A CN201510378625A CN106330135A CN 106330135 A CN106330135 A CN 106330135A CN 201510378625 A CN201510378625 A CN 201510378625A CN 106330135 A CN106330135 A CN 106330135A
- Authority
- CN
- China
- Prior art keywords
- circuit
- transistor
- inverter circuit
- node
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 57
- 230000008878 coupling Effects 0.000 claims abstract description 35
- 238000010168 coupling process Methods 0.000 claims abstract description 35
- 238000005859 coupling reaction Methods 0.000 claims abstract description 35
- 230000005611 electricity Effects 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 11
- 241000208340 Araliaceae Species 0.000 claims description 3
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims description 3
- 235000003140 Panax quinquefolius Nutrition 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 3
- 235000008434 ginseng Nutrition 0.000 claims description 3
- 230000004907 flux Effects 0.000 claims 1
- 230000008859 change Effects 0.000 description 17
- 239000006096 absorbing agent Substances 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 238000010521 absorption reaction Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Logic Circuits (AREA)
Abstract
一种振荡器电路运行用于使用充电电路选择性地对电容进行充电和放电。反相电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，这些晶体管具有串联耦合的源漏路径。第二和第三晶体管作为反相器与被耦合到电容上的输入和输出相连接。反馈回路将反相器的输出耦合到充电电路的输入上。第一分流晶体管被配置成用于响应于反馈路径中的反馈信号的第一逻辑状态而选择性地跨第一晶体管进行分流。第二分流晶体管被配置成用于响应于反馈路径中的反馈信号的第二逻辑状态而选择性地跨第四晶体管进行分流。
Description
技术领域
本发明涉及振荡器电路，并且具体地涉及具有低电流消耗和高振荡频率运行特性的集成电路振荡器。
背景技术
在许多电路系统中，振荡器电路是一种常见的电路组件。例如，此类振荡器电路可以用于产生时钟信号或混合信号。所期望的是振荡器输出信号具有高工作频率。然而，本领域的技术人员理解随着工作频率增加，电流消耗也会增加。因此，本领域需要能够以低电流消耗在高输出频率上运行的集成电路振荡器。
发明内容
在一个实施例中，一种电路包括：电容器，该电容器被耦合在充电节点与第一参考节点之间；充电电路，该充电电路运行用于交替地对该电容器进行充电和放电；具有被耦合到该电容器上的输入并且具有输出的第一反相器电路，该第一反相器电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，这些晶体管具有串联耦合在第一电源节点与第二电源节点之间的源漏路径；反馈回路，该反馈回路将该第一反相器电路的该输出耦合到该充电电路的输入上；第一上拉晶体管，该第一上拉晶体管响应于该反馈回路中的反馈信号的第一逻辑状态而运行以选择性地跨该第一反相器电路的该第一晶体管进行分流；以及第一下拉晶体管，该第一下拉晶体管响应于该反馈信号的第二逻辑状态而运行以选择性地跨该第二反相器电路的该第二晶体管进行分流。
在一个实施例中，一种电路包括：第一晶体管，该第一晶体管具有被耦合在第一电源节点与充电节点之间的源漏路径；第二晶体管，该第二晶体管具有被耦合在该充电节点与第二电源节点之间的源漏路径；其中该第一和第二晶体管的控制端子在输入节点处被连接在一起；电容器，该电容器被耦合在该充电节点与第一参考节点之间；第三晶体管、第四晶体管、第五晶体管和第六晶体管，这些晶体管具有被串联耦合在该第一电源节点与该第二电源节点之间的源漏路径；其中该第四和第五晶体管的控制端子在该充电节点处被连接在一起，并且第四和第五晶体管的漏极端子在输出节点处被连接在一起；反馈回路，该反馈回路将该输出节点耦合到该输入节点上；第七晶体管，该第七晶体管具有与该第三晶体管的该源漏路径并联耦合的源漏路径并且具有被耦合到该反馈回路上的控制端子；以及第八晶体管，该第八晶体管具有与该第六晶体管的该源漏路径并联耦合的源漏路径并且具有被耦合到该反馈回路上的控制端子。
在一个实施例中，一种电路包括：电容器，该电容器被耦合在充电节点与第一参考节点之间；充电电路，该充电电路运行以交替地对该电容器进行充电和放电；具有被耦合到该电容器上的输入并且具有输出的第一反相器电路，该第一反相器电路选择性地可配置成用于以两个不同的阈值切换电压运行；以及反馈回路，该反馈回路将该第一反相器电路的该输出耦合到该充电电路的输入上；其中，响应于该反馈回路中的反馈信号的第一逻辑状态，为该第一反相器电路选择第一阈值切换电压；并且其中，响应于该反馈回路中的该反馈信号的第二逻辑状态，为该第一反相器电路选择不同于该第一阈值切换电压的第二阈值切换电压。
附图说明
为了更好地理解这些实施例，现在将仅通过举例的方式参照附图，在附图中：
图1是环形振荡器类型的集成电路振荡器的电路图；
图2是示出了图1的电路的电容器电压随时间而变化的波形图；
图3是示出了图1的电路的输出信号的波形图；
图4是环形振荡器类型的集成电路振荡器的电路图；
图5是示出了图4的电路的电容器电压随时间而变化的波形图；
图6是示出了图4的电路的输出信号的波形图；
图7是环形振荡器类型的集成电路振荡器的电路图；
图8是示出了图7的电路的电容器电压随时间而变化的波形图；以及
图9是示出了图7的电路的输出信号的波形图。
具体实施方式
现在参照图1，其展示了环形振荡器类型的集成电路振荡器10的示意性电路图。振荡器10包括被耦合到第一电源节点(Vcc)上的电流源12和被耦合到第二电源节点(接地)上的电流吸收器14。第一晶体管16(在这种情况下是MOSFET p沟道器件)将其源极端子耦合在节点18处以接收来自电流源12的电流。第二晶体管20(在这种情况下是MOSFET n沟道器件)将其源极端子耦合在节点22处以输出由电流吸收器14吸收的电流。晶体管16和18的漏极端子在节点24处被耦合在一起。晶体管16和18的栅极端子在节点26处被耦合在一起以接收反馈信号。电流源12、吸收器14以及晶体管16和20形成充电电路。
下拉晶体管28(在这种情况下是MOSFET p沟道器件)将其源极端子耦合到节点18上的并且将其漏极端子耦合到接地电源节点上。上拉晶体管30(在这种情况下是MOSFET n沟道器件)将其源极端子耦合到节点22上并且将其漏极端子耦合到Vcc电源节点上。晶体管28和30的栅极端子在节点32处被耦合在一起。
第一电容器C1被耦合在节点24与Vcc电源节点之间。第二电容器C2被耦合在节点24与接地电源节点之间。
第一CMOS反相器电路40将其输入耦合到节点24上并且将其输出耦合到节点42上。第二CMOS反相器电路44将其输入耦合到节点42上并且将其输出耦合到节点46上。第三CMOS反相器电路48将其输入耦合到节点46上并且将其输出耦合到节点50上。第四CMOS反相器电路52将其输入耦合到节点50上并且将其输出耦合到节点54上。第五CMOS反相器电路56将其输入耦合到节点54上并且将其输出耦合到输出节点OUT上。
第六CMOS反相器电路58与第三电容器C3在节点60处串联耦合，其中该串联电路被连接在节点50与节点24之间。本领域技术人员将注意到，反相器52的输出处的逻辑状态与节点60处的逻辑状态相同。因此，在一个实施方式中，只要从反相器52输出足够的驱动电流以对电容器C3进行充电并且确保反相器56的输入处的快速瞬态电压变化，则可以省去反相器58，其中节点60被耦合到反相器52的输出上。然而，在一个优选实施方式中，较佳的是提供单独的反相器58(如图所示)，以为电容器C3提供必要的驱动电流，同时反相器52以快速电压瞬变运行以驱动反相器56的输入和由晶体管16和20所形成的反相电路。该配置使得电路性能得到改进。其实，最佳的是节点54处的瞬态电压比节点60处的瞬态电压更快。
节点54是被连接到反馈回路中的节点26上以为环形振荡供应反馈信号的短路电路。节点50是被连接到节点32以控制上拉和下拉晶体管的运行从而确保如本文将要描述的充电/放电之间的平滑变化的短路电路。
每个CMOS反相器电路(40、44、48、52、56和58)包括p沟道MOSFET和n沟道MOSFET，它们的源漏路径被串联耦合在Vcc电源节点与接地电源节点之间。CMOS反相器电路中的这些晶体管的栅极端子在反相器电路输入处被耦合在一起，并且这些晶体管的漏极端子在反相器电路输出处被耦合在一起。
图1的电路10能够以高达例如数十兆赫兹的输出频率运行。电路10运行的原理是分别使用来自电流源12的源电流和来自吸收器14的吸收电流对电容性耦合的节点24进行充电和放电。电容器C3的相对侧上的节点60处的电压在Vcc电压与接地电压之间快速变化。
假设启动时节点24和60处于接地电压。节点54也将处于接地电压，而这将导致晶体管16接通并传递来自电流源12的源电流，以便对电容器C2进行充电，其中电容器C2上的电压朝着反相器电路40的阈值切换电压上升。例如，该阈值切换电压可以是大约Vcc/2。当电容器C2上所存储的电压超过反相器电路40的阈值切换电压时，反相器40切换状态，并且节点42被强制为接地电压。然后，反相器44、48、52和58的状态引起节点54和60快速切换到Vcc电压(其中节点50切换到接地电压以接通晶体管28并且关闭晶体管30，以便确保充电/放电之间的平滑变化)。然后，电容器C2上节点24处所存储的电压将从Vcc/2突然上升至Vcc电压。节点54处(并且因此也是节点26处)的Vcc电压关闭晶体管16并接通晶体管20。来自吸收器14的吸收电流对电容器C2进行放电(并且对电容器C1进行充电)，引起节点24处的电压朝着反相器电路40的阈值切换电压下降。例如，该阈值切换电压可以是大约Vcc/2。当电容器C2上所存储的电压下降到反相器电路40的阈值切换电压以下时，反相器40切换状态，而节点42被强制为Vcc电压。然后，反相器44、48、52和58的状态引起节点54和60快速切换到接地电压(其中节点50切换到Vcc电压以关闭晶体管28并接通晶体管30，以便确保充电/放电之间的平滑变化)。然后，电容器C2上节点24处所存储的电压将从Vcc/2突然下降至接地电压。节点54处(并且因此也是节点26处)的接地电压接通晶体管16并关闭晶体管20，并且如上所述的运行循环重复进行。输出节点OUT处的输出信号是振荡方波，其频率被设定为电容器C1、C2和C3的电容以及电流源12和吸收器14的电流强度的函数。
电路10架构的一个缺点是，节点24处的电压变化通过如图2所示的反相器40的运行以相应的较大电流消耗使用相对较强的过驱动。图3中示出了输出信号OUT。
现在参照图4，其展示了环形振荡器类型的集成电路振荡器110的示意性电路图。振荡器110包括被耦合到第一电源节点(Vcc)上的电流源112和被耦合到第二电源节点(Gnd)上的电流吸收器114。第一晶体管116(在这种情况下是MOSFET p沟道器件)将其源极端子耦合在节点118处以接收来自电流源112的电流。第二晶体管120(在这种情况下是MOSFET n沟道器件)将其源极端子耦合在节点122处以输出由电流吸收器114吸收的电流。晶体管116和118的漏极端子在节点124处被耦合在一起。晶体管116和118的栅极端子在节点126处被耦合在一起以接收反馈信号。电流源112、吸收器114以及晶体管116和120形成充电电路。
第一下拉晶体管128(在这种情况下是MOSFET p沟道器件)将其源极端子耦合到节点118上并且将其漏极端子耦合到接地电源节点上。第一上拉晶体管130(在这种情况下是MOSFET n沟道器件)将其源极端子耦合到节点122上并且将其漏极端子耦合到Vcc电源节点上。晶体管128和130的栅极端子在节点132处被耦合在一起。
第一电容器C1被耦合在节点124与Vcc电源节点之间。第二电容器C2被耦合在节点124与接地电源节点之间。
第一CMOS反相器电路140是通过将第一二极管连接晶体管80(在这种情况下是其栅极端子被连接到其漏极端子上的MOSFET p沟道器件)、p沟道MOSFET晶体管82、n沟道MOSFET晶体管84和第二二极管连接晶体管86(在这种情况下是其栅极端子被连接到其漏极端子上的MOSFET n沟道器件)的源漏路径串联连接而形成。MOSFET晶体管82和84的漏极端子在节点142处被耦合在一起。MOSFET晶体管82和84的栅极端子在节点124处被耦合在一起。
第二CMOS反相器电路144将其输入耦合到节点142并且将其输出耦合到节点146。第三CMOS反相器电路148将其输入耦合到节点146并且将其输出耦合到节点150。第四CMOS反相器电路152将其输入耦合到节点150的输入并且将其输出耦合到节点154。第五CMOS反相器电路156将其输入耦合到节点154的输入并且将其输出耦合到输出节点OUT。
第六CMOS反相器电路158与第三电容器C3在节点160处串联耦合，该串联电路被连接在节点150和节点124之间。
第二上拉晶体管170(在这种情况下是MOSFET p沟道器件)将其源极端子耦合到VCC电源节点并且将其漏极端子耦合到节点172(在该位置，第一二极管连接晶体管80的漏极端子被耦合到p沟道MOSFET晶体管82的源极端子)。当被致动时，晶体管170将会跨晶体管80分流，主要地将节点172连接到VCC电源节点。第二下拉晶体管174(在这种情况下是MOSFET n沟道装置)将其源极端子耦合到接地电源节点上并且将其漏极端子耦合到节点176上(在该位置，第二二极管连接晶体管86的漏极端子被耦合到n沟道MOSFET晶体管86的源极端子)。当被致动时，晶体管174将会跨晶体管86分流，主要地将节点176连接到接地电源节点。第二上拉晶体管170和第二下拉晶体管174的栅极端子在节点160处被耦合在一起。
用于反相器电路140的该配置相应地允许以选择性地可配置阈值切换电压而工作。当晶体管170被致动以跨晶体管80分流时，阈值切换电压具有第一电压电平(例如，2Vcc/3)；当晶体管174被致动以跨晶体管86分流时，阈值切换电压具有第二电压电平(例如，Vcc/3)。
节点154是被连接到反馈回路中的节点126的短路电路，以便为环形振荡提供反馈信号。节点150是被连接到节点132的短路电路，以控制上拉和下拉晶体管128和130的运行，以确保如本文将要描述的充电/放电之间的平滑变化。
每个CMOS反相器电路(144、148、152、156和158)包括p沟道MOSFET和n沟道MOSFET，其源漏路径被串联耦合在Vcc电源节点和接地电源节点之间。CMOS反相器电路中的这些晶体管的栅极端子在反相器输入处被耦合在一起，并且这些晶体管的漏极端子在反相器输出处被耦合在一起。
图4的电路110能够以高达例如数十兆赫兹的输出频率运行。电路110运行的原理是分别使用来自电流源112的源电流和来自吸收器114的吸收电流对电容性耦合的节点124进行充电和放电。电容器C3的相对侧上的节点160处的电压在Vcc电压与接地电压之间快速变化。节点160处的电压被进一步用于通过第一CMOS反相器电路140(例如，相较于图1的电路10的反相器40)来降低电流消耗，并因此降低电路110的整体电流消耗。
假设启动时节点124和160处于接地电压。节点160处的接地电压引起晶体管170被接通(跨二极管连接晶体管80分流)，并且引起晶体管174被关闭(因此在反相器电路中留下二极管连接晶体管86)。节点154也将处于接地电压，而这将导致晶体管116接通并传递来自电流源112的源电流，以便对电容器C2进行充电，其中电容器C2上的电压朝着反相器电路140的较高阈值切换电压上升。例如，由于晶体管170和174的运行以及仅二极管连接晶体管86的选择性存在(因为晶体管80由晶体管170的致动分流)，该较高阈值切换电压可约为2Vcc/3。当电容器C2上所存储的电压超过反相器电路140的较高阈值切换电压时，反相器140切换状态，而节点142被强制为接地电压。然后，反相器144、148、152和158的状态引起节点154和160快速切换到Vcc电压(其中节点150切换到接地电压以接通晶体管128并且关闭晶体管130，以便确保充电/放电之间的平滑变化)。然后，电容器C2上节点124处所存储的电压将从2Vcc/3突然上升至Vcc电压。节点160处的Vcc电压引起晶体管174被接通(跨二极管连接晶体管86分流)，并且引起晶体管170被关闭(因此在反相器电路中留下二极管连接晶体管80)。节点154处(并且因此也是节点126处)的Vcc电压关闭晶体管116并接通晶体管120。来自电流吸收器114的吸收电流对电容器C2进行放电，引起节点124处的电压朝着反相器电路140的较低阈值切换电压下降。例如，由于晶体管170和174的运行以及仅二极管连接晶体管80的选择性存在(因为晶体管86由晶体管174的致动分流)，该较低阈值切换电压可以大约为Vcc/3。当电容器C2上所存储的电压下降到反相器电路140的较低阈值切换电压以下时，反相器140切换状态，并且节点142被强制为Vcc电压。然后，反相器144、148、152和158的状态引起节点154和160快速切换到接地电压(其中节点150切换到Vcc电压以关闭晶体管128并接通晶体管130，以便确保充电/放电之间的平滑变化)。然后，电容器C2上节点124处所存储的电压将继续朝着接地电压下降。节点154处(并且因此也是节点126处)的接地电压接通晶体管116并关闭晶体管120，并且如上所述的运行循环重复进行。输出节点OUT处的输出信号是振荡方波，其频率被设定为电容器C1、C2和C3的电容以及电流源112和吸收器114的电流强度的函数。
电路110架构的一个优点是，节点124处的电压变化通过如图5所示的反相器140的运行使用减小的过驱动。图6中示出了输出信号OUT。
现在参照图7，其展示了环形振荡器类型的集成电路振荡器210的示意性电路图。振荡器210包括被耦合到第一电源节点(Vcc)上的电流源212和被耦合到第二电源节点(Gnd)上的电流吸收器214。第一晶体管216(在这种情况下是MOSFET p沟道器件)将其源极端子耦合在节点218处以接收来自电流源212的电流。第二晶体管220(在这种情况下是MOSFET n沟道器件)将其源极端子耦合在节点222处以输出由电流吸收器214吸收的电流。晶体管216和218的漏极端子在节点224处被耦合在一起。晶体管216和218的栅极端子在节点226处被耦合在一起用于接收反馈信号。电流源212、吸收器214以及晶体管216和220形成充电电路。
第一下拉晶体管228(在这种情况下是MOSFET p沟道器件)将其源极端子耦合到节点218上并且将其漏极端子耦合到接地电源节点上。第一上拉晶体管230(在这种情况下是MOSFET n沟道器件)将其源极端子耦合到节点222上并且将其漏极端子耦合到Vcc电源节点上。晶体管228和230的栅极端子在节点232处被耦合在一起。
电容器C2被耦合在节点224与接地电源节点之间。
第一CMOS反相器电路240是通过将第一二极管连接晶体管80(在这种情况下是其栅极端子被连接到其漏极端子上的MOSFET p沟道器件)、p沟道MOSFET晶体管82、n沟道MOSFET晶体管84和第二二极管连接晶体管86(在这种情况下是其栅极端子被连接到其漏极端子上的MOSFET n沟道器件)的源漏路径串联连接而形成。MOSFET晶体管82和84的漏极端子在节点242处被耦合在一起。MOSFET晶体管82和84的栅极端子在节点224处被耦合在一起。
第二CMOS反相器电路244将其输入耦合到节点242上并且将其输出耦合到节点246上。第三CMOS反相器电路248将其输入耦合到节点246上并且将其输出耦合到节点250上。第四CMOS反相器电路252将其输入耦合到节点250上并且将其输出耦合到节点254上。第五CMOS反相器电路256将其输入耦合到节点254上并且将其输出耦合到输出节点OUT上。
第二上拉晶体管170(在这种情况下是MOSFET p沟道器件)将其源极端子耦合到VCC电源节点并且将其漏极端子耦合到节点172(在该位置，第一二极管连接晶体管80的漏极端子被耦合到p沟道MOSFET晶体管82的源极端子)。第二下拉晶体管174(在这种情况下是MOSFET n沟道器件)将其源极端子耦合到接地电源节点上并且将其漏极端子耦合到节点176上(在第二二极管连接晶体管86的漏极端子被耦合到n沟道MOSFET晶体管86的源极端子上的位置处)。
反相器电路240相应地以选择性地可配置阈值切换电压运行。阈值切换电压在晶体管170被致动以跨晶体管80进行分流时具有第一电压电平(例如，2Vcc/3)，并且在晶体管174被致动以跨晶体管86进行分流时具有第二电压电平(例如，Vcc/3)。
第六CMOS反相器电路258将其输入耦合到节点250上并且将其输出在节点260处耦合到第二上拉晶体管170和第二下拉晶体管174的栅极端子上。
节点254是被连接到反馈回路中的节点226上以为环形振荡供应反馈信号的短路电路。节点250是被连接到节点232以控制上拉和下拉晶体管228和230的运行从而确保如本文将要描述的充电/放电之间的平滑变化的短路电路。
每个CMOS反相器电路(244、248、252、256和258)包括p沟道MOSFET和n沟道MOSFET，其源漏路径被串联耦合在Vcc电源节点和接地电源节点之间。CMOS反相器电路中的这些晶体管的栅极端子在反相器输入处被耦合在一起，并且这些晶体管的漏极端子在反相器输出处被耦合在一起。
图7的电路210能够以高达例如数十兆赫兹的输出频率运行。电路210运行的原理是分别使用来自电流源212的源电流和来自吸收器214的吸收电流对电容性耦合的节点224进行充电和放电。节点260处的电压在Vcc电压和接地电压之间快速变化。节点260处的电压被进一步用于降低第一CMOS反相器电路240的电流消耗(例如，相较于图1的电路10的反相器40)，并且进而降低电路210的总体电流消耗。
假设启动时节点224和260处于接地电压。节点260处的接地电压引起晶体管170被接通(跨二极管连接晶体管80进行分流)，并且引起晶体管174被关闭(从而将二极管连接晶体管86留在反相器电路中)。节点254也将处于接地电压，而这将导致晶体管216接通并传递来自电流源212的源电流，以便对电容器C2进行充电，其中电容器C2上的电压朝着反相器电路140的较高阈值切换电压上升。例如，由于晶体管170和174的运行以及仅二极管连接晶体管86的选择性存在(因为晶体管80由晶体管170的致动分流)，该较高阈值切换电压可以大约为2Vcc/3。当电容器C2上所存储的电压超过反相器电路240的较高阈值切换电压时，反相器240切换状态，并且节点242被强制为接地电压。然后，反相器244、248、252和258的状态引起节点254和260快速切换到Vcc电压(其中节点250切换到接地电压以接通晶体管228并且关闭晶体管230，以便确保充电/放电之间的平滑变化)。节点160处的Vcc电压引起晶体管174被接通(跨二极管连接晶体管86进行分流)，并且引起晶体管170被关闭(从而将二极管连接晶体管80保留在反相器电路中)。节点254处(并且因此也是节点126处)的Vcc电压关闭晶体管216并且接通晶体管220。来自吸收器214的吸收电流对电容器C2进行放电，引起节点224处的电压朝着反相器电路240的较低阈值切换电压下降。例如，由于晶体管170和174的运行以及仅二极管连接晶体管80的选择性存在(因为晶体管86由晶体管174的致动分流)，该较低阈值切换电压可以大约为Vcc/3。当电容器C2上所存储的电压下降到反相器电路240的较低阈值切换电压以下时，反相器240切换状态，并且节点242被强制为Vcc电压。然后，反相器244、248、252和258的状态引起节点254和260快速切换到接地电压(其中节点250切换到Vcc电压以关闭晶体管228并接通晶体管230，以便确保充电/放电之间的平滑变化)。节点254处(并且因此也是节点226处)的接地电压接通晶体管216并关闭晶体管220，并且上所述的运行周期重复进行。输出节点OUT处的输出信号是振荡方波，其频率被设定为电容器C2的电容以及电流源212和吸收器214的电流强度的函数。
电路210架构的一个优点是，节点224处的电压变化仅在如图8所示的Vcc/3与2Vcc/3之间变化，以降低电流消耗。图9中示出了输出信号OUT。
关于反相器140和240的运行，本领域技术人员将认识到，用于反相器的晶体管82和84在总体反相器140/240之内。总会有二极管连接的MOS(或者晶体管80或者晶体管86)被串联连接到由晶体管82和84在Vcc与接地之间所形成的反相器。当晶体管174被接通时，晶体管80、82和84被串联连接。当晶体管170被接通时，晶体管82、84和86被串联连接。在反相器240之内活跃的二极管连接晶体管(80或86)强迫跨由晶体管82和84所形成的反相器的电压为大约2Vcc/3。正是由于此配置使得反相器140/240的电流消耗低于反相器40。
前文描述已经通过示例性而非限制性的示例提供对本发明示例性实施例的全面而有启发的描述。然而，在结合附图和所附权利要求阅读上述说明时，各种修改和调整对于借鉴了上述说明的本领域技术人员而言将变得显而易见。然而，本发明的教导的所有这样和相似的修改仍将落入如在所附权利要求书中所限定的本发明的范围之内。
Claims (23)
1.一种电路，包括：
一个电容器，该电容器被耦合在一个充电节点与一个第一参考节点之间；
一个充电电路，该充电电路运行用于交替地对该电容器进行充电和放电；
一个第一反相器电路，该第一反相器电路具有被耦合到该电容器上的一个输入并且具有一个输出，该第一反相器电路包括一个第一晶体管、一个第二晶体管、一个第三晶体管和一个第四晶体管，这些晶体管具有被串联耦合在一个第一电源节点与一个第二电源节点之间的多个源漏路径；
一个反馈回路，该反馈回路将该第一反相器电路的该输出耦合到该充电电路的一个输入上；
一个第一上拉晶体管，该第一上拉晶体管响应于该反馈回路中的一个反馈信号的一个第一逻辑状态而运行，以选择性地跨该第一反相器电路的该第一晶体管进行分流；以及
一个第一下拉晶体管，该第一下拉晶体管响应于该反馈信号的一个第二逻辑状态而运行，以选择性地跨该第二反相器电路的该第二晶体管进行分流。
2.如权利要求1所述的电路，其中，该第一和第四晶体管是二极管连接器件。
3.如权利要求1所述的电路，其中，该第一参考节点是与该第一和第二电源节点之一相同的一个节点。
4.如权利要求1所述的电路，进一步包括被耦合在该充电节点与一个第二参考节点之间的另一个电容器。
5.如权利要求4所述的电路，进一步包括被耦合在该充电节点与该反馈回路的一个节点之间的又一个电容器。
6.如权利要求4所述的电路，其中，该第一参考节点是该第一电源节点，并且该第二参考节点是该第二电源节点。
7.如权利要求1所述的电路，其中，该反馈回路包括：
一个第二反相器电路，该第二反相器电路具有被耦合到该第一反相器电路的该输出上的一个输入；
一个第三反相器电路，该第三反相器电路具有被耦合到该第二反相器电路的一个输出上的一个输入；以及
一个第四反相器电路，该第四反相器电路具有被耦合到该第三反相器电路的一个输出上的一个输入；
其中，该第四反相器电路的一个输出被耦合到该第一上拉电路和第一下拉电路的多个控制端子上。
8.如权利要求1所述的电路，其中，该反馈回路包括：
一个第二反相器电路，该第二反相器电路具有被耦合到该第一反相器电路的该输出上的一个输入；
一个第三反相器电路，该第三反相器电路具有被耦合到该第二反相器电路的一个输出上的一个输入；以及
一个第四反相器电路，该第四反相器电路具有被耦合到该第三反相器电路的一个输出上的一个输入；
其中，该第四反相器电路的一个输出被耦合到该充电电路的该输入上。
9.如权利要求1所述的电路，其中，该充电电路包括：
一个第五晶体管和一个第六晶体管，该第五和第六晶体管具有串联耦合的多个源漏路径；
一个电流源，该电流源被耦合以向该第五晶体管的该源漏路径供应电流；
一个电流吸收器，该电流吸收器被耦合以吸收来自该第六晶体管的该源漏路径的电流；
其中，该第五和第六晶体管的控制端子在该充电电路的该输入处被耦合在一起。
10.如权利要求9所述的电路，进一步包括：
一个第二上拉晶体管，该第二上拉晶体管响应于该反馈信号的该第一逻辑状态而运行，以选择性地将该电流吸收器连接到一个第一电源节点；以及
一个第一下拉晶体管，该第一下拉晶体管响应于该反馈信号的一个第二逻辑状态而运行，以选择性地将该电流源连接到一个第二电源节点。
11.一种电路，包括：
一个第一晶体管，该第一晶体管具有被耦合在一个第一电源节点与一个充电节点之间的一个源漏路径；
一个第二晶体管，该第二晶体管具有被耦合在该充电节点与一个第二电源节点之间的一个源漏路径；
其中，该第一和第二晶体管的控制端子在一个输入节点处被连接在一起；
一个电容器，该电容器被耦合在该充电节点与一个第一参考节点之间；
一个第三晶体管、一个第四晶体管、一个第五晶体管和一个第六晶体管，这些晶体管具有被串联耦合在该第一电源节点与该第二电源节点之间的多个源漏路径；
其中，该第四和第五晶体管的控制端子在该充电节点处被连接在一起，并且该第四和第五晶体管的漏极端子在一个输出节点处被连接在一起；
一个反馈回路，该反馈回路将该输出节点耦合到该输入节点上；
一个第七晶体管，该第七晶体管具有与该第三晶体管的该源漏路径并联耦合的一个源漏路径并且具有被耦合到该反馈回路上的一个控制端子；以及
一个第八晶体管，该第八晶体管具有与该第六晶体管的该源漏路径并联耦合的一个源漏路径并且具有被耦合到该反馈回路上的一个控制端子。
12.如权利要求11所述的电路，其中，该第三和第六晶体管是二极管连接器件。
13.如权利要求11所述的电路，其中，该第一参考节点是与该第一和第二电源节点之一相同的一个节点。
14.如权利要求11所述的电路，进一步包括被耦合在该充电节点与一个第二参考节点之间的另一个电容器。
15.如权利要求11所述的电路，进一步包括被耦合在该充电节点与该反馈回路的一个节点之间的又一个电容器。
16.如权利要求11所述的电路，其中，该反馈回路包括：
一个第一反相器电路，该第一反相器电路具有被耦合到该输出节点上的一个输入；
一个第二反相器电路，该第二反相器电路具有被耦合到该第一反相器电路的一个输出上的一个输入；以及
一个第三反相器电路，该第三反相器电路具有被耦合到该第二反相器电路的一个输出上的一个输入；
其中，该第三反相器电路的一个输出被耦合到该第七和第八晶体管的这些控制端子上。
17.如权利要求16所述的电路，进一步包括被耦合在该充电节点与该第三反相器电路的该输出之间的又一个电容器。
18.如权利要求11所述的电路，其中，该反馈回路包括：
一个第一反相器电路，该第一反相器电路具有被耦合到该输出节点上的一个输入；
一个第二反相器电路，该第二反相器电路具有被耦合到该第一反相器电路的一个输出上的一个输入；以及
一个第三反相器电路，该第三反相器电路具有被耦合到该第二反相器电路的一个输出上的一个输入；
其中，该第三反相器电路的一个输出被耦合到该第一和第二晶体管的这些控制端子上。
19.如权利要求11所述的电路，进一步包括：
一个电流源，该电流源被配置为用于向该第一晶体管的一个源节点供应电流；以及
一个电流吸收器，该电流吸收器被配置成用于吸收来自该第二晶体管的一个源节点的电流。
20.如权利要求19所述的电路，进一步包括：
一个第九晶体管，该第九晶体管具有被耦合在该第一节点与该第二电源节点之间的一个源漏路径并且具有被耦合到该反馈回路上的一个控制端子；以及
一个第十晶体管，该第十晶体管具有被耦合在该第二节点与该第一电源节点之间的一个源漏路径并且具有被耦合到该反馈回路上的一个控制端子。
21.一种电路，包括：
一个电容器，该电容器被耦合在一个充电节点与一个第一参考节点之间；
一个充电电路，该充电电路运行用于交替地对该电容器进行充电和放电；
一个第一反相器电路，该第一反相器电路具有被耦合到该电容器上的一个输入并且具有一个输出，该第一反相器电路选择性地可配置成用于以两个不同的阈值切换电压运行；以及
一个反馈回路，该反馈回路将该第一反相器电路的该输出耦合到该充电电路的一个输入上；
其中，响应于该反馈回路中的一个反馈信号的一个第一逻辑状态，为该第一反相器电路选择一个第一阈值切换电压；并且
其中，响应于该反馈回路中的该反馈信号的一个第二逻辑状态，为该第一反相器电路选择不同于该第一阈值切换电压的一个第二阈值切换电压。
22.如权利要求21所述的电路，其中，该第一反相器电路包括：
一个第一分流晶体管，该第一分流晶体管被配置成用于响应于该反馈信号的该第一逻辑状态而将该第一反相器电路的一个第一节点分流到一个第一电源节点，以选择该第一阈值切换电压；以及
一个第二分流晶体管，该第二分流晶体管被配置成用于响应于该反馈信号的该第二逻辑状态而将该第一反相器电路的一个第二节点分流到一个第二电源节点，以选择该第二阈值切换电压。
23.如权利要求21所述的电路，其中，该反馈回路包括：
一个第二反相器电路，该第二反相器电路具有被耦合到该第一反相器电路的一个输出上的一个输入；
一个第三反相器电路，该第三反相器电路具有被耦合到该第二反相器电路的一个输出上的一个输入；以及
一个第四反相器电路，该第四反相器电路具有被耦合到该第三反相器电路的一个输出上的一个输入；
其中，该第四反相器电路的一个输出被耦合到该第一和第二分流晶体管的控制端子上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510378625.6A CN106330135B (zh) | 2015-07-01 | 2015-07-01 | 低电流和高频振荡器电路 |
| US14/809,928 US9461630B1 (en) | 2015-07-01 | 2015-07-27 | Low current and high frequency oscillator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510378625.6A CN106330135B (zh) | 2015-07-01 | 2015-07-01 | 低电流和高频振荡器电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106330135A true CN106330135A (zh) | 2017-01-11 |
| CN106330135B CN106330135B (zh) | 2024-03-29 |
Family
ID=56995156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510378625.6A Active CN106330135B (zh) | 2015-07-01 | 2015-07-01 | 低电流和高频振荡器电路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9461630B1 (zh) |
| CN (1) | CN106330135B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030214361A1 (en) * | 2002-05-20 | 2003-11-20 | Nec Electronics Corporation | Ring Oscillator |
| CN101278248A (zh) * | 2005-09-30 | 2008-10-01 | 莫塞德技术公司 | 具有电流泄漏减小设计的半导体集成电路 |
| CN204087031U (zh) * | 2014-01-02 | 2015-01-07 | 意法半导体研发(深圳)有限公司 | 电路 |
| CN205081765U (zh) * | 2015-07-01 | 2016-03-09 | 意法半导体(中国)投资有限公司 | 振荡器电路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4146849A (en) * | 1977-01-31 | 1979-03-27 | Tokyo Shibaura Electric Co., Ltd. | Voltage controlled oscillator |
| JP2557271B2 (ja) * | 1990-04-06 | 1996-11-27 | 三菱電機株式会社 | 内部降圧電源電圧を有する半導体装置における基板電圧発生回路 |
| US5272453A (en) * | 1992-08-03 | 1993-12-21 | Motorola Inc. | Method and apparatus for switching between gain curves of a voltage controlled oscillator |
| JP3265045B2 (ja) * | 1993-04-21 | 2002-03-11 | 株式会社東芝 | 電圧制御発振器 |
| US5945883A (en) * | 1996-07-15 | 1999-08-31 | Mitsubishi Denki Kabushiki Kaisha | Voltage controlled ring oscillator stabilized against supply voltage fluctuations |
| US5764110A (en) * | 1996-07-15 | 1998-06-09 | Mitsubishi Denki Kabushiki Kaisha | Voltage controlled ring oscillator stabilized against supply voltage fluctuations |
| FR2758422B1 (fr) * | 1997-01-13 | 1999-02-05 | Sgs Thomson Microelectronics | Oscillateur en anneau en technologie cmos |
| KR100280482B1 (ko) * | 1998-05-13 | 2001-02-01 | 김영환 | 오실레이터의 주파수조절회로 및 방법 |
| TWI281787B (en) * | 2003-11-25 | 2007-05-21 | Sanyo Electric Co | Oscillation circuit |
| WO2007018105A1 (en) * | 2005-08-11 | 2007-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Voltage controlled oscillator and phase-locked loop |
| US9007138B2 (en) * | 2013-05-31 | 2015-04-14 | Freescale Semiconductor, Inc. | Oscillator with startup circuitry |
| US9229465B2 (en) * | 2014-03-26 | 2016-01-05 | Freescale Semiconductor, Inc. | Current-starved inverter circuit |
-
2015
- 2015-07-01 CN CN201510378625.6A patent/CN106330135B/zh active Active
- 2015-07-27 US US14/809,928 patent/US9461630B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030214361A1 (en) * | 2002-05-20 | 2003-11-20 | Nec Electronics Corporation | Ring Oscillator |
| CN101278248A (zh) * | 2005-09-30 | 2008-10-01 | 莫塞德技术公司 | 具有电流泄漏减小设计的半导体集成电路 |
| CN204087031U (zh) * | 2014-01-02 | 2015-01-07 | 意法半导体研发(深圳)有限公司 | 电路 |
| CN205081765U (zh) * | 2015-07-01 | 2016-03-09 | 意法半导体(中国)投资有限公司 | 振荡器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9461630B1 (en) | 2016-10-04 |
| CN106330135B (zh) | 2024-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205081765U (zh) | 振荡器电路 | |
| US8643426B2 (en) | Voltage level shifter | |
| US20200287473A1 (en) | Isolated dc-dc converter | |
| CN101326718B (zh) | 使用低压晶体管的高压电源开关 | |
| CN107370355B (zh) | 用于boost dc-dc转换器的低压启动电路 | |
| US10804884B1 (en) | Voltage tolerant level shifter | |
| Liu et al. | A 100V gate driver with sub-nanosecond-delay capacitive-coupled level shifting and dynamic timing control for ZVS-based synchronous power converters | |
| US20050212558A1 (en) | Thin-oxide devices for high voltage I/O drivers | |
| CN102571067A (zh) | 电平移动电路以及开关电源装置 | |
| WO2009094380A1 (en) | Signal amplifier | |
| US10263607B1 (en) | Pulse filtering circuit | |
| KR20090078831A (ko) | 전력 증폭기 및 이를 포함하는 집적 회로 | |
| CN104935303B (zh) | 张驰振荡器 | |
| JP2003309463A (ja) | レベルシフト回路 | |
| WO1998035443A1 (en) | Method and apparatus for implementing an adiabatic logic family | |
| CN104410300B (zh) | 同步整流驱动电路及电视机 | |
| US9438233B1 (en) | Low-power digital logic using a Boolean logic switched inductor-capacitor (SLC) circuit | |
| US20120133419A1 (en) | Trigger circuit and rectifier, in particular for a self-powered microsystem having a piezoelectric microgenerator | |
| CN104124951B (zh) | 用于驱动晶体管的电路 | |
| JP4355658B2 (ja) | 配置面積を縮減し過渡電力を削減した発振回路 | |
| JP5389762B2 (ja) | レベルシフト回路 | |
| CN204993275U (zh) | 一种低功耗低速时钟电路和可穿戴式设备 | |
| CN106330135A (zh) | 低电流和高频振荡器电路 | |
| CN116683899A (zh) | 一种基于氮化镓工艺的高可靠高速电平移位电路 | |
| CN204376860U (zh) | 一种开关电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |