CN106301367B - 自校准数模转换器 - Google Patents

自校准数模转换器 Download PDF

Info

Publication number
CN106301367B
CN106301367B CN201511022136.3A CN201511022136A CN106301367B CN 106301367 B CN106301367 B CN 106301367B CN 201511022136 A CN201511022136 A CN 201511022136A CN 106301367 B CN106301367 B CN 106301367B
Authority
CN
China
Prior art keywords
digital
signal
current source
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511022136.3A
Other languages
English (en)
Other versions
CN106301367A (zh
Inventor
P·N·辛格
S·S·B·卡勒鲁
A·巴尔
M·辛格
R·马利克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV
Original Assignee
STMicroelectronics International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV filed Critical STMicroelectronics International NV
Publication of CN106301367A publication Critical patent/CN106301367A/zh
Application granted granted Critical
Publication of CN106301367B publication Critical patent/CN106301367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及自校准数模转换器。一种数模转换器具有输出端。模数转换器感测该数模转换器的该输出端处的电压并且生成数字电压信号。源失配估计器对该数字电压信号进行处理以便输出指示该数模转换器内的电流源失配的误差信号。误差代码生成器从该误差信号中生成数字校准信号。通过冗余数模转换器将该数字校准信号转换为模拟补偿信号以便施加于该模数转换器的输出端以抵消电流源失配的影响。

Description

自校准数模转换器
技术领域
本发明涉及数模转换器(DAC)电路，并且具体地涉及对数模转换器的校准。
背景技术
高频数模转换器(DAC)对现代通信系统(像DOCSIS、WiHD等)来说是必不可少的部件。实际上，DAC性能需求随着这些现代标准的每次更新换代而增加。
更具体地，对于高速应用和高分辨率应用，优选电流导引DAC。电流导引DAC通过在时钟沿上施加数字数据序列来工作，以便控制或导引输出差分晶体管对的两个分支之间的电流。因此，产生了与输入的数字序列成正比的电流并且其被传递通过多个差分负载电阻器以便生成模拟输出电压。此电流导引过程涉及与连接至输出端的多个晶体管开关相耦接的电流源。通过电流源以及这些电流导引开关的失配来确定被传送至输出端的电流。
对于电流导引数模转换器的设计，有三个主要要素主导转换器的性能：a)这些电流源的权重的准确性，因为每个权重表示与二进制序列的输入位相对应的二进制权重或测温权重；b)在电流信号路径中的多个关键节点处的总寄生电容；以及c)控制信号时序失配和符号间干扰，因为不是每个开关都在每个时钟转变上都被触发(这使得输出电压对输出信号的频率敏感并且引起在较高输出频率上的失真)。权重准确性问题负责DAC设计的静态性能或DC性能。寄生电容问题负责DAC的高频性能。
电流源失配误差通过增大用于制作电流源的晶体管面积而减少。然而，对于增大晶体管的面积，存在节点电容同样成比例地增大的折衷。因此，在使用较大晶体管作为电流源时，高频性能被降低。相应地，需要最小化在电流导引实现中电流源所占用的面积以便为了良好的高频性能而减小寄生电容。然而，电流源的面积的减小增大了所产生的与用于电流导引的那些开关晶体管的失配，此因素变成影响电流源的准确性的更加主导的分量。
还存在与这种架构中的符号间干扰相关的问题，因为不是所有的二进制电流源每次都将切换，所以一些电容节点需要时间来稳定下来，并且一些未稳定的节点具有记忆效应，导致动态性能降级。为提高DAC的动态性能并且消除符号间干扰，而是使用两对开关进行电流导引。这种类型的DAC电路配置在本领域中被称为四开关电路。四开关配置的设计确保了对于所有的电容节点在每个时钟周期都存在一定切换，并且因此，所有的节点在所有的输出频率上都表现出相同的行为。然而，四个开关具有一定的失配，并且在被接通时它们在这些节点处引入了不同的电压。由于这些电流源现在都是小晶体管，这些器件看到漏源电压的变化，并且因此，在降级静态性能的每个时钟相位期间电流发生变化。
相应地，需要对电流源以及所包括的开关晶体管进行校准。
数模转换器是本领域中众所周知的电路。以下引用展示并描述了当前最新的数模转换器的示例：
W.曾(W.Tseng)等人，“在高达500MHz的具有>70dB SFDR的90nm CMOS中的12位1.25GS/s DAC(A 12b 1.25GS/s DAC in90nm CMOS with>70dB SFDR up to 500MHz)”，ISSCC 2011；
吉尔·恩格尔(Gil Engel)等人，“2.9GHz上具有66dB ACLR的0.18μm CMOS中的14位3/6GHz电流导引RF DAC(A 14b 3/6GHz Current-Steering RF DAC in 0.18μm CMOSwith 66dB ACLR at2.9GHz)”，ISSCC 2012；
W.林(W.Lin)等人，“在整个奈奎斯特带宽之上具有>70dB SFDR的40nm CMOS中的12位1.6GS/s 40mW DAC(A 12b 1.6GS/s 40mW DAC in 40nm CMOS with>70dB SFDR overEntire Nyquist Bandwidth)”，ISSCC 2013；
布莱恩·勃兰特(Brian Brandt)等人，“用于缆线头端系统的0.18μm CMOS中的14位4.6GS/s RF DAC(A 14b 4.6GS/s RF DAC in0.18μm CMOS for Cable Head-EndSystems)”，ISSCC 2014；
汉斯·费尔德(Hans Van de Vel)等人，“高达600MHz的具有<-80dBc IM3的65nmCMOS中的240mW 16位3.2GS/s DAC(A 240mW 16b 3.2GS/s DAC in 65nm CMOS with<-80dBc IM3up to 600MHz)”；以及
美国专利号8,125,361。
通过引用结合这些引用的披露。
发明内容
实施例与数模转换器(DAC)中用于解决电流导引实现中所使用的电流源和四个开关的静态误差的校准操作的性能有关。模数转换器对DAC输出进行采样，其中，这些数字样本由数字控制的闭环配置中的数字校准逻辑进行处理以便针对每个时钟相位生成纠错码。以双倍速率运行的冗余DAC将这些纠错码转换为相应的模拟电压，这些模拟电压在两个不同的相位中被施加到DAC输出端上以便校正失配。
在实施例中，一种电路包括：多个电流源单元，这些电流源单元耦接至输出端并且各自被配置成用于响应于对数字数据的数模转换而生成输出电流，所述多个输出电流之和产生输出电压；以及校准电路。该校准电路包括：训练代码生成器，该训练代码生成器被配置成用于生成第一训练代码和第二训练代码以便作为所述数字数据施加于该多个电流源单元，该第一训练代码和该第二训练代码被配置成用于隔离这些电流源单元中的一个选定的电流源单元(在示例实现方式中，及其相应的四开关对)；模数转换器，该模数转换器被配置成用于响应于该第一训练代码和该第二训练代码中的每一个而对该输出电压进行采样，并且生成相应的第一数字电压信号和第二数字电压信号；源失配电路，该源失配电路被配置成用于确定该第一数字电压信号与该第二数字电压信号之间的差值，所述差值指示这些电流源单元中的该选定一个的电流源单元中的电流源失配(和开关失配)；误差代码生成器，该误差代码生成器被配置成用于响应于所述差值而生成数字校准信号；以及冗余数模转换器，该冗余数模转换器被配置成用于将该数字校准信号转换为模拟补偿信号以便施加于所述输出端。
在实施例中，一种电路包括：模数转换器，该模数转换器被配置成用于感测数模转换器的输出端处的电压并且生成数字电压信号；源失配估计器，该源失配估计器被配置成用于处理该数字电压信号以便输出对该数模转换器内的电流源失配(以及所包括的开关失配)进行指示的误差信号；误差代码生成器，该误差代码生成器被配置成用于处理该误差信号并生成数字校准信号；以及冗余数模转换器，该冗余数模转换器被配置成用于将该数字校准信号转换为模拟补偿信号以便施加于该模数转换器的输出端以抵消电流源失配的影响。
在实施例中，一种方法包括：响应于对数字数据的数模转换而在耦接至输出端的多个电流源单元中的每个电流源单元处生成输出电流，所述多个输出电流之和产生输出电压；以及执行校准。该校准包括：生成第一训练代码和第二训练代码以便作为所述数字数据施加于该多个电流源单元，该第一训练代码和该第二训练代码被配置成用于隔离这些电流源单元中的一个选定的电流源单元(在示例实现方式中，及其相应的四开关对)；响应于该第一训练代码和该第二训练代码中的每一个而转换该输出电压以生成相应的第一数字电压信号和第二数字电压信号；计算该第一数字电压信号与该第二数字电压信号之间的差值，所述差值指示这些电流源单元中的该选定的一个电流源单元中的电流源失配(和开关失配)；响应于所述差值而生成数字校准信号；以及将该数字校准信号转换为模拟补偿信号以便施加于所述输出端。
在实施例中，一种方法包括：感测数模转换器的输出端处的电压；对该感测电压进行转换以生成数字电压信号；处理该数字电压信号以便生成指示该数模转换器内的电流源失配(和开关失配)的误差信号；处理该误差信号以便生成数字校准信号；将该数字校准信号转换为模拟补偿信号；以及将该模拟补偿信号施加至模数转换器的输出端以抵消该电流源失配的影响。
附图说明
为了更好地理解实施例，现在将仅以示例方式参照附图，在附图中：
图1是四开关电路配置的电路图；
图2是使用图1的四开关电路的电流源单元电路的框图；
图3示出了图2的电流源单元电路的操作波形；
图4是带有自校准的数模转换器电路的框图；
图5A-5D展示了用于增益旋转的处理技术；
图6展示了用于对DAC进行校准校正的操作；
图7A、图8A和图9A展示了数模转换器在校准之前的输出频谱；
图7B、图8B和图9B展示了数模转换器在校准之后的输出频谱；
图10是带有自校准的数模转换器电路的框图；以及
图11示出了用于在图10的电路中的双相位冗余应用的操作波形。
具体实施方式
现在参照图1，图1展示了四开关电路10配置的电路图。电路10包括第一对晶体管开关12p和12n以及第二对晶体管开关14p和14n。第一对晶体管开关12p和12n的栅极端子分别被配置成用于接收控制信号DP1和DN1。第二对晶体管开关14p和14n的栅极端子分别被配置成用于接收控制信号DP2和DN2。第一对晶体管开关和第二对晶体管开关的源极端子在公共节点16处被连接在一起。电流源晶体管18耦接于公共节点16与第一参考电源节点20(Vcc)之间。偏置电压VB被施加至晶体管18的栅极端子。晶体管开关12p和14p的漏极端子在节点22p处连接。隔离晶体管26p耦接于节点22p与第一输出节点24p之间。第一负载电阻器28p耦接于第一输出节点24p(outp)与第二参考电源节点30(地)之间。晶体管开关14n和12n的漏极端子在节点22n处连接。隔离晶体管26n耦接于节点22n与第二输出节点24n(outn)之间。第二负载电阻器28n耦接于第二输出节点24n与第二参考电源节点30之间。隔离控制信号ICS可以被施加到晶体管26p和26n的栅极端子以隔离这些输出节点与那些导引电流。
四开关电路10形成如在图2中所示出的电流源单元电路40的功能电流导引部件。控制解码器电路42接收数据信号D和时钟信号CLK并且用于生成控制信号DP1、DP2、DN1和DN2，这些控制信号用于通过四开关电路10控制电流导引以便根据数据信号的逻辑值向这些负载电阻施加电流。
通过参照示例，可以更好地理解电流源单元电路40的操作。考虑在时钟信号的第一周期中的具有逻辑值“1”、在时钟信号的第二周期内具有逻辑值“0”并且在时钟信号的第三周期内具有逻辑值“0”的单个位数据信号D。图3示出了用于控制解码器电路42在那些时钟周期之上对单个位数据信号D进行数模转换中生成控制信号DP1、DP2、DN1和DN2的操作的操作波形。控制解码器电路42在时钟信号的第一周期的第一(例如，正)相位内解码信号D的逻辑“1”位的位值以生成以下控制信号逻辑：DN2＝逻辑“1”，DP1＝逻辑“0”，DN1＝逻辑“1”以及DP2＝逻辑“1”。被施加至四开关电路10，这些控制信号将仅接通晶体管开关12p，并且来自电流源晶体管18的第一电流将被导引通过电阻器28p以在输出节点outp处产生电压，该电压指示信号D在第一时钟周期中的逻辑“1”值。在时钟信号的第一周期的第二(例如，负)相位内，解码信号D逻辑“1”的位值以生成以下控制信号逻辑：DN2＝逻辑“1”，DP1＝逻辑“1”，DN1＝逻辑“1”以及DP2＝逻辑“0”。被施加至四开关电路10，这些控制信号将仅接通晶体管开关14p，并且来自电流源晶体管18的第二电流将被导引通过电阻器28p以在输出节点outp处产生电压，该电压指示信号D在第一时钟周期中的逻辑“1”值。然后，控制解码器电路42在时钟信号的第二周期的正相位内解码信号D的逻辑值“0”以生成以下控制信号逻辑：DN2＝逻辑“0”，DP1＝逻辑“1”，DN1＝逻辑“1”以及DP2＝逻辑“1”。被施加至四开关电路10，这些控制信号将仅接通晶体管开关12n，并且来自电流源晶体管18的第三电流将被导引通过电阻器28n以在输出节点outn处产生电压，该电压指示信号D在第二时钟周期中的逻辑“0”值。在时钟信号的第二周期的负相位内，解码信号D的逻辑值“0”以生成以下控制信号逻辑：DN2＝逻辑“1”，DP1＝逻辑“1”，DN1＝逻辑“0”以及DP2＝逻辑“1”。被施加至四开关电路10，这些控制信号将仅接通晶体管开关14n，并且来自电流源晶体管18的第四电流将被导引通过电阻器28n以在输出节点outn处产生电压，该电压指示信号D在第二时钟周期中的逻辑“0”值。针对信号D的逻辑值“0”，相同的解码动作、控制信号生成动作和电流导引动作发生在时钟信号的第三周期内。
将从前述操作示例中注意到，在每个给定时钟周期中，控制四开关电路10以便根据信号D的逻辑值将来自电流源18的电流导引通过同一个负载电阻器但是在相同时钟周期的连续相位中穿过两个不同的开关晶体管(在不同的开关对中)。随着电流源18的尺寸减小，开关晶体管之间的失配会显著地加剧跨每个负载电阻器所产生的输出模拟电压中的误差。其原因在于，穿过这些开关的导引电流的幅度可能是不同的，并且从而，对于信号D的不同逻辑值，跨这些负载电阻器所产生的电压将相应地是不同的。换言之，针对D＝逻辑“1”而被导引穿过电阻器28p的第一电流和第二电流的幅度与针对D＝逻辑“0”而被导引穿过电阻器28n的第三电流和第四电流的幅度可能相差等于ΔI的值。此失配误差ΔI将引入对DAC操作的线性度产生不利影响的误差。
现在参照图4，图4展示了带有自校准的数模转换电路140的框图。电路140包括多个(N个)电流源单元电路40(1)-40(N)。每个电流源单元电路40具有如图2所示的配置。这些电流源单元电路40内的四开关电路10(1)-10(N)的第一输出节点24p被连接在一起以形成第一输出节点(outp)。同样，这些电流源单元电路40内的四开关电路10(1)-10(N)的第二输出节点24n被连接在一起以形成第二输出节点(outn)。相应的控制信号DP1[1:N]、DP2[1:N]、DN1[1:N]和DN2[1:N]控制电流导引穿过这些四开关电路10(1)-10(N)中的每个四开关电路以便向这些负载电阻施加电流并且在差分输出节点outp和outn上生成多个输出电压(V转换)。由接收时钟信号CLK并且解码多位数据信号D[1:M]的相应位的控制解码器电路42来生成控制信号DP1[1:N]、DP2[1:N]、DN1[1:N]和DN2[1:N]。由多路复用器(MUX)电路144响应于对选择信号S的无效化来选择性地传递多位数据信号D[1:M]以便在数模转换模式下操作电路。在一种实现方式中，M＝N。在另一种实现方式中，M<N，在这种情况下，电路140可以进一步包括用于多位数据信号D[1:M]中的至少一些位的数据解码器以及用于未被解码的任何位的时延均衡器(参见例如在此所讨论的图10)。
如上所述，每个四开关电路10(1)-10(N)内的失配误差ΔI将引入对将数字多位数据信号D[1:M]转换为差分输出节点outp和outn处的模拟输出电压的DAC操作的线性度产生不利影响的误差。为解决并校正这些失配误差ΔI，电路140进一步包括校准系统146。校准系统146操作以对该多个电流源单元电路40内的那些四开关电路10(1)-10(N)中的单独四开关电路进行隔离并且响应于对信号D的不同逻辑值的转换对来自该隔离的四开关电路10的输出电压进行采样。如果在一个时钟周期的连续相位中的任一个或两个中或在连续的时钟周期之上所采样的输出电压不同，那么在该隔离的四开关电路10中存在电流源失配误差ΔI。校准系统146通过生成模拟补偿电压V补偿来对跨四开关电路10(1)-10(N)存在的那些失配误差进行响应，该模拟补偿电压被施加至差分输出节点outp和outn以抵消这些失配误差。
通过借助于数模转换电路140的那些电流源单元电路40处理一系列多位训练代码TC[1:M]来完成对这些电流源单元电路40中的单独电流源单元电路以及其内的四开关电路10(1)-10(N)的隔离。这些训练代码TC是由训练代码生成器160具体针对校准生成的。当数模转换电路140被配置成用于在校准模式下进行操作时，选择信号S被有效化。MUX电路144通过向该多个电流源单元电路40传递每个训练代码TC[1:M]来对所有效化的选择信号进行响应。这些控制解码器电路42用于对所接收到的训练代码TC[1:M]中的每个位进行解码并且有效化相应的控制信号集DP1[1:N]、DP2[1:N]、DN1[1:N]和DN2[1:N]。由训练代码生成器160所生成的一系列训练代码TC[1:M]被具体设计为使得：针对两个连续地传递的训练代码，四开关电路10(1)-10(N)中仅有一个四开关电路(隔离的四开关电路)将对信号D在连续的时钟周期内的不同逻辑值进行响应。
例如，考虑以下简化：假设四个电流源单元电路40(1)-40(4)带有四个相应的四开关电路10(1)-10(4)。第一训练代码可以包括数据信号<0010>，而第二训练代码可以包括数据信号<0000>。第一、第二和第四四开关电路10(1)、10(2)和10(4)(用于第一、第二和第四电流源单元电路40)在处理这两个训练代码的第一时钟周期和第二时钟周期中的每个时钟周期内将接收信号D的相同逻辑值(即，逻辑“0”)。然而，用于第三电流源单元电路40(3)的第三四开关电路10(3)(在这种情况下，隔离的电流源单元电路和四开关电路)将在连续的时钟周期内接收信号D的不同逻辑值。来自该第一、第二和第四四开关电路10(1)、10(2)和10(4)的电流贡献在这些连续的时钟周期中的每个时钟周期内将是完全相同的。然而，如果存在电流源失配，来自第三电流源单元电路40(3)中的隔离的第三四开关电路10(3)的电流贡献在连续的时钟周期内可以是不同的。如果可以得到总体电流贡献之间的差值(即，输出V转换中的差值)，那么来自第一、第二和第四四开关电路10(1)、10(2)和10(4)的电流贡献由差值计算来抵消，从而仅留下与隔离的第三四开关电路10(3)自身相关联并且可对该隔离的第三四开关电路10(3)内的任何电流源失配有贡献的差值电流贡献。
通过选择该多个训练代码，这些电流源单元电路40以及它们的相关联的四开关电路10中的每个都可以被选择性地隔离，并且可以在时钟周期的每个相位内针对每个四开关电路做出关于电流源失配的确定。然后，可以处理针对训练代码数据所标识的电流源失配集以确定数据相关的补偿电压(V补偿)，以便在转换数字数据时施加于输出端outp和outn以抵消失配并且生成经校准的输出电压(V输出)。
校准系统146包括具有输入端的模数转换器电路150，该输入端被耦接以在两个连续的时钟周期之上的每个相位内响应于所施加的数据信号而对由该多个四开关电路10(1)-10(N)生成的模拟输出电压(V转换)进行采样。将模数转换器电路150输入端连接至第一输出节点24p和第二输出节点24n两者，其中，模数转换器电路150在差分输入模式下操作以获得跨四开关电路10(1)-10(N)的那些负载电阻器的电压。所采样的模拟输出电压由模数转换器电路150转换为数字值并且被传递通过数字低通滤波器152。
再次参照对训练代码TC[1:M]的使用，选择信号S在校准模式下被有效化，并且MUX电路144在连续的时钟周期内传递由训练代码生成器160所选择的第一训练代码和第二训练代码以便隔离这些电流源单元电路40中的特定电流源单元电路及其相关联的四开关电路10(1)-10(N)。在第一时钟周期的两个相位期间，模数转换器电路150响应于第一训练代码而对来自这些四开关电路10(1)-10(N)的模拟输出电压进行采样。对相应的第一数字电压值DV1进行输出和低通滤波。在第二时钟周期的两个相位期间，模数转换器电路150接下来响应于第二训练代码而对来自这些四开关电路10(1)-10(N)的模拟输出电压进行采样。对相应的第二数字电压值DV2进行输出和低通滤波。
然后，由源失配估计器154来处理经滤波的第一数字电压值DV1和第二数字电压值DV2。源失配估计器154用于计算由第一训练代码和第二训练代码所隔离的四开关电路10的总体电流贡献之间的差值，并且在每个相位内从第一数字电压值和第二数字电压值中标识与该隔离的四开关电路10相关联的电流源失配(即，失配误差ΔIN)。
然后，使用被设计为用于隔离四开关电路10(1)-10(N)中的不同四开关电路的不同训练代码集来重复该过程。每次重复针对四开关电路10中的一个特定的隔离四开关电路生成了另一个电流源失配误差。隔离操作、电压测量操作和失配计算操作被执行如所期望的那么多的次数，以获得对表征数模转换器140的总体响应有用的失配数据ΔI。
在对不同训练代码集的处理完成之后，选择信号S被无效化，并且数模转换电路140的操作转变到数模转换模式。MUX 144现在传递数字多位数据信号D[1:M]。误差代码生成器156处理信号D[1:M]和电流源失配数据(对于N个四开关电路10而言是ΔIN)以生成用于在时钟信号的每个相位内校正电流源失配的数字校准代码CC[1:P]。将要注意的是，在使用失配数据ΔI生成数字校准代码CC[1:P]时，不需要考虑信号D[1:M]的所有M位。每个时钟周期内的数字校准代码CC[1:P]相应地取决于该时钟周期内的信号D[1:M]以及先前在校准模式下所采集的电流源失配数据(对于N个四开关电路10而言的ΔIN)。
然后，冗余数模转换器电路158将数字校准代码CC[1:P]转换为模拟补偿电压(V补偿)，该模拟补偿电压在时钟周期的每个相位内被差分地添加到在输出端outp和outn处的来自四开关电路10的模拟输出电压(V转换)以便产生经校准的输出电压V输出。在一个实施例中，P<N。在另一个实施例中，P＝N。冗余数模转换器电路158相应地由数字校准代码CC[1:P]数字地控制以抵消累积失配误差。所产生的补偿电压V补偿具有与失配误差相同的幅度，但是在时钟信号的两个相位期间均具有相反的符号以便抵消失配。
用于计算数字校准代码CC[1:P]的操作包括考虑偏移校正。除了偏移校正之外，操作进一步包括由误差代码生成器156所执行的增益旋转步骤，以便对准用于转换信号D[1:M]的模数转换器电路140(由解码器142和多个(N个)四开关电路10(1)-10(N)形成)的数字代码映射与用于转换数字校准代码CC[1:P]的冗余数模转换器电路158的数字代码映射。在图5A至图5D中描绘了此过程。图5A示出了模数转换器电路140的理想响应。图5B示出了冗余数模转换器电路158的理想响应。图5C示出了模数转换器电路140的理想响应的逆。图5D示出了所需要的用于对准数字代码的增益旋转。
现在参照图6，图6展示了由校准系统146针对示例6位数模转换器电路140所执行的校准校正。x轴表示6位信号D的数字代码的整数值(0-63)。y轴表示由该多个四开关电路10响应于每个代码值所生成的电流。虚对角线绘出了数模转换器电路140的理想线性响应。“x”标记指示针对与样本电压测量(即，V转换)相关联的每个代码值的实际输出电流。误差e(0)-e(63)标识由校准系统146所确定的失配误差ΔIN。“·”标记数模转换器电路140的响应于数字校准代码CC[1:P]的以及补偿电压V补偿的生成的校正输出。补偿电压V补偿的作用是通过抵消在该多个四开关电路10的操作中的累积失配误差来将实际数模转换器输出(V转换)朝向理想响应(V输出)移动。
在图7A中示出了在没有校准系统146的操作的情况下数模转换器140的示例的输出频谱。在图7B中示出了在具有校准系统146的操作的情况下数模转换器140的输出频谱。实现了大于12dB的改善。这涉及在84MHz输出处具有700Msps的动态性能。
在图8A中示出了在没有校准系统146的操作的情况下数模转换器的示例的输出频谱。在图8B中示出了在具有校准系统146的操作的情况下数模转换器的输出频谱。实现了大于6dB的改善。这涉及在128MHz输出处具有700Msps的动态性能。
响应于温度变化而操作系统也是重要的考虑因素。进行了以10℃增量从-20℃到125℃的温度测量。在图9A中示出了在存在温度扫描而没有校准系统146的操作的情况下数模转换器140的示例的输出频谱。在“T”处示出了温度影响。在图9B中示出了在存在温度扫描且具有校准系统146的操作的情况下数模转换器的输出频谱。在“TM”处示出了对温度影响的最小化。
现在参照图10，图10展示了带有自校准的数模转换电路240的框图。相同的参考号指代相同或相似的部件，如在图4中所示出并且在上文描述的。电路240展示了对图4的电路140的更具体的实现方式。该多个电流源单元电路40(各自包括四开关电路10)被安排在多个组中，这些组包括：十五个上最高有效位(MSB)电流源单元的组242；三个下MSB电流源单元的组244；以及八个最低有效位(LSB)电流源单元的组246。这些四开关电路10的跨组242、244和246的差分输出端分别互相连接以形成输出端outp和outn。每组242、244和246包括被配置成用于响应于时钟信号CLK而锁存数据的相关联的多位锁存器电路250，其中，该数据如上文所讨论的那样进行转换以生成每个电流源单元电路40中的用于通过四开关电路10控制电流导引的控制信号DP1、DP2、DN1和DN2(参见图2和图3)。
数模转换电路240进一步包括数据解码器电路250。在本实现方式中，N>M(N＝26并且M＝14)，所以该数据解码器用于对该多位数据信号D[1:M]中的M位以及该训练代码TC[1:M]中的M位进行解码以生成二十六位数据信号进行转换。数据解码器电路260包括上MSB解码器262(解码4:15)和下MSB解码器264(解码2:3)。因为在本实现方式中未对LSB部分进行解码，从而传递8LSB穿过，数据解码器电路260进一步包括延迟均衡器电路266，以便确保该数据基本上同步地可供用于这些锁存器电路250。将理解的是，在其他实现方式中，LSB部分也可以被解码。
校准系统146包括模数转换器电路150，该模数转换器电路具有被耦接以对来自该多个四开关电路10(1)-10(N)的模拟输出电压进行采样的输入端。将模数转换器电路150输入端连接至第一输出节点24p和第二输出节点24n两者，其中，模数转换器电路150在差分输入模式下操作以获得跨四开关电路10(1)-10(N)的那些负载电阻器的电压。所采样的模拟输出电压由模数转换器电路150转换为数字值并且被传递通过数字低通滤波器152。
再次参照对训练代码TC[1:M]的使用，选择信号S在校准模式下被有效化，并且MUX电路144传递由训练代码生成器160所选择的第一训练代码和第二训练代码以便隔离这些电流源单元40中的特定电流源单元电路及其相关联的四开关电路10。在第一时钟周期的两个相位期间，模数转换器电路150响应于第一训练代码而对来自这些四开关电路10(1)-10(N)的模拟输出电压进行采样。对相应的第一数字电压值DV1进行输出和低通滤波。在第二时钟周期的两个相位期间，模数转换器电路150接下来响应于第二训练代码而对来自这些四开关电路10(1)-10(N)的模拟输出电压进行采样。对相应的第二数字电压值DV2进行输出和低通滤波。
然后，由源失配估计器154来处理经滤波的第一数字电压值DV1和第二数字电压值DV2。源失配估计器154用于计算由第一训练代码和第二训练代码所隔离的四开关电路10的总体电流贡献之间的差值，并且从第一数字电压值和第二数字电压值中标识与该隔离的四开关电路10相关联的电流源失配(即，失配误差ΔIN)。
然后，使用被设计为用于隔离四开关电路10(1)-10(N)中的不同四开关电路的不同训练代码集来重复该过程。每次重复针对特定的隔离四开关电路10生成了另一个电流源失配误差。隔离操作、电压测量操作和失配计算操作被执行如所期望的那么多的次数，以获得对表征数模转换器240的总体响应有用的失配数据。
在对不同训练代码集的处理完成之后，选择信号S被无效化，并且数模转换电路140的操作转变到数模转换模式。MUX 144现在传递数字多位数据信号D[1:M]。
误差代码生成器156处理经解码的多位数据信号D[1:M]的子集(D’)(例如，与输出自解码器262和264的那些最高有效解码位相关)以及电流源失配数据(对于N个四开关电路10而言是ΔIN)以生成用于在时钟信号的每个相位内校正电流源失配的数字校准代码CC[1:5]。本处理涉及如上所述的偏移校正和增益旋转。
然后，冗余数模转换器电路158将数字校准代码CC[1:5]转换为模拟补偿电压(V补偿)，该模拟补偿电压在时钟周期的每个相位内被差分地添加到在输出端outp和outn处的来自这些电流源单元电路40的模拟输出电压(V转换)以便生成经补偿的输出V输出。冗余数模转换器电路158相应地由数字校准代码CC[1:5]数字地控制以抵消累积失配误差。所产生的补偿电压V补偿具有与失配误差相同的幅度，但是在时钟信号的两个相位期间均具有相反的符号以便抵消失配。冗余数模转换器电路158可以包括包含电流导引DAC的任何合适的DAC电路。数字地，在冗余DAC处的操作速度是DAC的操作频率的至少两倍，以便抵消两个相位的失配误差。这是通过针对两个相位对累计误差估计进行多路复用来数字地实现的。
在图11中描绘了这种时序关系，图11示出了：针对给定数据Di，数模转换器将在时钟周期的第一相位内生成为ViA的转换电压V转换并且在时钟周期的第二相位内生成为ViB的转换电压。所生成的数字校准代码CC[1:5]包括时钟周期的第一相位内的第一校准代码CCiA以及时钟周期的第二相位内的第二校准代码CCiB。冗余数模转换器电路158在时钟周期的第一相位内(从代码CCiA)生成为V’iA的经转换的补偿电压V补偿并且在时钟周期的第二相位内(从代码CCiB)生成为V’iB的转换电压。在节点outp和outn处的输出电压V输出是每个时钟周期内的V电压和V’电压之和(例如，在时钟周期的第一相位内为ViA+V’iA，并且在时钟周期的第二相位内为ViB+V’iB的转换电压)。
将理解的是，不需要关于每个所包括的四开关电路10执行采样和校准操作。实际上，仅隔离组242-246之一内的那些四开关电路可能就足够了。在一个实施例中，仅关于八个最低有效位(LSB)电流源单元组246内的那些电流源单元电路40执行用于校准的四开关电路10隔离和相关联的电压测量。从而，仅需要关于组246由训练代码生成器来产生和生成用于隔离的训练。
可以通过考虑以下内容来更好地理解图10的系统关于通过训练代码和对失配误差进行表征进行四开关电路10的隔离的操作：
与电流源相关联的失配误差ΔI可以被表征为：
I非理想＝I理想+ΔI
其中：I非理想是实际输出电流，并且I理想是理想输出电流，从而使得ΔI为电流失配误差。
针对结合图10所描述的DAC设计，假设I是单位电流。那么：
ILSBk＝2(k-1)*I，对于八个LSB而言，k＝1至8
ILMSBj＝256*I，对于3个下MSB而言，j＝1至3
IMSBi＝1024*I，对于15个上MSB而言，i＝1至15
建议通过低带宽ADC电路152使用预定义训练输入和数字反馈，可以估计电流源失配。
“8194”的前14位训练代码被数据解码以产生以下26位代码：<00000001111111100000000010>。
使用以上的电流等式，响应于此代码的来自电路240的输出电流是：
DAC输出1＝I输出+DAC偏移
DAC输出1＝(∑I非理想 MSBi＝1至8+I非理想 LSBk＝2)-(∑I非理想 MSBi＝9至15+∑I非理想 LMSBj＝1至3+∑I非理想 LSBk＝1,3至8)+DAC偏移
“8192”的后14位训练代码被数据解码以产生以下26位代码：<00000001111111100000000000>。
使用以上的电流等式，响应于此代码的来自电路240的输出电流是：
DAC输出2＝I输出+DAC偏移
DAC输出2＝(∑I非理想 MSBi＝1至8)-(∑I非理想 MSBi＝9至15+∑I非理想 LMSBj＝1至3+∑I非理想 LSBk＝2+∑I非理想 LSBk＝1,3至8)+DAC偏移
将要注意的是，这两个代码之间的差值在于从右侧第二位至最后一位(LSBk＝2)。这个位改变了第一训练代码与第二训练代码之间的逻辑状态，其隔离了这些四开关电路10中的特定四开关电路。
DAC输出1和DAC输出2由ADC电路150进行采样。然后，源失配估计器得到由以下所表示的差值：
＝2*(I理想 LSBk＝2+ΔILSBk＝2)＝2*(2*I+ΔILSBk＝2)
从这个等式将注意的是，差值操作的结果取决于单位电流值，并且电流源失配误差仅对与LSB＝2相关联的隔离四开关电路10有贡献。
优选将最小可能电流源用于四开关电路10，以便最小化寄生效应。这种设备进一步更好地与高频性能相兼容。考虑到热噪声和线性输出阻抗，可以以电路设计来设置电流源的大小以具有最小充足幅度。在选择较小电流源时的与电流源失配相关联的问题可以通过在此所描述的校准系统来解决，该校准系统实现了闭环校准模块以补偿静态失配。
在一个实施例中，冗余数模转换器应该优选地至少在双倍时钟速率上运行以补偿四开关和电流模式逻辑锁存器失配贡献。
所披露的系统提供了一种为了关于静态误差进行校准的有效校准方法。由于冗余数模转换器的操作，该系统进一步提供了改进的温度抗扰性。因为该解决方案还支持较小的电流源，用于数模转换器的集成电路将占用芯片资产的减少的面积。
已经通过对本发明的示例性实施例的完整且信息性的描述的示例性且非限制性的示例提供了之前的描述。然而，对于相关领域的技术人员而言，鉴于前面的描述，当结合附图和所附权利要求书来阅读本说明书时，各种修改和适配会变得明显。然而，对本发明教导的所有这样和类似的修改将仍然落入如所附权利要求书所限定的本发明的范围之内。

Claims (24)

1.一种用于数模转换的电路，包括：
多个电流源单元，所述多个电流源单元耦接至输出端并且各自被配置成用于响应于对数字数据的数模转换而生成输出电流，所述多个电流源单元的输出电流之和产生输出电压；以及
校准电路，所述校准电路包括：
训练代码生成器，所述训练代码生成器被配置成用于生成第一训练代码和第二训练代码以便作为所述数字数据施加于所述多个电流源单元，所述第一训练代码和所述第二训练代码被配置成用于隔离所述多个电流源单元中的一个选定的电流源单元；
模数转换器，所述模数转换器被配置成用于响应于所述第一训练代码和所述第二训练代码中的每一者而对所述输出电压进行采样并且生成相应的第一数字电压信号和第二数字电压信号；
差分电路，所述差分电路被配置成用于确定所述第一数字电压信号与所述第二数字电压信号之间的差值，所述差值指示所述多个电流源单元中的所述一个选定的电流源单元中的失配；
误差代码生成器，所述误差代码生成器被配置成用于响应于所述差值和所述数字数据而生成数字校准信号以便由所述多个电流源单元进行数模转换；以及
冗余数模转换器，所述冗余数模转换器被配置成用于将所述数字校准信号转换为模拟补偿信号以便施加于所述输出端。
2.如权利要求1所述的电路，其中，每个电流源单元包括：
四开关电路；以及
控制解码电路，所述控制解码电路响应于所述数字数据的数据位和时钟信号而操作以控制所述四开关电路内的电流导引。
3.如权利要求1所述的电路，进一步包括多路复用器，所述多路复用器具有被配置成用于接收数据输入信号的第一输入端以及被配置成用于接收所述第一训练代码和所述第二训练代码的第二输入端，所述多路复用器操作以在转换操作模式下选择性地将所述数据输入信号传递至所述多个电流源单元并且在校准操作模式下选择性地将所述第一训练代码和所述第二训练代码传递至所述多个电流源单元。
4.如权利要求3所述的电路，进一步包括数据解码器电路，所述数据解码器电路耦接于所述多路复用器的输出端与所述多个电流源单元之间，所述数据解码器电路被配置成用于对所述选择性地传递的数据输入信号或训练代码中的某些位进行解码以便生成所述数字数据的多个位。
5.如权利要求1所述的电路，其中，所述误差代码生成器在生成所述数字校准信号时执行偏移校正和增益旋转两者。
6.一种用于校准数模转换器的电路，包括：
模数转换器，所述模数转换器被配置成用于感测所述数模转换器的输出端处的电压并且生成数字电压信号；
失配估计器，所述失配估计器被配置成用于处理所述数字电压信号以便输出指示所述数模转换器内的失配的误差信号；
误差代码生成器，所述误差代码生成器被配置成用于处理所述误差信号并生成数字校准信号；以及
冗余数模转换器，所述冗余数模转换器被配置成用于将所述数字校准信号转换为模拟补偿信号以便施加于所述数模转换器的输出端以抵消所述失配的影响。
7.如权利要求6所述的电路，其中所述数模转换器包括多个电流源单元，所述多个电流源单元各自被配置成用于响应于所接收的数字数据而生成输出电流。
8.如权利要求7所述的电路，其中，每个电流源单元包括：
四开关电路；以及
控制解码电路，所述控制解码电路响应于数据位和时钟信号而操作以控制所述四开关电路内的电流导引。
9.如权利要求6所述的电路，进一步包括：
训练代码生成器，所述训练代码生成器被配置成用于生成第一训练代码和第二训练代码以便施加于所述数模转换器并且由其进行转换，所述第一训练代码和所述第二训练代码被配置成用于隔离特定的电流源失配来源。
10.如权利要求9所述的电路，其中，所述模数转换器响应于所述第一训练代码和所述第二训练代码中的每一者而对所述数模转换器的输出进行采样并且生成相应的第一数字信号和第二数字信号，并且其中，所述失配估计器确定所述第一数字信号和所述第二数字信号之间的差值以生成所述误差信号。
11.如权利要求9所述的电路，进一步包括多路复用器，所述多路复用器具有被配置成用于接收数据输入信号的第一输入端以及被配置成用于接收所述第一训练代码和所述第二训练代码的第二输入端，所述多路复用器操作以在转换操作模式下选择性地将所述数据输入信号传递至所述数模转换器并且在校准操作模式下选择性地将所述第一训练代码和所述第二训练代码传递至所述数模转换器。
12.如权利要求11所述的电路，进一步包括数据解码器电路，所述数据解码器电路耦接于所述多路复用器的输出端与所述数模转换器之间，所述数据解码器电路被配置成用于对所述选择性地传递的数据输入信号或训练代码中的某些位进行解码以便生成被施加至所述数模转换器进行转换的多个位。
13.如权利要求6所述的电路，其中，所述误差代码生成器在生成所述数字校准信号时执行偏移校正和增益旋转两者。
14.一种用于数模转换的方法，包括：
响应于对数字数据的数模转换而在耦接至输出端的多个电流源单元中的每个电流源单元处生成输出电流，所述多个电流源单元的输出电流之和产生输出电压；以及
通过以下方式来执行校准：
生成第一训练代码和第二训练代码以便作为所述数字数据施加于所述多个电流源单元，所述第一训练代码和所述第二训练代码被配置成用于隔离所述多个电流源单元中的一个选定的电流源单元；
响应于所述第一训练代码和所述第二训练代码中的每一者而转换所述输出电压以生成相应的第一数字电压信号和第二数字电压信号；
计算所述第一数字电压信号与所述第二数字电压信号之间的差值，所述差值指示所述多个电流源单元中的所述一个选定的电流源单元中的失配；
响应于所述差值和所述数字数据而生成数字校准信号以便进行模数转换；以及
将所述数字校准信号转换为模拟补偿信号以便施加于所述输出端。
15.如权利要求14所述的方法，进一步包括对数据输入信号和所述第一训练代码和所述第二训练代码进行多路复用以在转换操作模式下选择性地将所述数据输入信号传递至所述多个电流源单元并且在校准操作模式下选择性地将所述第一训练代码和所述第二训练代码传递至所述多个电流源单元。
16.如权利要求15所述的方法，进一步包括对所述传递的数据输入信号或训练代码中的某些位进行解码以便生成所述数字数据的多个位。
17.如权利要求14所述的方法，其中，生成所述数字校准信号包括执行偏移校正和增益旋转两者。
18.一种用于校准数模转换器的方法，包括：
感测所述数模转换器的输出端处的电压；
对感测的电压进行转换以生成数字电压信号；
处理所述数字电压信号以便生成指示所述数模转换器内的电流源失配的误差信号；
处理所述误差信号以便生成数字校准信号；
将所述数字校准信号转换为模拟补偿信号；以及
将所述模拟补偿信号施加至所述数模转换器的输出端以抵消所述电流源失配的影响。
19.如权利要求18所述的方法，进一步包括生成第一训练代码和第二训练代码以便施加于所述数模转换器，所述第一训练代码和所述第二训练代码被配置成用于隔离特定的电流源失配来源。
20.如权利要求19所述的方法，其中，感测所述电压包括响应于对所述第一训练代码的转换而感测第一电压以及响应于对所述第二训练代码的转换而感测第二电压，并且其中，转换所述感测电压包括生成相应的第一数字电压信号和第二数字电压信号。
21.如权利要求20所述的方法，其中，处理所述数字电压信号包括确定所述第一数字电压信号与所述第二数字电压信号之间的差值以便生成所述误差信号。
22.如权利要求19所述的方法，进一步包括对数据输入信号和所述第一训练代码和所述第二训练代码进行多路复用以在转换操作模式下选择性地将所述数据输入信号传递至所述数模转换器并且在校准操作模式下选择性地将所述第一训练代码和所述第二训练代码传递至所述数模转换器。
23.如权利要求22所述的方法，进一步包括对所述选择性地传递的数据输入信号或训练代码中的某些位进行解码以便生成被施加至所述数模转换器进行转换的多个位。
24.如权利要求18所述的方法，其中，处理所述误差信号包括在生成所述数字校准信号时执行偏移校正和增益旋转两者。
CN201511022136.3A 2015-06-26 2015-12-30 自校准数模转换器 Active CN106301367B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/751,456 2015-06-26
US14/751,456 US9379728B1 (en) 2015-06-26 2015-06-26 Self-calibrated digital-to-analog converter

Publications (2)

Publication Number Publication Date
CN106301367A CN106301367A (zh) 2017-01-04
CN106301367B true CN106301367B (zh) 2020-03-17

Family

ID=56136507

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201511022136.3A Active CN106301367B (zh) 2015-06-26 2015-12-30 自校准数模转换器
CN201521130170.8U Withdrawn - After Issue CN205320061U (zh) 2015-06-26 2015-12-30 电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201521130170.8U Withdrawn - After Issue CN205320061U (zh) 2015-06-26 2015-12-30 电路

Country Status (2)

Country Link
US (1) US9379728B1 (zh)
CN (2) CN106301367B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102317536B1 (ko) * 2015-04-06 2021-10-27 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US9379728B1 (en) * 2015-06-26 2016-06-28 Stmicroelectronics International N.V. Self-calibrated digital-to-analog converter
CN107819465B (zh) 2017-10-25 2018-11-23 深圳锐越微技术有限公司 SoC基带芯片及其电流舵数模转换器的失配校准电路
US10122372B1 (en) 2017-12-22 2018-11-06 Keysight Technologies, Inc. Circuit including calibration for offset voltage compensation
CN108055039B (zh) * 2018-01-30 2021-01-15 合肥工业大学 一种用于tiadc采样时间误差的全数字校准模块及其校准方法
CN108508385A (zh) * 2018-03-06 2018-09-07 东南大学 一种低成本高精度自动校正方法
US10868557B2 (en) 2018-03-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd Analog to digital converter with current steering stage
EP3891565B1 (en) * 2019-01-24 2023-12-20 Siemens Aktiengesellschaft Component comprising a main module and an extension module and component calibration method
CN111628769B (zh) * 2019-02-27 2023-04-07 瑞昱半导体股份有限公司 数字模拟转换器装置与校正方法
US11711090B2 (en) * 2019-11-27 2023-07-25 Vervesemi Microelectronics Private Limited Current steering digital to analog converter (DAC) system to perform DAC static linearity calibration
US11152951B2 (en) * 2019-12-17 2021-10-19 Stmicroelectronics International N.V. Quad switched multibit digital to analog converter and continuous time sigma-delta modulator
IT202000007021A1 (it) * 2020-04-02 2021-10-02 St Microelectronics Srl Circuito convertitore, dispositivo e procedimento di compensazione dell'offset corrispondenti
CN111490786B (zh) * 2020-05-28 2023-12-29 上海金脉汽车电子有限公司 一种数模转换器的校准方法及装置
US11451240B2 (en) 2020-07-21 2022-09-20 Stmicroelectronics International N.V. Double data rate (DDR) quad switched multibit digital to analog converter and continuous time sigma-delta modulator
CN112653464B (zh) * 2020-12-28 2022-09-27 海光信息技术股份有限公司 数模转换电路、电流校准方法、装置及芯片
US11658670B2 (en) * 2021-01-28 2023-05-23 Avago Technologies International Sales Pte. Limited System and method of digital to analog conversion adaptive error cancelling
US11356111B1 (en) * 2021-03-11 2022-06-07 Nxp B.V. Self calibrating digital-to-analog converter
CN112764447A (zh) * 2021-04-07 2021-05-07 上海艾为微电子技术有限公司 动态失调校准电路、方法、芯片及电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272760A (en) * 1979-04-10 1981-06-09 Burr-Brown Research Corporation Self-calibrating digital to analog conversion system and method
US6130632A (en) * 1998-04-16 2000-10-10 National Semiconductor Corporation Digitally self-calibrating current-mode D/A converter
US6191715B1 (en) * 1998-10-29 2001-02-20 Burr-Brown Corporation System for calibration of a digital-to-analog converter
CN1835405A (zh) * 2005-03-15 2006-09-20 凌阳科技股份有限公司 减小谐波误差能量的装置与方法及数模转换器
US7466252B1 (en) * 2007-07-12 2008-12-16 Xilinx, Inc. Method and apparatus for calibrating a scaled current electronic circuit
CN101375507A (zh) * 2006-01-25 2009-02-25 Nxp股份有限公司 具有用于rc分布补偿的电容和/或电阻数字自校准装置的连续时间sigma-delta模数转换器
US7893856B2 (en) * 2009-04-15 2011-02-22 Telefonaktiebolaget Lm Ericsson (Publ) Digital-to-analog conversion circuit
US7920005B2 (en) * 2008-01-31 2011-04-05 Imec Large time constant steering circuit and instrumentation amplifier implementing same
CN104617953A (zh) * 2015-02-05 2015-05-13 成都振芯科技股份有限公司 一种适用于多通道分段式电流舵型数模转换器中电流源阵列的校准系统及方法
CN205320061U (zh) * 2015-06-26 2016-06-15 意法半导体国际有限公司 电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125361B2 (en) 2010-07-12 2012-02-28 Teledyne Scientific & Imaging, Llc Digital-to-analog converter (DAC) calibration system
US8493251B2 (en) * 2011-07-28 2013-07-23 Fujitsu Semiconductor Limited Self-calibrated DAC with reduced glitch mapping

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272760A (en) * 1979-04-10 1981-06-09 Burr-Brown Research Corporation Self-calibrating digital to analog conversion system and method
US6130632A (en) * 1998-04-16 2000-10-10 National Semiconductor Corporation Digitally self-calibrating current-mode D/A converter
US6191715B1 (en) * 1998-10-29 2001-02-20 Burr-Brown Corporation System for calibration of a digital-to-analog converter
CN1835405A (zh) * 2005-03-15 2006-09-20 凌阳科技股份有限公司 减小谐波误差能量的装置与方法及数模转换器
CN101375507A (zh) * 2006-01-25 2009-02-25 Nxp股份有限公司 具有用于rc分布补偿的电容和/或电阻数字自校准装置的连续时间sigma-delta模数转换器
US7466252B1 (en) * 2007-07-12 2008-12-16 Xilinx, Inc. Method and apparatus for calibrating a scaled current electronic circuit
US7920005B2 (en) * 2008-01-31 2011-04-05 Imec Large time constant steering circuit and instrumentation amplifier implementing same
US7893856B2 (en) * 2009-04-15 2011-02-22 Telefonaktiebolaget Lm Ericsson (Publ) Digital-to-analog conversion circuit
CN104617953A (zh) * 2015-02-05 2015-05-13 成都振芯科技股份有限公司 一种适用于多通道分段式电流舵型数模转换器中电流源阵列的校准系统及方法
CN205320061U (zh) * 2015-06-26 2016-06-15 意法半导体国际有限公司 电路

Also Published As

Publication number Publication date
CN205320061U (zh) 2016-06-15
US9379728B1 (en) 2016-06-28
CN106301367A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN106301367B (zh) 自校准数模转换器
US6369740B1 (en) Programmable gain preamplifier coupled to an analog to digital converter
US7589650B2 (en) Analog-to-digital converter with calibration
US7312732B2 (en) Devices and methods for calibrating amplifier stages and for compensating for errors in amplifier stages of series-connected components
Bult et al. An embedded 240-mW 10-b 50-MS/s CMOS ADC in 1-mm/sup 2
CN101800553B (zh) 采样
US7688237B2 (en) Apparatus and method for analog-to-digital converter calibration
US7688238B2 (en) Methods and systems for calibrating a pipelined analog-to-digital converter
US7535390B2 (en) Time-interleaved analog-to-digital converter and self-calibration method thereof
US8659460B2 (en) Successive approximation register ADC circuits and methods
US6310518B1 (en) Programmable gain preamplifier
US9344104B1 (en) Digital to analog converter and analog to digital converter calibration techniques
US10432181B2 (en) Data converter and impedance matching control method thereof
US9344106B2 (en) ADC calibration
US9276597B1 (en) Circuit and method for calibration of analog-to-digital converter
JP6725498B2 (ja) ハイブリッドデジタル−アナログ変換システム
US20150326238A1 (en) Semiconductor device
US6255979B1 (en) CMOS flash analog to digital converter compensation
Parmar et al. R-2R ladder circuit design for 32-bit digital-to-analog converter (DAC) with noise analysis and performance parameters
Rikan et al. A 6-bit 4 MS/s, VCM-based sub-radix-2 SAR ADC with inverter type comparator
Choi et al. A 1.2-V 12-b 120-MS/s SHA-free dual-channel Nyquist ADC based on midcode calibration
Li et al. A novel 20-bit R-2R DAC structure based on ordered element matching
Linnhoff et al. A 12 bit 8 GS/s randomly-time-interleaved SAR ADC with adaptive mismatch correction
Garrity et al. A single analog-to-digital converter that converts two separate channels (I and Q) in a broadband radio receiver
Jankunas Design and calibration of a 12-bit current-steering DAC using data-interleaving

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant