CN106292516A - 供电电压的信号路径感知路由 - Google Patents

供电电压的信号路径感知路由 Download PDF

Info

Publication number
CN106292516A
CN106292516A CN201610770358.1A CN201610770358A CN106292516A CN 106292516 A CN106292516 A CN 106292516A CN 201610770358 A CN201610770358 A CN 201610770358A CN 106292516 A CN106292516 A CN 106292516A
Authority
CN
China
Prior art keywords
channel
power supply
signal
route
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610770358.1A
Other languages
English (en)
Other versions
CN106292516B (zh
Inventor
哈洛尔德·库兹
汉斯·克莱恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN106292516A publication Critical patent/CN106292516A/zh
Application granted granted Critical
Publication of CN106292516B publication Critical patent/CN106292516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/17744—Structural details of routing resources for input/output signals
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1161—Signal processing, detect or deliver analog signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

本发明涉及供电电压的信号路径感知路由。描述了信号流感知供电路由的装置和方法。可编程路由系统被配置成基于功能块的信号信道将供电信号从发电机电路路由至一个或多个功能块。

Description

供电电压的信号路径感知路由
本申请是申请日为2012年09月11日，申请号为201210335647.0，发明名称为“供电电压的信号路径感知路由”的申请的分案申请。
相关申请
本申请要求于2012年4月6日提交的第61/621,408号美国临时申请的利益，通过引用并入该申请的全部内容。
技术领域
本公开内容一般涉及微控制器，并且特别地涉及作为混合信号阵列的一部分的微控制器。
背景技术
微控制器可以具有嵌入式处理器、存储器及特殊功能模拟和数字电路。在现有技术微控制器中发现的典型的模拟电路包括具有使用给定的功能参数的预置功能的连续时间(CT)放大器。例如，CT模拟放大器可能被配置为固定功能电路，例如电压放大器，其中某些参数，例如增益或者带宽可能通过编程被改变。
开关电容(SC)模拟电路也经常被包含到微控制器设计中。因为通过编程来改变电路功能和电路功能的参数可能是可能的，所以现有技术中的SC模拟电路比CT模拟电路稍微通用些。然而，出现在电流微控制器中的CT模拟电路和SC模拟电路一般均需要在使用之前进行编程，并且两者都不能被动态地编程(“动态(on-the-fly)”编程)。
在常规技术中，通用数字电路可以包含在微控制器实施中。这种数字电路被预编程以实现某些数字功能例如逻辑操作、算术功能、计数，等等。这些数字电路一般是以编程逻辑阵列(PLA)或者FPGA的形式。此外，这种需要预编程的数字电路一般不是可动态编程的(“动态”可编程)。这里主要的困难是这种数字电路的普遍性，其需要过多的数字逻辑，而这些数字逻辑反过来占据了半导体芯片上的大片面积并增加了制造成本。
关于微控制器使用的多个其它的设计要素未被解决，或者需要单独的功能来解决它们。例如，现有的设计不在具有数字电路的可编程阵列的相同半导体芯片上提供具有CT模拟电路和SC模拟电路的可编程模拟电路阵列。因此，实现在模拟电路和数字电路之间所必需的复杂通信的功能通常需要使用多个半导体芯片。另外，现有的微控制器实现一般需要预编程并且不能被动态地编程。
发明内容
提出了一种方法，包括：
使用集成电路的第一可编程互连将第一组可编程信号路径配置为在多个功能块之间的信号信道；以及
基于第一组可编程信号路径、使用第二可编程互连将第二组供电路径配置为供电信道。
配置第一组可编程信号路径可包括将多个功能块配置到多个信道中，每个信道包括在多个功能块中的至少两个之间的、第一组可编程信号路径中的至少一个，并且其中配置第二组供电路径可包括给多个信道中的每一个分配第二组供电路径中的一个。
该方法还可包括使用独立的发电机为供电信道中的每一个生成供电信号或者防护信号。
该方法还可包括使用多抽头发电机为供电信道中的每一个生成供电信号或者防护信号。
配置第二组供电路径可包括激活一个或多个供电选择开关的矩阵，供电选择开关中的每一个将供电信道中的一个连接至多个功能块中的一个或多个。
多个功能块可以是可编程的模拟块。
还提出了另一种方法，包括：
确定集成电路的第一数量的独立信道；
使用第一可编程互连给所述第一数量的独立信道中的每一个分配第二数量的功能块；
确定待由所述第一数量的独立信道使用的第三数量的供电域；
给所述第三数量的供电域中的每一个分配第四数量的发电机；以及
使用第二可编程互连将所述第一数量的独立信道中的一个或多个连接至所述第四数量的发电机。
该另一种方法还可包括确定第一数量的独立信道中的哪些需要彼此隔离。
连接可包括将相应的独立信道的功能块中的每一个连接至发电机中的相应的一个。
该另一种方法还可包括使用第四数量的发电机中的一个给第一数量的独立信道中的一个提供供电信号或者防护信号。
第二数量的功能块可以是可编程的模拟块。
本发明还提出一种装置，包括：
集成电路，其包括在多个功能块之间的多个信号信道，其中所述集成电路包括：
发电机电路，其提供多个供电信号；以及
第一可编程互连，其耦合至所述发电机电路并且能配置成基于所述多个信号信道路由所述多个供电信号。
集成电路可包括第二可编程互连，第二可编程互连可被配置成被编程以耦合多个功能块之间的多个信号信道。
发电机电路可包括多抽头发电机。
发电机电路可包括多个独立的发电机。
第一可编程互连可被配置成将多个供电信号的第一供电信号路由至多个信号信道中的第一信道并且将多个供电信号的第二供电信号路由至多个信号信道中的第二信道。
第一可编程互连可被配置成将第二供电信号路由至多个信号信道中的第三信道。
多个功能块可以是可编程的模拟块。
第一可编程互连可包括一个或多个供电选择开关的矩阵，供电选择开关中的每一个将来自发电机电路的多个供电信号中的一个连接至多个功能块中的一个或多个。
集成电路可包括数字子系统和模拟子系统，其中发电机电路和所述第一可编程互连可被实施在模拟子系统中。
附图说明
在附图的图中通过举例而不是限制的方式阐述了本发明，其中：
图1示出了具有用于路由供电电压的可编程路由系统的处理设备的核心架构的一个实施方式。
图2示出了具有用于路由供电电压的可编程路由系统的处理设备的核心架构的另一实施方式。
图3示出了具有可编程电源路由系统的可编程模拟子系统的一个实施方式，其中可编程电源路由系统位于SAR ADC块中并且源自SAR ADC块。
图4是到多个系统块的常规的供电路由的一个实施方式的框图。
图5是基于信号路由到多个系统块的供电路由的另一实施方式的框图。
图6是从多抽头发电机到多个系统块的供电路由的另一实施方式的框图。
图7是从多个独立的发电机到多个系统块的供电路由另一实施方式的框图。
图8是按照一个实施方式对可变供电路由进行编程的方法的流程图。
具体实施方式
描述了信号流感知供电路由的装置和方法。在一个实施方式中，可编程路由系统被配置成基于功能块的信号信道将供电信号从发电机电路路由到一个或多个功能块。在以下的描述中，为了说明的目的，阐述了许多特定细节以提供对本发明的全面理解。然而，对本领域中的技术人员而言，很明显可以无需这些特定细节来实践本发明。在其它的实例中，未详细地示出但以框图示出公知的电路、结构和技术以避免不必要地使该描述的理解变得模糊。
在描述中对“一个实施方式(one embodiment)”或者“一实施方式(anembodiment)”的引用意味着结合实施方式描述的特定特征、结构、或者特性被包含在本发明的至少一个实施方式中。位于本描述中的不同位置处的短语“在一个实施方式中(in oneembodiment)”不一定指同一实施方式。
图1示出了处理设备100的核心架构的一个实施方式，所述处理设备100具有用于路由供电电压的可编程路由系统126。在一个实施方式中，处理设备100是芯片上可编程系统设备的核心架构，例如使用在由Cypress半导体公司(圣何塞，加利福尼亚)提供的系列产品中的核心架构。在一个实施方式中，处理设备100具有或者核心架构，上述每个核心框架均由Cypress半导体公司开发。可选地，如对于在具有本公开内容的益处的领域中的普通技术人员而言将要理解的是，处理设备100可以是其它类型的集成电路。
在一个实施方式中，核心架构包括数字子系统110。数字子系统110包括通用数字块阵列111，该通用数字块阵列包括多个通用数字块(UDB)112、CAN2.0接口控制器(CAN2.0)113、I2C主和从控制器(I2CM/S)114、多个多功能数字块(MDB)115和全速USB2.0接口控制器(FSUSB2.0)116。MDB 115可以被配置成实现常见的数字功能例如定时器、计数器和脉冲宽度调制器(PWM)。数字子系统110还可以包括通信外围设备，例如以太网、高速USB、USB主机、串行总线(PCI Express)、IEE1394串行总线接口、SD读卡器和其它设备(未示出)。数字系统110的元件可以被耦合至数字互连152和/或系统总线154。
核心架构还可以包括模拟子系统120。模拟子系统可以包括LCD直接驱动块121、数字滤波器块(DFB)122、多个开关电容/连续时间混合功能模拟(SC/CT)块123、温度传感器块124、电容式感测(CapSenseTM)块125、多个数字模拟转换器126、模拟数字转换器(ADC)127(该模拟数字转换器(ADC)127包括Δ-ΣADC 128)、多个运算放大器(opamps)129和多个比较器(CMP)130。模拟子系统120可以包括逐次逼近寄存器(SAR)、可编程增益放大器(PGA)和其它的模拟外围设备(未示出)。模拟子系统120的元件可以被耦合至模拟互连150和/或系统总线154。CapSenseTM块125可以被耦合至与模拟子系统120的其它元件分开的模拟互连150。
核心架构100还可以包括存储器子系统135、CPU子系统140及编程和调试子系统145。存储器子系统135可以包括EEPROM块136、同步随机存取存储器(SRAM)137、外部存储器接口(EMIF)块138、和闪存(FLASH)139。存储器子系统135还可以包括超高速缓冲存储系统或者存储器加速器(未示出)。CPU子系统140可以包括CPU 141、中断控制器142和总线桥控制器(DMA/PHUB)143，该总线桥控制器可以包括直接存储器存取(DMA)控制器144。编程和调试子系统145可以包括编程块146、及调试和追踪块147以及边界扫描块148。编程和调试子系统可以被耦合至CPU子系统。CPU子系统和存储器系统可以被耦合至系统总线154。存储器子系统135可以通过系统总线154被耦合至CPU子系统140。在一个实施方式中，闪存139可以被直接地耦合至CPU 141。
核心架构100还可以包括系统级资源160。系统级资源可以包括时钟子系统161和电力管理子系统171。时钟子系统161可以包括内部低速振荡器块(ILO)162、看门狗定时器(WDT)和唤醒控制器块163、实时时钟(RTC)/定时器块164、内部主振荡器块(IMO)165、晶体振荡器块(Xtal Osc)166、时钟树167、电力管理器168和复位块169。在一个实施方式中，RTC/定时器块164和ILO 162可以被耦合至WDT和唤醒控制器块163。在另一实施方式中，时钟树167可以被耦合至Xtal Osc块166和IMO 165。电力管理系统171可以包括上电复位(POR)和低电压检测(LVD)块172、睡眠电力块173、1.8V内部调节器(LDO)174、开关式电源(例如，开关式泵，SMP)175和电力管理器178。开关式电源可以实现升压电路、降级电路(bust circuit)或者两者。电力管理器178可以被耦合至时钟子系统161的电力管理器168。在一个实施方式中，系统级资源160可以被耦合至系统总线154。
核心架构100还可以包括多个插脚102。插脚102可以被用于将核心架构100的元件连接到芯片外元件或者将信号路由到芯片上元件以内或以外或者路由到设备的不同插脚上。核心架构100还可以包括多个特殊输入/输出(SIO)104和通用输入/输出(GPIO)106。SIO104可以被耦合至数字互连152。GPIO 106可以被耦合至模拟互连150、数字互连152、RTC/定时器块164、和/或Xtal Osc块166。核心架构还可以包括USB输入/输出(USB PHY)108，其可以被耦合至FSUSB 2.0 116。
在一个实施方式中，可编程路由系统126被实施在模拟子系统120中。在一个实施方式中，可编程路由系统126包括用于将第一组可编程信号路径配置为功能块之间的信号信道的第一可编程互连。可编程路由系统126还包括用于基于第一组可编程信号路径将第二组供电路径配置为供电信道的第二可编程互连。在另一实施方式中，如对于在具有本公开内容的益处的领域中的普通技术人员而言将要理解的是，可编程路由系统126可以被实施在其它的位置中。例如，当可编程路由系统被用于为数字部件路由供电信号时，可编程路由系统126可以被全部或部分地实施在数字子系统110中。下面参考图3-图8描述了关于可编程路由系统126的细节。
图2示出了处理设备200的核心架构的另一实施方式，所述处理设备200具有用于路由供电电压的可编程路由系统226。在一个实施方式中，处理设备200具有由Cypress半导体公司开发的核心架构。在所描述的实施方式中，处理设备200包括CPU和存储器子系统240、外围设备250、系统资源260、和可编程I/O 270。外围设备250包括外围互连(MMIO)253、可编程数字子系统210、可编程模拟子系统220、端口接口和数字系统互连(DSI)252、和各种其它的部件230，例如比较器、电容式感测块、LCD直接驱动块、CAN接口控制器、I2C M/S、MDB、和FSUSB 2.0，如本文所描述的。MDB可以被配置成实现常见的数字功能，例如定时器、计数器和脉冲宽度调制器(PWM)。多种其它的部件可以是通信外围设备，例如以太网、高速USB、USB主机、串行总线、IEE1394串行总线接口、SD读卡器和其它的设备。可编程数字子系统210和其他部件230中的一些被耦合至端口接口和数字子系统互连(DSI)252。可编程数字子系统210、可编程模拟子系统220和其他部件230被耦合至外围互连(MMIO)253。可编程模拟子系统220和其他部件230中的一些被耦合至可编程I/O 270。
数字子系统210包括通用数字块阵列211，该通用数字块阵列包括多个UDB 212。数字子系统210还可以包括其它的接口控制器、多功能数字块、通信外围设备、或者类似物。数字系统210的元件可以被耦合至数字互连252和/或外围互连(MMIO)253，外围互连(MMIO)253被耦合至CPU和存储器子系统240的系统互连254。CPU和存储器子系统240可以包括闪存、SRAM、SROM块和CPU，上述器件中的每一个均耦合至系统互连254。如对于在具有本公开内容的益处的领域中的普通技术人员而言将要理解的是，CPU和存储器子系统240可以包括其它的部件。
核心架构200还可以包括模拟子系统220。模拟子系统220可以包括逐次逼近寄存器(SAR)ADC块221、可编程通用模拟块(UAB)222、和模拟路由223。在一个实施方式中，可编程路由系统226被实施在SAR221中。在另一实施方式中，可编程路由系统226被实施在可编程模拟子系统220的一个或多个其它的部件中。在另一实施方式中，如对于在具有本公开内容的益处的领域中的普通技术人员而言将要理解的是，可编程路由系统226可以被实施在其它的位置。例如，当可编程路由系统被用于为数字部件路由供电信号时，可编程路由系统226可以被全部或部分地实施在数字子系统210中。下面参考图3-8描述了关于可编程路由系统226的细节。
核心架构200还可以包括系统级资源260。系统级资源260可以包括时钟子系统261和电力管理子系统271。时钟子系统261可以包括如本文描述的多个部件，例如ILO、WDT、时钟控制、IMO、ECO、PLL、CLKD、WCO，或者类似部件。电力管理系统171可以包括如本文描述的多个部件，例如睡眠控制、WIC、POR、LVD、REF、BOD、升压、PWRSYS、NV锁存器，或者类似部件。在一个实施方式中，系统级资源260可以被耦合至外围互连253。
核心架构200还可以包括多个插脚202。插脚202可以被用于将核心架构200的元件连接到芯片外元件或者将信号路由到芯片上元件以内或以外或者路由到设备的不同插脚上。核心架构200还可以包括多个SIO和GPIO。可编程I/O 270还可以包括高速I/O矩阵、物理接口(PHY)、SARMUX(例如，逐次逼近寄存器(SAR)转换器中的复用器)、CTB、和类似物。核心架构200还可以包括USB输入/输出(USB PHY)108，其可以被耦合至FSUSB 2.0 116。
图2示出了在处理设备200的整个核心架构背景中作为模拟子系统220的一部分的可编程路由系统226。应当注意到，虽然本文描述的实施方式在模拟子系统220的背景中进行了描述，但是该模拟子系统可以被应用到处理设备的其它部件，例如电容式感测部件、触摸感测部件、LP比较器、或者类似物。
在可编程模拟子系统220的背景内，可编程路由系统226可以给模拟部件馈电，如图3所示。
图3示出了具有可编程电源路由系统226的可编程模拟子系统的一个实施方式，其中可编程电源路由系统226源自SAR ADC块221。在一实施方式中，可编程路由系统226包括一个或多个充电泵并且可编程路由系统226被配置成将供电信道326路由到可编程模拟子系统220的模拟部件。被路由的供电信道326可以是多供电总线，这些多电供总线在供电的下沉点(sinking point)处是可选择的，以便分配供电信道使其与信号信道对应。还应该注意到，如对于在具有本公开内容的益处的领域中的普通技术人员而言将要理解的是，供电信道326可以被用于路由供电信号、屏蔽信号、接地、或者基底网。同样地，可编程路由系统226被配置成基于信号信道通过供电信道来路由这些不同类型的供电信号。虽然在SAR ADC块221中示出，但是可编程路由系统226可以被实施在模拟子系统220的其他的块中。
通常，电路需要电源网和防护网。系统设计者通常被迫为芯片上的或者系统中的多个信道产生供电和防护，并且必须仔细注意可能由于通过共享的供电或者防护网进行耦合而导致的在信道之间的串扰。在信道被预先确定的固定系统的情况下，这些供电可以被谨慎处理并且使问题缓和。在可编程系统中，很难预期这种系统折衷并且可能导致对供电的过度设计(以缓和潜在的串扰问题)或者可能导致噪声/串扰耦合问题。
为了优化系统的设计和该系统的使用，本文描述的实施方式目的在于，供电和防护是可分配的资源，正如可编程系统的其它部分一样。电源连接件(包括源自外部的正/负供电、泵送正/负供电、接地、基底和阱连接件)是在系统内的信道到信道串扰的源。当在一系统中可以基于信号路径和其传输信息来分配和路由这些资源时，可以改进该系统并且可以减少这些供电的成本。本文描述的实施方式基于信号路径来提供对供电信号和防护信号的路由，以便提高信号保真度并且由于信号不必支持信道到信道的抑制而减少生成供电/防护信号的成本。在生成供电/防护信号并且以相当大的金属宽度和旁路来路由供电/防护信号时，造成了关于所生成的供电/防护信号的较大的区域和电力消耗。
本文描述的实施方式把供电和防护资源分成可信道化的部分。实施方式可以被用来基于不同信道的信道化和信号有效载荷来分配这些资源的使用。实施方式还可以被用于将这些资源路由到处理设备中。本文描述的实施方式还可以被用于基于系统状态或者系统活动来动态地分配和路由供电和防护资源。
图4是到多个系统块410的常规供电路由400的一个实施方式的框图。供电路由400给多个系统块410提供供电网或者供电防护而不论多个信道的信号路径如何。例如，在所描述的实施方式中，存在三个信道，信道A402、信道B 404和信道C 406。信道A402具有在四个系统块410之间的信号路径414。在四个系统块410之间的信号路径414的信号流是从左到右。四个系统块410之间的信道B 404具有从左到右的信号路径416。信道B 404还具有从第一系统块410到信道C 406的第二系统块410，并且返回到信道B 404的第三系统块410的信号路径418。信道C 406还具有在两个第一系统块410之间的信号路径420。供电/防护网412被耦合至三个信道中的每一个。更具体地，供电/防护网412被耦合至三个信道的系统块中的每一个。由于供电/防护网412被耦合至全部三个信道，所以存在如本文描述的信道到信道串扰的可能性。
图5是基于信号路由的、到多个系统块410的供电路由500的另一实施方式的框图。供电路由500具有与如由类似的参考标记指示的供电路由400相同的设置。然而，供电路由500按照不同信道的系统块的信号路径分配并路由供电/防护网512和514。特别地，第一供电/防护网512被耦合至信道A 402的系统块410。第二供电/防护网514被耦合至信道B 404和信道C 406的系统块410。以这种方式，供电/防护网512可以将信道A402与信道B 404和信道C 406隔离。在本实施方式中，信号路径414、416、418和420被配置为第一组信号路径以路由在处理设备的多个功能块之间的信号信道，以及配置为第二组供电路径作为基于第一组信号路径的供电信道。供电路由500可以被配置成在多个信道中具有多个系统块410，每个信道具有在至少两个系统块之间的信号路径中的一个。供电路由500被配置成具有这样的供电路由，其中，信道中的每一个对应第二组供电路径中的一个。供电信道可以与信道一对一对应。可选地，供电信道可以与不只一个信道对应，例如图5中所示出的。
在一个实施方式中，供电/防护网512被配置成路由供电信号。在另一实施方式中，供电/防护网512被配置成路由防护信号。在另一实施方式中，供电/防护网512和供电/防护网514被配置成路由不同的供电信号或者不同的防护信号。在另一实施方式中，供电/防护网512被配置成路由供电信号并且供电/防护网514被配置成路由防护信号。可选地，供电/防护网512被配置成路由防护信号并且供电/防护网514被配置成路由供电信号。当然，如对于在具有本公开内容的益处的领域中的普通技术人员而言将要理解的是，其它数量的信道、信号路径、供电信号、防护信号可以被使用在其它的配置中。
在一个实施方式中，系统块410是可编程的模拟块。在另一实施方式中，系统块410是可编程的模拟块和数字块。在另一实施方式中，系统块410是数字块。可选地，如对于在具有本公开内容的益处的领域中的普通技术人员而言将要理解的是，系统块410可以是处理设备的其它的电路。在一个实施方式中，系统块410是可编程系统块410。在另一实施方式中，系统块410可以是可编程的和非可编程的块(例如，固定功能块)，或者仅仅是非可编程的块。
在另一实施方式中，供电/防护网512和514被配置成从多抽头发电机接收供电或者防护信号，例如图6中所示出的。在另一实施方式中，供电/防护网512和514被配置成从多个独立的发电机接收供电或者防护信号，例如图7中所示出的。
图6是从多抽头发电机610到多个系统块410的供电路由600的另一实施方式的框图。多抽头发电机610被配置成产生多个输出，这些输出被耦合至多个供电/防护网612-618。以这种方式，系统块410可以被连接至多抽头发电机610的多个输出中的任何一个。多个供电或防护信号到不同的系统块的路由发生在多抽头发电机610中。应当注意到，多抽头发电机610可以包括被动结构，比如接地或者基底网，以提供接地或者防护信号。例如，供电/防护网612-618可以被配置成接收相同的供电信号或者相同的防护信号。可选地，供电/防护网612-618可以被配置成接收供电信号或者防护信号的任何组合。
图7是从多个独立的发电机710到多个系统块410的供电路由700的另一实施方式的框图。多个独立的发电机710均被配置成产生供电信号或者防护信号。例如，在一个实施方式中，独立的发电机710可以是被动结构，例如当提供防护信号或者接地时为地面或者基底网。独立的发电机710被耦合至一个或多个供电选择开关720的矩阵。供电选择开关720的输出被耦合至系统块410。以这种方式，系统块410可以被连接至多个独立的发电机710中的任何一个以接收不同的供电信号或者防护信号中的任何一个。如与多抽头发电机相比，多个供电或防护信号的路由发生在多个独立的供电上。在一个实施方式中，供电开关720的矩阵被配置成将供电信道中的一个连接至多个系统块410中的一个。
图8是按照一个实施方式对可变供电路由进行编程的方法800的流程图。可以通过处理逻辑来实现方法800，该处理逻辑可以包括硬件(电路、专用逻辑，等等)、软件(例如运行在通用计算系统或者专用机器上的软件)、固件(嵌入式软件)、或者它们的任何组合。在一个实施方式中，处理设备100或者200执行方法800。在另一实施方式中，模拟子系统120或者220执行方法800。在另一实施方式中，可编程路由系统126或者226执行方法800。
参考图8，方法800开始于确定独立信道的数量(块802)。接下来，处理逻辑给信道中的每个分配块(块804)。处理逻辑确定哪些信道需要与其它的信道隔离(块806)。处理逻辑还确定所需的独立供电域的数量(块808)，并且给每个供电域分配发电机(块810)。接下来，处理逻辑将块连接至它们的信道化的供电域(块812)，并且方法800结束。
在该方法的另一实施方式中，处理逻辑确定处理设备的第一数量的独立信道。接下来，处理逻辑给第一数量的独立信道中的每一个分配第二数量的功能块。处理逻辑确定待由第一数量的独立信道使用的第三数量的供电域并且给第三数量的独立供电域中的每一个分配第四数量的发电机。处理逻辑将第一数量的独立信道中的一个或多个连接至第四数量的发电机。
在又一实施方式中，处理逻辑确定第一数量的独立信道中的哪些需要彼此隔离。在另一实施方式中，处理逻辑将相应的独立信道的功能块中的每一个连接至发电机中的相应的一个。在另一实施方式中，处理逻辑使用第四数量的发电机中的一个给第一数量的独立信道中的一个提供供电信号或者防护信号。如本文所描述的，这些块可以是可编程的模拟块或者如本文描述的其它的块。
在另一实施方式中，用户基于在处理设备上可用的资源来开发系统实施方式。用户基于系统实施方式来分配资源。信号路径基于这些资源的分配而被配置在所分配的资源之间。然后用户基于信号路径的信号流和资源使用来给这些所分配的资源分配供电和防护。在另一实施方式中，如对于在具有本公开内容的益处的领域中的普通技术人员而言将要理解的是，根据在系统状态改变或者系统活动改变期间的需要可重新路由这些供电和防护。
本文描述的实施方式可以允许供电和防护网被设计为具有较不死板的输出，这导致较稀疏的路由和更少的旁路。在一些实例中，这样可以减少20％的旁路区域。本文描述的实施方式还可以被用于减少从信道到信道的串扰。在一些实例中，可对串扰进行从80dB到100dB的隔离。可选地，如对于在具有本公开内容的益处的领域中的普通技术人员而言将要理解的是，可以实现其它的减少。
使用本文描述的实施方式，处理设备可以被编程，以便为可分配的供电制订计划。处理设备可以具有关于这些可分配供电的适当的路由和控制。用户可以使用多种工具来感知块之间的信号路径和信号流并且相应地路由可分配的供电。用于路由信号路径的相同工具可以被配置成基于信号路径来路由可分配的供电。
本文描述的本发明的实施方式包括多种操作。可以通过硬件部件、软件、固件、或者它们的组合来执行这些操作。如本文所使用的，术语“coupled to(耦合至)”可以意为直接地耦合或者通过一个或多个中间部件来间接地耦合。在本文描述的在多种总线上提供的信号中的任何一个可以与其它的信号时间多路复用并且被提供在一个或多个公共的总线上。另外，在电路部件或者块之间的互连可以被示出为总线或者单个信号线。总线中的每一个可以可选地为一个或多个单个信号线并且单个信号线中的每一个可以可选地为总线。
某些实施方式可以被实施为可以包括存储在计算机可读介质上的指令的计算机程序产品。这些指令可以被用于对通用目的或者特殊用途的处理器进行编程以实现所描述的操作。计算机可读介质包括用于以可由机器(例如，计算机)读取的形式(例如，软件、处理应用程序)来存储或者传送信息的任何机构。计算机可读存储介质可以包括，但是不局限于，磁性存储介质(例如，软盘)；光学存储介质(例如，CD-ROM)；磁-光存储介质；只读存储器(ROM)；随机存取存储器(RAM)；可擦除可编程存储器(例如，EPROM和EEPROM)；闪存，或者适用于存储电子指令的另一类型的介质。计算机可读传送介质包括，但是不局限于，电子、光学、声学、或者其它形式的传播信号(例如，载波、红外线信号、数字信号、或者类似信号)、或者适用于传送电子指令的另一类型的介质。
另外，一些实施方式可以被实践在分布式计算环境中，在该分布式计算环境中，计算机可读介质被存储在不只一个计算机系统上和/或由不只一个计算机系统执行。另外，在计算机系统之间传送的信息可以被拉动或者推送穿过连接该计算机系统的传送介质。
虽然本文方法的操作以特定顺序示出和描述，但是可以改变每一方法的操作顺序以使得可按相反的顺序来执行某些操作或者使得某些操作可至少部分地被实现为与其它的操作同时发生。在另一实施方式中，不同的操作的指令或者子操作可按间歇的和/或交替改变的方式。
在前述的说明书中，已经参考特定的示例性的实施方式描述了本发明。然而，可以做出各种修改和改变而没有偏离如在所附权利要求中阐述的本发明的广义精神和范围将是明显的。相应地，本说明书和附图被认为是说明性的而不是限制性的意义。

Claims (10)

1.一种方法，包括：
处理逻辑使用集成电路的第一可编程互连将第一组可编程信号路径配置为在多个功能块之间的信号信道；以及
所述处理逻辑基于所述第一组可编程信号路径，使用第二可编程互连将第二组供电路径配置为供电信道。
2.根据权利要求1所述的方法，其中所述处理逻辑配置所述第一组可编程信号路径包括将所述多个功能块配置到多个信道中，每个信道包括在所述多个功能块中的至少两个之间的、所述第一组可编程信号路径中的至少一个，并且其中所述处理逻辑配置所述第二组供电路径包括给所述多个信道中的每一个分配所述第二组供电路径中的一个。
3.根据权利要求1所述的方法，还包括使用独立的发电机为所述供电信道中的每一个生成供电信号或者防护信号。
4.根据权利要求1所述的方法，还包括使用多抽头发电机为所述供电信道中的每一个生成供电信号或者防护信号。
5.根据权利要求1所述的方法，其中配置所述第二组供电路径还包括激活一个或多个供电选择开关的矩阵，所述供电选择开关中的每一个将所述供电信道中的一个连接至所述多个功能块中的一个或多个。
6.根据权利要求1所述的方法，其中所述多个功能块是可编程的模拟块。
7.一种方法，包括：
确定集成电路的第一数量的独立信道；
使用第一可编程互连给所述第一数量的独立信道中的每一个分配第二数量的功能块；
确定待由所述第一数量的独立信道使用的第三数量的供电域；
给所述第三数量的独立供电域中的每一个分配第四数量的发电机；以及
处理逻辑使用第二可编程互连将所述第一数量的独立信道中的一个或多个连接至所述第四数量的发电机。
8.根据权利要求7所述的方法，还包括：所述处理逻辑确定所述第一数量的独立信道中的哪些需要彼此隔离。
9.根据权利要求7所述的方法，其中所述处理逻辑的连接包括将相应的独立信道的功能块中的每一个连接至所述发电机中的相应的一个。
10.根据权利要求7所述的方法，还包括使用所述第四数量的发电机中的一个给所述第一数量的独立信道中的一个提供供电信号或者防护信号。
CN201610770358.1A 2012-04-06 2012-09-11 供电电压的信号路径感知路由 Active CN106292516B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261621408P 2012-04-06 2012-04-06
US61/621,408 2012-04-06
US13/536,844 US8760195B2 (en) 2012-04-06 2012-06-28 Signal path aware routing of supply voltages
US13/536,844 2012-06-28
CN201210335647.0A CN103365239B (zh) 2012-04-06 2012-09-11 供电电压的信号路径感知路由

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210335647.0A Division CN103365239B (zh) 2012-04-06 2012-09-11 供电电压的信号路径感知路由

Publications (2)

Publication Number Publication Date
CN106292516A true CN106292516A (zh) 2017-01-04
CN106292516B CN106292516B (zh) 2019-11-12

Family

ID=49291814

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610770358.1A Active CN106292516B (zh) 2012-04-06 2012-09-11 供电电压的信号路径感知路由
CN201210335647.0A Active CN103365239B (zh) 2012-04-06 2012-09-11 供电电压的信号路径感知路由

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210335647.0A Active CN103365239B (zh) 2012-04-06 2012-09-11 供电电压的信号路径感知路由

Country Status (2)

Country Link
US (2) US8760195B2 (zh)
CN (2) CN106292516B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11442482B2 (en) 2019-09-30 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Low-dropout (LDO) regulator with a feedback circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760195B2 (en) * 2012-04-06 2014-06-24 Cypress Semiconductor Corporation Signal path aware routing of supply voltages
CN104615949B (zh) * 2015-03-02 2017-08-25 中国电子科技集团公司第五十八研究所 基于电源隔离的提高硬件木马检测分辨率的电路设计方法及对硬件木马的检测方法
CN104615950B (zh) * 2015-03-02 2017-08-25 中国电子科技集团公司第五十八研究所 能检测极小硬件木马的电路设计方法及检测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050028124A1 (en) * 2003-08-01 2005-02-03 Eilas Gedamu System and method for automatically routing power for an integrated circuit
CN101142543A (zh) * 2005-02-14 2008-03-12 高通股份有限公司 用于启用各个电源域的分布式馈电电源开关电路
CN101174828A (zh) * 2006-10-10 2008-05-07 阿尔特拉公司 具有开关选通门电路电平变换器的可编程多电源区
US20080111581A1 (en) * 2006-11-09 2008-05-15 King Wai Wong Configurable asic for use with a programmable i/o module
CN101399537A (zh) * 2007-09-14 2009-04-01 阿尔特拉公司 具有可调节管体偏置和供电电路的集成电路
CN103365239B (zh) * 2012-04-06 2016-09-21 赛普拉斯半导体公司 供电电压的信号路径感知路由

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694327A (en) 1992-09-02 1997-12-02 Texas Instruments Incorporated Asynchronous state machine attribute compeller
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6601222B1 (en) 2000-10-13 2003-07-29 International Business Machines Corporation Coupled noise estimation and avoidance of noise-failure using global routing information
US6944842B1 (en) 2001-06-27 2005-09-13 Xilinx, Inc. Method for making large-scale ASIC using pre-engineered long distance routing structure
US6622294B2 (en) 2001-09-28 2003-09-16 Intel Corporation Adaptive power routing and shield sharing to reduce shield count
US7739624B2 (en) 2002-07-29 2010-06-15 Synopsys, Inc. Methods and apparatuses to generate a shielding mesh for integrated circuit devices
US7161088B2 (en) 2003-12-04 2007-01-09 Dell Products L.P. System, method and apparatus for optimizing power delivery and signal routing in printed circuit board design
US8095903B2 (en) 2004-06-01 2012-01-10 Pulsic Limited Automatically routing nets with variable spacing
US7367007B1 (en) 2005-06-29 2008-04-29 Xilinx, Inc. Method of routing a design to increase the quality of the design
EP2174491A2 (en) 2007-06-11 2010-04-14 Nxp B.V. Removing 2fh cross talk for tv
US8487655B1 (en) * 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
US8671376B2 (en) * 2012-03-28 2014-03-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Computer system and method for performing a routing supply and demand analysis during the floor planning stage of an integrated circuit design process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050028124A1 (en) * 2003-08-01 2005-02-03 Eilas Gedamu System and method for automatically routing power for an integrated circuit
CN101142543A (zh) * 2005-02-14 2008-03-12 高通股份有限公司 用于启用各个电源域的分布式馈电电源开关电路
CN101174828A (zh) * 2006-10-10 2008-05-07 阿尔特拉公司 具有开关选通门电路电平变换器的可编程多电源区
US20080111581A1 (en) * 2006-11-09 2008-05-15 King Wai Wong Configurable asic for use with a programmable i/o module
CN101399537A (zh) * 2007-09-14 2009-04-01 阿尔特拉公司 具有可调节管体偏置和供电电路的集成电路
CN103365239B (zh) * 2012-04-06 2016-09-21 赛普拉斯半导体公司 供电电压的信号路径感知路由

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11442482B2 (en) 2019-09-30 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Low-dropout (LDO) regulator with a feedback circuit
TWI787656B (zh) * 2019-09-30 2022-12-21 台灣積體電路製造股份有限公司 電壓調節器電路以及提供供電電壓的方法

Also Published As

Publication number Publication date
CN103365239A (zh) 2013-10-23
US8854081B1 (en) 2014-10-07
CN106292516B (zh) 2019-11-12
CN103365239B (zh) 2016-09-21
US8760195B2 (en) 2014-06-24
US20130265081A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
US10634722B1 (en) Combined analog architecture and functionality in a mixed-signal array
US8547135B1 (en) Self-modulated voltage reference
US20200169259A1 (en) System level interconnect with programmable switching
US9690278B1 (en) Method and apparatus for high-level programs with general control flow
US20160026606A1 (en) Node card management in a modular and large scalable server system
CN101819556B (zh) 一种信号处理板
CN106292516B (zh) 供电电压的信号路径感知路由
CN103902459A (zh) 确定共享虚拟内存页面管理模式的方法和相关设备
CN206021259U (zh) 虚拟串口序列号可固定的usb‑uart集线器
CN108140067A (zh) 交互式多步骤物理合成
WO2016076963A1 (en) System and method for preparing partially reconfigurable circuit designs
CN104484309B (zh) 一种支持部分可重构的航天用SoC的实现方法
Chen et al. Technology mapping and clustering for FPGA architectures with dual supply voltages
US9998105B2 (en) Programmable switched capacitor block
US20160170459A1 (en) Power management in a discrete memory portion
CN205844977U (zh) 一种基于飞腾1500a处理器的计算机控制主板及计算机
CN104866460A (zh) 一种基于SoC的容错自适应可重构系统与方法
CN109725940A (zh) 用于计算系统启动的方法和计算系统
CN102279713B (zh) 一种物理多分区计算机体系结构的分区逻辑控制方法
RU174347U1 (ru) Вычислительный модуль
US9831864B2 (en) Programmable switched capacitor block
Batista et al. Control and data acquisition ATCA/AXIE board designed for high system availability and reliability of nuclear fusion experiments
Thomas et al. HoneyComb: an application-driven online adaptive reconfigurable hardware architecture
JP6087663B2 (ja) 構成情報生成装置およびその制御方法
CN219758827U (zh) 计算模块及计算装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant