CN106291500A - 基于fpga的片上系统及其目标检测方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的片上系统的目标检测方法，其主要思路为：模拟接收机获取模拟信号，并将获取的模拟信号转化为I路模拟信号和Q路模拟信号，数据采集和模数转换模块对所述I路模拟信号和Q路模拟信号分别进行采样后进行模数转换，得到数字复信号，然后向状态机发送接收标识；DDR2‑SDRAM对所述数字复信号进行缓存；状态机根据所述接收标识开始从DDR2‑SDRAM中读取缓存的数字复信号，记录每个数据在数据矩阵中的坐标；数据处理模块获取米字窗，计算数据矩阵参考数据的均值，进而确定数字矩阵中存在的目标以及目标的位置坐标，同时获得数据计算完成标识，并向状态机发送数据计算完成标识，即数据处理完成。

Description

基于FPGA的片上系统及其目标检测方法

技术领域

本发明属于雷达目标检测技术领域，特别涉及一种基于FPGA的偏上系统及其目标检测方法，适用于针对噪声、杂波或干扰环境下目标的检测和跟踪。

背景技术

雷达接收的回波信号中不但包含有目标，也有各种噪声、杂波和干扰信号，采用固定门限进行检测时，如果门限设高了，则可能发生漏检；门限设置低了，则会产生大量虚警。为了提高雷达的性能，现代雷达信号处理中通常采用各种杂波抑制措施，如动目标显示MTI、动目标检测MTD；但是，即使采用了上述方法，仍然有杂波剩余。当大量的虚假目标被录用的时候很容易是雷达接收机过载，所以需要采用各种恒虚警的方法来保证雷达信号检测具有恒虚警率特性。

恒虚警处理一般不能提高性噪比，反而会有性噪比损失，参考单元数越小，平均估计产生的起伏就越大，噪声起伏会引起虚警概率加大，若要维持恒定的虚警概率，那么必须提高输出的性噪比，这个需要提高的性噪比损失称为虚警损失。

研究发现，雷达背景中的噪声和杂波是在距离和多普勒域二维同时存在，并且局部噪声在剔除异常值后，可以认为是平稳的高斯随机过程；另外恒虚警处理一般在一维平面进行，也可以在距离-多普勒二维平面进行联合滑窗处理，这样利用了两个维度的信息，更有利于目标的检测；并且考虑到硬件处理的有效性，选择单元平均恒虚警(CA-CFAR)检测器来实现，CA-CFAR检测器常用的距离-多普勒二维平面恒虚警处理窗的选取方式包含两种，一种是矩形窗，选取的参考单元较多，运算量大；另外一种是十字窗，选取的参考单元不足，在均匀杂波背景中，检测性能不稳定。

发明内容

针对上述两种参考窗检测性能的不足，本发明的目的在于提出一种基于FPGA的片上系统及其目标检测方法，该种基于FPGA的片上系统及其目标检测方法能够检测出杂波背景或者强干扰环境中出现的多个目标，并且能够提高检测性能。

为了实现上述目的，本发明采用如下技术方案予以实现。

技术方案一：

一种基于FPGA的片上系统，包括：状态控制模块、数据采集和模数转换模块、同步动态随机存取存储器、数据处理模块以及模拟接收机；所述数据处理模块，包括：检测单元、恒虚警率检测器、乘法器和比较器；

所述模拟接收机单向通讯连接数据采集和模数转换模块，所述数据采集和模数转换模块单向通讯连接同步动态随机存取存储器，所述数据采集和模数转换模块单向通讯连接状态机，所述同步动态随机存取存储器单向通讯连接状态机，所述状态机单向通讯连接检测单元，所述检测单元单向通讯连接恒虚警率检测器，所述恒虚警率检测器单向通讯连接乘法器，所述乘法器单向通讯连接比较器，所述检测单元单向通讯连接比较器；

所述模拟接收机用于获取模拟信号，并将获取的模拟信号转化为I路模拟信号和Q路模拟信号，然后将所述I路模拟信号和Q路模拟信号分别发送至数据采集和模数转换模块；

所述数据采集和模数转换模块用于接收模拟接收机发送过来的I路模拟信号和Q路模拟信号，并根据奈奎斯特采样定理对所述I路模拟信号和Q路模拟信号分别进行采样，得到模拟复信号，再对所述模拟复信号进行模数转换，得到数字复信号，然后将所述数字复信号通过数据总线串行发送至同步动态随机存取存储器，同时向状态机发送接收标识；

同步动态随机存取存储器模块用于接收数据采集和模数转换模块发送过来的数字复信号，并对接收到的所述数字复信号进行缓存，然后再通过数据总线将缓存的数字复信号串行发送至状态机；

所述状态机用于接收数据采集和模数转换模块发送过来的接收标识，并根据所述接收标识开始从同步动态随机存取存储器；模块中读取缓存的数字复信号，当读取所述缓存的数字复信号完成后，状态机处于数据处理状态；其中，所述接收标识表明状态机当前处于数据接收状态；

当状态机处于数据处理状态时，状态机控制检测单元接收所述数字复信号，并对所述数字复信号进行平方率检波，得到平方率检波后的数字复信号，将所述平方率检波后的数字复信号记为参考数据x和待检测数据y，然后将所述参考数据x发送至恒虚警率检测器，将所述待检测数据y发送至比较器；

所述恒虚警率检测器用于接收检测单元发送过来的参考数据x，并对所述参考数据x进行恒虚警率检测，得到参考数据x的均值Z，然后将参考数据x的均值Z发送至乘法器；

所述乘法器预设门限系数α，并接收恒虚警率检测器发送过来的参考数据x的均值Z，根据所述预设门限系数α和所述参考数据x的均值Z，计算得到参考数据x的门限值T，然后将所述参考数据x的门限值T发送至比较器；

所述比较器用于接收乘法器发送过来的参考数据x，以及接收检测单元发送过来的待检测数据y，并进行目标判定：当待检测数据y大于参考数据x的门限值T时，则确定目标存在；当待检测数据y小于参考数据x的门限值T时，则确定目标不存在。

技术方案二：

一种基于FPGA的片上系统的目标检测方法，应用于权利要求1所述的基于FPGA的片上系统，所述基于FPGA的片上系统，包括：状态控制模块、数据采集和模数转换模块、同步动态随机存取存储器、模拟接收机、检测单元、恒虚警率检测器、乘法器和比较器，所述基于FPGA的片上系统的目标检测方法，包括以下步骤：

步骤1，模拟接收机获取模拟信号，并将获取的模拟信号转化为I路模拟信号和Q路模拟信号，然后将所述I路模拟信号和Q路模拟信号分别发送至数据采集和模数转换模块；

数据采集和模数转换模块接收模拟接收机发送过来的I路模拟信号和Q路模拟信号，并根据奈奎斯特采样定理对所述I路模拟信号和Q路模拟信号分别进行采样，得到模拟复信号，再对所述模拟复信号进行模数转换，得到数字复信号，然后将所述数字复信号通过数据总线串行发送至同步动态随机存取存储器，同时向状态机发送接收标识；

步骤2，同步动态随机存取存储器模块接收数据采集和模数转换模块发送过来的数字复信号，并对接收到的所述数字复信号进行缓存，然后再通过数据总线将缓存的数字复信号串行发送至状态机；

所述状态机设置数据矩阵，并接收数据采集和模数转换模块发送过来的接收标识，所述数据矩阵为空，然后根据所述接收标识开始从同步动态随机存取存储器模块中读取缓存的数字复信号，所述缓存的数字复信号包含M个数据，并将读取的数据按照读取顺序存入数据矩阵中，同时记录每个数据在数据矩阵中的坐标；M为大于0的偶数；

步骤3，检测单元包括待检测单元、参考单元和保护单元，状态机控制检测单元接收所述数字复信号，并对所述数字复信号进行平方率检波，得到平方率检波后的数字复信号，将所述平方率检波后的数字复信号记为参考数据x和待检测数据y，所述参考单元包含2n个，分别对应存放所述参考数据x，所述待检测数据y存放于待检测单元中，所述保护单元有M个，分别位于待检测单元的周围；

数据处理模块根据参考单元和保护单元各自包含的个数在数据矩阵中设置米字窗，即米字窗的中心点为待检测单元，待检测单元周围一圈的单元均为米字窗的保护单元，然后根据参考单元的个数分别在保护单元的横轴方向、竖轴方向和45度角方向取指定个数的单元作为米字窗的八个边，所述指定个数是人为设定的自然数，进而得到米字窗；

步骤4，将所述米字窗置于数据矩阵左上角第一个单元处，并按照从左到右、从上到下的顺序在数据矩阵上滑动，同时记录米字窗滑过的每一个单元数据，进而将米字窗滑过的所有数据进行全加运算，得到数据矩阵的参考数据，再计算数据矩阵参考数据的均值，最后将所述数据矩阵参考数据的均值与米字窗中心点中的值进行比较：

若数据矩阵参考数据的均值小于米字窗中心点中的值，则确定数字矩阵中存在目标；反之，则确定数据矩阵中不存在目标；

步骤5，确定存在目标后，记录目标的位置坐标，同时获得数据计算完成标识，并向状态机发送数据计算完成标识，即数据处理完成。

本发明的有益效果：本发明在硬件处理数据时，将数据导入到数据矩阵中，计算时可同时导出，并行地进行读取数据和计算数据，减少了运算时间；同时本发明采用米字窗作为恒虚警检测的参考窗，有效的减少了计算复杂度。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1是本发明的基于FPGA的片上系统框图；

图2是使用本发明方法得到的米字窗示意图。

具体实施方式

实施例1

信号的检测都是在干扰背景中进行的，除了系统噪声外，干扰背景中还包括海浪、云雨、山丘、建筑物、森林等反射的回波信号，敌方施放的人工有源和无源干扰(如干扰发射机和金属箔条)，以及与有用目标混杂在一起的邻近干扰目标和它的旁瓣(如采用脉冲压缩的雷达)；对于海上目标检测来说，主要是海浪、海上漂浮物等的干扰，这些干扰阻碍了雷达工作，使信号的检测变得困难。在信号检测中尤其关注一类错误判决概率，即虚警概率的变化，虚警概率是信号检测中的主要技术指标之一；信号的恒虚警率检测是在干扰信号强度变化时，对信号进行恒虚警率处理，进而使得虚警概率保持不变。在雷达的信号检测中，恒虚警率检测能保证计算机不因干扰太强而过载，从而保证在强干扰下系统仍能正常工作。因此在雷达的信号检测中必须采用恒虚警率(CFAR)处理技术，否则虚警概率将在很大范围内变化，雷达系统将不能正常工作。

当前背景下，尤其是在现代高技术战争条件下，要求恒虚警检测能快速地寻找到目标。已有的恒虚警检测算法硬件实施复杂度较高，无法满足快速寻找目标的要求。

本发明是一种基于FPGA的片上系统及其目标检测方法能够完成数据采集和模数转换、数据运算、数据传输以及状态控制。

参见图1，为本发明的基于FPGA的片上系统框图；所述基于FPGA的片上系统包括：状态控制模块、数据采集和模数转换模块、同步动态随机存取存储器(DDR2-SDRAM)、数据处理模块以及模拟接收机；所述数据处理模块，包括：检测单元、恒虚警率(CFAR)检测器、乘法器和比较器；其中状态控制模块和数据处理模块各自功能在一个现场可编程门阵列(FPGA)芯片内实现，数据采集和模数转换模块功能在一个双通道高速模数(AD)转换芯片实现。

所述模拟接收机单向通讯连接数据采集和模数转换模块，所述数据采集和模数转换模块通过数据总线单向通讯连接同步动态随机存取存储器(DDR2-SDRAM)，所述数据采集和模数转换模块单向通讯连接状态机，所述同步动态随机存取存储器(DDR2-SDRAM)通过数据总线单向通讯连接状态机，所述状态机单向通讯连接检测单元，所述检测单元单向通讯连接恒虚警率(CFAR)检测器，所述恒虚警率(CFAR)检测器单向通讯连接乘法器，所述乘法器单向通讯连接比较器，所述检测单元单向通讯连接比较器。

状态控制模块包含状态机，所述状态机包含状态控制字，所述状态控制字用于控制数据处理模块的状态，分为数据接收状态和数据处理状态。

模拟接收机用于获取模拟信号，并将获取的模拟信号转化为I路模拟信号和Q路模拟信号，然后将所述I路模拟信号和Q路模拟信号分别发送至数据采集和模数转换模块。

数据采集和模数转换模块，为一个双通道高速模数(AD)转换芯片，用于接收模拟接收机发送过来的I路模拟信号和Q路模拟信号，并根据奈奎斯特采样定理对所述I路模拟信号和Q路模拟信号分别进行采样，得到模拟复信号，再对所述模拟复信号进行模数转换，得到数字复信号，然后将所述数字复信号通过数据总线串行发送至同步动态随机存取存储器(DDR2-SDRAM)，同时向状态机发送接收标识。

同步动态随机存取存储器(DDR2-SDRAM)模块用于接收数据采集和模数转换模块发送过来的数字复信号，并对接收到的所述数字复信号进行缓存，然后再通过数据总线将缓存的数字复信号串行发送至状态机。

所述状态机用于接收数据采集和模数转换模块发送过来的接收标识，并根据所述接收标识开始从同步动态随机存取存储器(DDR2-SDRAM)模块中读取缓存的数字复信号，当读取所述缓存的数字复信号完成后，状态机处于数据处理状态；其中，所述接收标识表明状态机当前处于数据接收状态。

当状态机处于数据处理状态时，状态机控制检测单元接收所述数字复信号，并对所述数字复信号进行平方率检波，得到平方率检波后的数字复信号，将所述平方率检波后的数字复信号记为参考数据x和待检测数据y，x＝[x_2n,...,x_n+2,x_n+1,x_n,...,x₂,x₁]，i∈{1,2,…,2n}，x_i表示参考数据x中的第i个数据，n为自然数；然后将所述参考数据x发送至恒虚警率检测器，将所述待检测数据y发送至比较器。

所述恒虚警率检测器用于接收检测单元发送过来的参考数据x，并对所述参考数据x进行恒虚警率检测，得到参考数据x的均值Z，然后将参考数据x的均值Z发送至乘法器。

所述乘法器预设门限系数α，并接收恒虚警率检测器发送过来的参考数据x的均值Z，根据所述预设门限系数α和所述参考数据x的均值Z，计算得到参考数据x的门限值T，然后将所述参考数据x的门限值T发送至比较器；其中，预设的门限系数α取经验值4。

所述比较器用于接收乘法器发送过来的参考数据x，以及接收检测单元发送过来的待检测数据y，并进行目标判定：当待检测数据y大于参考数据x的门限值T时，则确定目标存在；当待检测数据y小于参考数据x的门限值T时，则确定目标不存在。

其中，所述参考数据x的均值Z和所述参考数据x的门限值T，其计算公式分别为：

Z＝(x_2n+x_2n-1+...+x₂+x₁)/2n

T＝α×Z

本发明基于FPGA的片上系统实现两维恒虚警，提出一种有效的状态机，所述状态机控制各个模块之间的运作，保证了二维恒虚警检测的性能。

实施例2

参见图2，为使用本发明方法得到的米字窗示意图；用于二维恒虚警检测目标，其中二维恒虚警检测目标方法的实现同实施例1，本发明基于FPGA的片上系统，提出一种能够降低硬件复杂度、减少检测时间的基于FPGA的片上系统的目标检测方法，包括以下步骤：

步骤1，模拟接收机获取模拟信号，并将获取的模拟信号转化为I路模拟信号和Q路模拟信号，然后将所述I路模拟信号和Q路模拟信号分别发送至数据采集和模数转换模块。

数据采集和模数转换模块，为一个双通道高速模数(AD)转换芯片，接收模拟接收机发送过来的I路模拟信号和Q路模拟信号，并根据奈奎斯特采样定理对所述I路模拟信号和Q路模拟信号分别进行采样，得到模拟复信号，再对所述模拟复信号进行模数转换，得到数字复信号，然后将所述数字复信号通过数据总线串行发送至同步动态随机存取存储器(DDR2-SDRAM)，同时向状态机发送接收标识。

步骤2，同步动态随机存取存储器(DDR2-SDRAM)模块接收数据采集和模数转换模块发送过来的数字复信号，并对接收到的所述数字复信号进行缓存，然后再通过数据总线将缓存的数字复信号串行发送至状态机。

所述状态机设置数据矩阵，并接收数据采集和模数转换模块发送过来的接收标识，然后根据所述接收标识开始从同步动态随机存取存储器(DDR2-SDRAM)模块中读取缓存的数字复信号，所述缓存的数字复信号包含M个数据，并将读取的数据按照读取顺序存入数据矩阵中，同时记录记下每个数据在数据矩阵中的坐标。

步骤3，检测单元包括待检测单元、参考单元和保护单元，状态机控制检测单元接收所述数字复信号，并对所述数字复信号进行平方率检波，得到平方率检波后的数字复信号，将所述平方率检波后的数字复信号记为参考数据x和待检测数据y，所述参考单元包含2n个，分别对应存放所述参考数据x，所述待检测数据y存放于待检测单元中，所述保护单元有M个，分别位于待检测单元的周围，M为大于0的偶数。

数据处理模块根据参考单元和保护单元各自包含的个数在数据矩阵中设置米字窗，即米字窗的中心点为待检测单元，待检测单元周围一圈的单元均为米字窗的保护单元，然后根据参考单元的个数分别在保护单元的横轴方向、竖轴方向和45度角方向取指定个数的单元作为米字窗的八个边，所述指定个数是人为设定的自然数，进而得到米字窗；将所述米字窗作为恒虚警检测的参考窗进行目标检测。

如图2所示，图2为使用本发明方法得到的米字窗示意图；其中，黑色单元部分为待检测数据y，横线填充的部分分别为米字窗的八个边，竖线填充部分分别为米字窗的保护单元，所述米字窗的保护单元不进行目标判定，所述米字窗的八个边包含的单元，与米字窗的保护单元和待检测单元的大小相同。

步骤4，将所述米字窗置于数据矩阵左上角第一个单元处，并按照从左到右、从上到下的顺序在数据矩阵上滑动，同时记录米字窗滑过的每一个单元数据，进而将米字窗滑过的所有数据进行全加运算，得到数据矩阵的参考数据，再计算数据矩阵参考数据的均值，最后将所述数据矩阵参考数据的均值与米字窗中心点中的值进行比较。

若数据矩阵参考数据的均值小于米字窗中心点中的值，则确定数字矩阵中存在目标；反之，则确定数据矩阵中不存在目标。

步骤5，确定存在目标后，记录目标的位置坐标，同时获得数据计算完成标识，并向状态机发送数据计算完成标识，即数据处理完成。

本发明大幅度降低了硬件复杂度，使之具有更好工程可实现性；运算复杂度大幅度降低，减少了检测时间，具有更好的实时性能。

Claims (5)

1.一种基于FPGA的片上系统，其特征在于，包括：状态控制模块、数据采集和模数转换模块、同步动态随机存取存储器、数据处理模块以及模拟接收机；所述数据处理模块，包括：检测单元、恒虚警率检测器、乘法器和比较器；

所述模拟接收机单向通讯连接数据采集和模数转换模块，所述数据采集和模数转换模块单向通讯连接同步动态随机存取存储器，所述数据采集和模数转换模块单向通讯连接状态机，所述同步动态随机存取存储器单向通讯连接状态机，所述状态机单向通讯连接检测单元，所述检测单元单向通讯连接恒虚警率检测器，所述恒虚警率检测器单向通讯连接乘法器，所述乘法器单向通讯连接比较器，所述检测单元单向通讯连接比较器；

所述模拟接收机用于获取模拟信号，并将获取的模拟信号转化为I路模拟信号和Q路模拟信号，然后将所述I路模拟信号和Q路模拟信号分别发送至数据采集和模数转换模块；

所述数据采集和模数转换模块用于接收模拟接收机发送过来的I路模拟信号和Q路模拟信号，并根据奈奎斯特采样定理对所述I路模拟信号和Q路模拟信号分别进行采样，得到模拟复信号，再对所述模拟复信号进行模数转换，得到数字复信号，然后将所述数字复信号通过数据总线串行发送至同步动态随机存取存储器，同时向状态机发送接收标识；

同步动态随机存取存储器模块用于接收数据采集和模数转换模块发送过来的数字复信号，并对接收到的所述数字复信号进行缓存，然后再通过数据总线将缓存的数字复信号串行发送至状态机；

所述状态机用于接收数据采集和模数转换模块发送过来的接收标识，并根据所述接收标识开始从同步动态随机存取存储器；模块中读取缓存的数字复信号，当读取所述缓存的数字复信号完成后，状态机处于数据处理状态；其中，所述接收标识表明状态机当前处于数据接收状态；

当状态机处于数据处理状态时，状态机控制检测单元接收所述数字复信号，并对所述数字复信号进行平方率检波，得到平方率检波后的数字复信号，将所述平方率检波后的数字复信号记为参考数据x和待检测数据y，然后将所述参考数据x发送至恒虚警率检测器，将所述待检测数据y发送至比较器；

所述恒虚警率检测器用于接收检测单元发送过来的参考数据x，并对所述参考数据x进行恒虚警率检测，得到参考数据x的均值Z，然后将参考数据x的均值Z发送至乘法器；

所述乘法器预设门限系数α，并接收恒虚警率检测器发送过来的参考数据x的均值Z，根据所述预设门限系数α和所述参考数据x的均值Z，计算得到参考数据x的门限值T，然后将所述参考数据x的门限值T发送至比较器；

所述比较器用于接收乘法器发送过来的参考数据x，以及接收检测单元发送过来的待检测数据y，并进行目标判定：当待检测数据y大于参考数据x的门限值T时，则确定目标存在；当待检测数据y小于参考数据x的门限值T时，则确定目标不存在。

2.如权利要求1所述的一种基于FPGA的片上系统，其特征在于，所述状态控制模块包含状态机，所述状态机包含状态控制字，所述状态控制字用于控制数据处理模块的状态，分为数据接收状态和数据处理状态。

3.如权利要求1所述的一种基于FPGA的片上系统，其特征在于，所述数据采集和模数转换模块，为一个双通道高速模数转换芯片。

4.如权利要求1所述的一种基于FPGA的片上系统，其特征在于，所述参考数据x，x＝[x_2n,...,x_n+2,x_n+1,x_n,...,x₂,x₁]，i∈{1,2,…,2n}，x_i表示参考数据x中的第i个数据，n为自然数；

所述参考数据x的均值Z和所述参考数据x的门限值T，其表达式分别为：

Z＝(x_2n+x_2n-1+...+x₂+x₁)/2n

T＝α×Z。

5.一种基于FPGA的片上系统的目标检测方法，应用于权利要求1所述的基于FPGA的片上系统，所述基于FPGA的片上系统，包括：状态控制模块、数据采集和模数转换模块、同步动态随机存取存储器、模拟接收机、检测单元、恒虚警率检测器、乘法器和比较器，所述基于FPGA的片上系统的目标检测方法，其特征在于，包括以下步骤：

步骤1，模拟接收机获取模拟信号，并将获取的模拟信号转化为I路模拟信号和Q路模拟信号，然后将所述I路模拟信号和Q路模拟信号分别发送至数据采集和模数转换模块；

数据采集和模数转换模块接收模拟接收机发送过来的I路模拟信号和Q路模拟信号，并根据奈奎斯特采样定理对所述I路模拟信号和Q路模拟信号分别进行采样，得到模拟复信号，再对所述模拟复信号进行模数转换，得到数字复信号，然后将所述数字复信号通过数据总线串行发送至同步动态随机存取存储器，同时向状态机发送接收标识；

步骤2，同步动态随机存取存储器模块接收数据采集和模数转换模块发送过来的数字复信号，并对接收到的所述数字复信号进行缓存，然后再通过数据总线将缓存的数字复信号串行发送至状态机；

所述状态机设置数据矩阵，并接收数据采集和模数转换模块发送过来的接收标识，所述数据矩阵为空，然后根据所述接收标识开始从同步动态随机存取存储器模块中读取缓存的数字复信号，所述缓存的数字复信号包含M个数据，并将读取的数据按照读取顺序存入数据矩阵中，同时记录每个数据在数据矩阵中的坐标；M为大于0的偶数；

步骤3，检测单元包括待检测单元、参考单元和保护单元，状态机控制检测单元接收所述数字复信号，并对所述数字复信号进行平方率检波，得到平方率检波后的数字复信号，将所述平方率检波后的数字复信号记为参考数据x和待检测数据y，所述参考单元包含2n个，分别对应存放所述参考数据x，所述待检测数据y存放于待检测单元中，所述保护单元有M个，分别位于待检测单元的周围；

数据处理模块根据参考单元和保护单元各自包含的个数在数据矩阵中设置米字窗，即米字窗的中心点为待检测单元，待检测单元周围一圈的单元均为米字窗的保护单元，然后根据参考单元的个数分别在保护单元的横轴方向、竖轴方向和45度角方向取指定个数的单元作为米字窗的八个边，所述指定个数是人为设定的自然数，进而得到米字窗；

步骤4，将所述米字窗置于数据矩阵左上角第一个单元处，并按照从左到右、从上到下的顺序在数据矩阵上滑动，同时记录米字窗滑过的每一个单元数据，进而将米字窗滑过的所有数据进行全加运算，得到数据矩阵的参考数据，再计算数据矩阵参考数据的均值，最后将所述数据矩阵参考数据的均值与米字窗中心点中的值进行比较：

若数据矩阵参考数据的均值小于米字窗中心点中的值，则确定数字矩阵中存在目标；反之，则确定数据矩阵中不存在目标；

步骤5，确定存在目标后，记录目标的位置坐标，同时获得数据计算完成标识，并向状态机发送数据计算完成标识，即数据处理完成。