CN106254182B - 一种ip网络测试仪的时间同步装置 - Google Patents
一种ip网络测试仪的时间同步装置 Download PDFInfo
- Publication number
- CN106254182B CN106254182B CN201610799834.2A CN201610799834A CN106254182B CN 106254182 B CN106254182 B CN 106254182B CN 201610799834 A CN201610799834 A CN 201610799834A CN 106254182 B CN106254182 B CN 106254182B
- Authority
- CN
- China
- Prior art keywords
- frequency
- time
- 1pps
- module
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
- H04L43/106—Active monitoring, e.g. heartbeat, ping or trace-route using time related information in packets, e.g. by adding timestamps
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Cardiology (AREA)
- General Health & Medical Sciences (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electric Clocks (AREA)
Abstract
本发明涉及一种IP网络测试仪的时间同步装置,其包括FPGA处理器、PHY芯片、PLL锁相环和恒温晶体振荡器。其中,1588报文输入接口经由PHY芯片连接至FPGA处理器,主机级联SYNC输入、主机级联SYNC输出、UTC时间输入、1PPS频率/时间输入接口分别连接至FPGA处理器,10MHz频率输入接口和恒温晶体振荡器经由PLL锁相环连接至FPGA处理器。FPGA处理器与网络测试仪的主控CPU具有通信连接,FPGA处理器还连接至测试模块,以便输出1PPS频率和TeleSync同步时间信息至测试模块;PLL锁相环连接至测试模块,以输出25MHz频率信息至测试模块。本发明具有适用范围广、时延测试的准确度高的优点,同时还大大降低了同步所需的成本。
Description
技术领域
本发明属于网络通信技术领域,尤其涉及一种IP网络测试仪的时间同步装置。
背景技术
时延是评价网络设备(或系统)性能或质量的一项重要参数,对于承载了语音或视频业务的网络系统尤为重要。网络设备(或系统)时延测试有两种方法:一种是往返时延测试,另一种是直接单向时延测试。往返时延测试通常采用ICMP echo/reply,TCP SYN/ACK手段,由于发送和返回会存在路径不对称情况,故这种测试方法不够精确。对于网络设备的时延性能测试需求必须使用网络测试仪采取单向时延测试方法进行测试。
如图1所示,用网络测试仪测试网络设备(或系统)的时延参数时,会遇到下面三种情况:(a)被测设备(或系统)对接单测试主机内的多个模块测试时延;(b)被测设备(或系统)对接多测试主机测试时延;(c)异地被测设备(或系统)分别对接异地测试主机测试时延。
上述提到的三种时延测试场景,需要测试仪的模块之间,测试仪主机之间,异地测试仪主机之间有共同的时基参考(相同的触发时刻和系统内的绝对时间)才能准确测出网络设备的时延参数。
当前网络设备已经在使用的同步技术有1588,SYNCE,NTP,GPS。其中1588和SYNCE,NTP是在网络设备的业务端口发送1588报文和SYNCE,NTP报文实现的,在报文中提取时戳。GPS同步,则是直接通过GPS天线接收信号,恢复出1PPS或其他频率以及UTC时间信息。
对于IP网络测试仪产品,如果完全采用网络设备的同步实现方式,则需要每个测试端口上都能实现Master/Slave发送/接收1588,NTP或SYNCE报文,这会极大增加单端口的成本。如果采用天线接收GPS信号实现GPS同步,同样会较大地增加单台测试仪的成本。
发明内容
针对现有技术之不足,本发明提供了一种IP网络测试仪的时间同步装置,其包括FPGA处理器、PHY芯片、PLL锁相环、恒温晶体振荡器和以下物理接口:1588报文输入、主机级联SYNC输入、主机级联SYNC输出、UTC时间输入、1PPS频率/时间输入、10MHz频率输入,其中,
1588报文输入接口经由PHY芯片连接至FPGA处理器,主机级联SYNC输入、主机级联SYNC输出、UTC时间输入、1PPS频率/时间输入接口分别连接至所述FPGA处理器,10MHz频率输入接口和所述恒温晶体振荡器经由PLL锁相环连接至所述FPGA处理器;
所述FPGA处理器与网络测试仪的主控CPU具有通信连接,所述FPGA处理器还连接至测试模块,以便输出1PPS频率和TeleSync同步时间信息至所述测试模块;所述PLL锁相环连接至所述测试模块,以输出25MHz频率信息至所述测试模块。
根据一个优选实施方式,所述FPGA处理器包括PTP模块、MUX模块以及时钟模块,其中,所述PTP模块和所述时钟模块分别连接至所述MUX模块,所述1588报文输入接口经由PHY芯片连接至所述PTP模块,所述主机级联SYNC输入、主机级联SYNC输出、UTC时间输入、1PPS频率/时间输入接口分别连接至所述MUX模块。
根据一个优选实施方式,当本地网络测试仪作为同步主设备时,利用所述FPGA处理器内部的时钟模块生产时间信息,经过MUX模块输出1PPS频率和TeleSync时间信息给本机内的测试模块;所述测试模块的25MHz基准输入由恒温晶体振荡器提供;MUX模块同时输出同步信息到SYNC输出接口,用于连接其他从属模式下的网络测试仪。
根据一个优选实施方式,当本地网络测试仪作为同步从设备时,通过SYNC输入接口连接本地的工作在主模式下的测试仪,所述SYNC输入接口包含1路1PPS频率和1路TeleSync同步时间信息。
根据一个优选实施方式,当本地网络测试仪作为同步从设备时,通过1588报文输入接口连接到本地的1588网络中,1588同步报文进入同步模块中的PHY芯片,由PHY芯片在物理层提取时戳,时戳提取后输出触发给FPGA处理器,FPGA处理器输出1PPS到PPL锁相环中产出25MHz频率,然后将1PPS频率、TeleSync同步时间信息、和25MHz频率发送给本机内的所有测试模块。
根据一个优选实施方式,当本地网络测试仪作为同步从设备时,通过UTC时间输入接口和1PPS频率/时间输入接口连接GPS时间服务器,1PPS和UTC信号进入MUX模块处理后输出1PPS频率和TeleSync时间信息,1PPS频率通过PLL锁相环产生25MHz频率,时间同步装置将1PPS频率、TeleSync时间信息和25MHz频率发送给本机内的所有测试模块。
根据一个优选实施方式,当本地网络测试仪作为同步从设备时,通过1PPS频率/时间输入接口连接IRIG-B时间服务器,FPGA处理器对1FPS信号进行处理后输出1PPS频率和TeleSync时间信息,1PPS频率通过PLL锁相环产生25MHz频率,时间同步装置将1PPS频率、TeleSync时间信息和25MHz频率发送给本机内的所有测试模块。
本发明具有以下有益技术效果:
本发明的IP网络测试仪的时间同步装置能够适用于网络测试仪作为同步主设备和从设备的情形,此外,时间同步装置能够接入GPS时钟源,1588网络,IRIG时钟源,相较于现有的网络设备同步方法,具有适用范围广、时延测试的准确度高的优点,同时还大大降低了同步所需求的成本。
附图说明
图1是现有技术中采用网络测试仪测试网络设备的时延参数的示意图;
图2是本发明的IP网络测试仪的时间同步装置的结构示意图;
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地说明,所描述的实施例仅为本发明的部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员所获得的所有其他实施例,都属于本发明保护的范围。
如图2所示,本发明的IP网络测试仪的时间同步装置包括FPGA处理器、PHY芯片、PLL锁相环、恒温晶体振荡器和以下物理接口:1588报文输入、主机级联SYNC输入、主机级联SYNC输出、UTC时间输入、1PPS频率/时间输入、10MHz频率输入接口。
1588报文输入接口经由PHY芯片连接至FPGA处理器,主机级联SYNC输入、主机级联SYNC输出、UTC时间输入、1PPS频率/时间输入接口分别连接至FPGA处理器。10MHz频率输入接口和恒温晶体振荡器经由PLL锁相环连接至FPGA处理器。
FPGA处理器与网络测试仪的主控CPU具有通信连接,FPGA处理器还连接至测试模块,以便输出1PPS频率和TeleSync同步时间信息至测试模块。PLL锁相环连接至测试模块,PLL锁相环能够输出25MHz频率信息至测试模块。
具体地,FPGA处理器包括PTP模块、MUX模块以及时钟模块。其中,PTP模块和时钟模块分别连接至MUX模块,1588报文输入接口经由PHY芯片连接至PTP模块,主机级联SYNC输入、主机级联SYNC输出、UTC时间输入、1PPS频率/时间输入接口分别连接至MUX模块。
下面对IP网络测试仪的时钟同步装置的工作原理进行具体说明:
时钟同步装置可以接受四种基准输入,分别是1588同步报文,GPS频率/时间,IRIG-B频率/时间,自定义级联频率/时间。在没有上述四种输入的情况下,同步装置内可以自己产生频率和时间信息。同步装置需要在上述五种同步源中选择其中一种,经过校准后发送给每一个测试模块,这样每个测试端口都能够同步开始和结束,从而保证了时延测试的准确性。
图2中的Host CPU为测试仪主控CPU,用于下发一些时钟模块的配置数据,在测试仪主机上运行的程序上可以通过界面选择同步源,观察同步状态,即是否锁定。
如图2所示,当测试仪作为同步主设备时,利用FPGA处理器内部的时钟模块TimeGenerator生产时间信息,经过MUX模块输出1PPS频率和TeleSync时间信息给本机内的测试模块Test Module。测试模块的25MHz基准输入由本地的恒温晶体振荡器OCXO提供。MUX模块同时输出同步信息到SYNC输出接口,用于连接其他从模式下的网络测试仪,SYNC输出接口包含1路1PPS频率和1路TeleSync同步时间信息。
可选地,当本地测试仪作为同步从设备时,可以通过同步接口SYNC输入连接本地的工作在主模式下的测试仪,SYNC输入接口包含1路1PPS频率和1路TeleSync同步时间信息。SYNC输入接口数据进入FPGA处理器内的MUX和Calibration模块完成选用和传输链路的时延校准,输出的1PPS进入PLL产生25MHz频率。最后,本地测试仪内的测试模块获取到时间同步装置提供的1PPS+TeleSync+25MHz频率和时间信息。
可选地,当本地测试仪作为同步从设备时,可以通过1588报文输入接口连接到本地的1588网络中,1588同步报文进入同步模块中的PHY芯片,由PHY芯片在物理层提取时戳,时戳提取后输出触发给FPGA。在FPGA内有PTP协议处理模块,提取PTP报文中的绝对时间信息。PTP模块输出1PPS和时间信息到MUX和Calibration模块中,经过复选和校准,输出1PPS到PPL中产出25MHz时钟,然后1PPS+TeleSync+25MHz频率和时间信息发送给本机内的所有测试模块。
可选地,当本地测试仪作为同步从设备时,可以通过UTC接口和1PPS频率/时间输入接口连接GPS时间服务器。1PPS和UTC信号进入FPGA的MUX模块,输出1PPS频率和TeleSync时间信息。其中1PPS频率进入PPL产生25MHz频率。时间同步装置将1PPS+TeleSync+25MHz频率和时间信息发送给本机内的所有测试模块。
可选地,当本地测试仪作为同步从设备时,可以通过1PS接口(与1PPS接口复用)连接IRIG-B时间服务器,此时1PPS接口内传输的是1FPS信号,即1秒中发送一帧数据,这一帧数据中包含时间信息。同样地,FPGA从1FPS帧中回复出1PPS频率和TeleSync时间信息,用1PPS频率通过PLL产生25MHz频率。时间同步装置将1PPS+TeleSync+25MHz频率和时间信息发送给本机内的所有测试模块。
IP网络测试仪的同步需求与网络设备在线网运行所需的同步需求是有差异的。前面提到,网络测试仪的同步需求来源于网络设备的时延测试需求。网络测试仪对接被测设备时为流量报文的发起端和接收端,只需要网络测试仪的发送端口和接收端口有相同的时基参考就行,实现上只需要1个同步模块同步外部参考源,将同步信息发送给每个测试模块,而不需在测试端口上发送用于同步的报文。GPS同步实现,可以将GPS RF信号接收处理部分交由GPS时间服务器完成,测试仪接入GPS时间服务器的输出的1PPS(或其他频率信号)和UTC时间信息就行,这样本地多台测试器设备只需要1台对接GPS时间服务器,作为同步主设备,其他设备作为从设备通过线缆级联到上一台主设备上,这样可以减少GPS时间服务器的输出端口,从而减少同步需求的成本。
目前用于网络设备同步的外部基准源有GPS时钟源,1588网络,IRIG时钟源。本发明的时钟同步模块的能够接入以上同步源,其中GPS同步源为GPS时服务器输出的时钟和时间信息。因此,本发明具有较广的适用范围,同时还大大降低了同步所需求的成本。
需要注意的是,上述具体实施例是示例性的,本领域技术人员可以在本发明公开内容的启发下想出各种解决方案,而这些解决方案也都属于本发明的公开范围并落入本发明的保护范围之内。本领域技术人员应该明白,本发明说明书及其附图均为说明性而并非构成对权利要求的限制。本发明的保护范围由权利要求及其等同物限定。
Claims (6)
1.一种IP网络测试仪的时间同步装置,其特征在于,其包括FPGA处理器、PHY芯片、PLL锁相环、恒温晶体振荡器和以下物理接口:1588报文输入、主机级联SYNC输入、主机级联SYNC输出、UTC时间输入、1PPS频率/时间输入、10MHz频率输入,其中,
1588报文输入接口经由PHY芯片连接至FPGA处理器,主机级联SYNC输入、主机级联SYNC输出、UTC时间输入、1PPS频率/时间输入接口分别连接至所述FPGA处理器,10MHz频率输入接口和所述恒温晶体振荡器经由PLL锁相环连接至所述FPGA处理器;
所述FPGA处理器与网络测试仪的主控CPU具有通信连接,所述FPGA处理器还连接至测试模块,以便输出1PPS频率和TeleSync同步时间信息至所述测试模块;所述PLL锁相环连接至所述测试模块,以输出25MHz频率信息至所述测试模块;
其中,所述FPGA处理器包括PTP模块、MUX模块以及时钟模块,其中,所述PTP模块和所述时钟模块分别连接至所述MUX模块,所述1588报文输入接口经由PHY芯片连接至所述PTP模块,所述主机级联SYNC输入、主机级联SYNC输出、UTC时间输入、1PPS频率/时间输入接口分别连接至所述MUX模块。
2.如权利要求1所述的时间同步装置,其特征在于,当本地网络测试仪作为同步主设备时,利用所述FPGA处理器内部的时钟模块生产时间信息,经过MUX模块输出1PPS频率和TeleSync时间信息给本机内的测试模块;所述测试模块的25MHz基准输入由恒温晶体振荡器提供;MUX模块同时输出同步信息到SYNC输出接口,用于连接其他从属模式下的网络测试仪。
3.如权利要求1所述的时间同步装置,其特征在于,当本地网络测试仪作为同步从设备时,通过SYNC输入接口连接本地的工作在主模式下的测试仪,所述SYNC输入接口包含1路1PPS频率和1路TeleSync同步时间信息。
4.如权利要求1所述的时间同步装置,其特征在于,当本地网络测试仪作为同步从设备时,通过1588报文输入接口连接到本地的1588网络中,1588同步报文进入同步模块中的PHY芯片,由PHY芯片在物理层提取时戳,时戳提取后输出触发给FPGA处理器,FPGA处理器输出1PPS到PPL锁相环中产出25MHz频率,然后将1PPS频率、TeleSync同步时间信息、和25MHz频率发送给本机内的所有测试模块。
5.如权利要求1所述的时间同步装置,其特征在于,当本地网络测试仪作为同步从设备时,通过UTC时间输入接口和1PPS频率/时间输入接口连接GPS时间服务器,1PPS和UTC信号进入MUX模块处理后输出1PPS频率和TeleSync时间信息,1PPS频率通过PLL锁相环产生25MHz频率,时间同步装置将1PPS频率、TeleSync时间信息和25MHz频率发送给本机内的所有测试模块。
6.如权利要求1所述的时间同步装置,其特征在于,当本地网络测试仪作为同步从设备时,通过1PPS频率/时间输入接口连接IRIG-B时间服务器,FPGA处理器对1FPS信号进行处理后输出1PPS频率和TeleSync时间信息,1PPS频率通过PLL锁相环产生25MHz频率,时间同步装置将1PPS频率、TeleSync时间信息和25MHz频率发送给本机内的所有测试模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610799834.2A CN106254182B (zh) | 2016-08-31 | 2016-08-31 | 一种ip网络测试仪的时间同步装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610799834.2A CN106254182B (zh) | 2016-08-31 | 2016-08-31 | 一种ip网络测试仪的时间同步装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106254182A CN106254182A (zh) | 2016-12-21 |
CN106254182B true CN106254182B (zh) | 2019-11-12 |
Family
ID=57598476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610799834.2A Active CN106254182B (zh) | 2016-08-31 | 2016-08-31 | 一种ip网络测试仪的时间同步装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106254182B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111030773B (zh) * | 2018-10-09 | 2021-08-13 | 北京北方华创微电子装备有限公司 | 上位机下位机时间同步的方法及装置、半导体处理设备 |
CN111416751B (zh) * | 2019-01-07 | 2023-01-03 | 中国移动通信有限公司研究院 | 计算端口转发时延的方法及装置 |
CN113098650B (zh) * | 2021-03-29 | 2023-07-25 | 大连市共进科技有限公司 | 时间偏差测量方法、装置、通信设备和可读存储介质 |
CN113032311A (zh) * | 2021-05-08 | 2021-06-25 | 北京六合联珩科技有限公司 | 多通道数据采集电路板及具有其的数据采集同步系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102577194A (zh) * | 2009-08-25 | 2012-07-11 | Sem技术公司 | 不访问实时时间而根据网络设备中驻留时间的实时数值的测量和调整 |
CN202475441U (zh) * | 2012-03-21 | 2012-10-03 | 许文 | 基于精确时间协议的电力系统时间同步装置 |
CN205017341U (zh) * | 2015-10-22 | 2016-02-03 | 贵州电网有限责任公司电力调度控制中心 | 多模式同步对时装置 |
-
2016
- 2016-08-31 CN CN201610799834.2A patent/CN106254182B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102577194A (zh) * | 2009-08-25 | 2012-07-11 | Sem技术公司 | 不访问实时时间而根据网络设备中驻留时间的实时数值的测量和调整 |
CN202475441U (zh) * | 2012-03-21 | 2012-10-03 | 许文 | 基于精确时间协议的电力系统时间同步装置 |
CN205017341U (zh) * | 2015-10-22 | 2016-02-03 | 贵州电网有限责任公司电力调度控制中心 | 多模式同步对时装置 |
Also Published As
Publication number | Publication date |
---|---|
CN106254182A (zh) | 2016-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106254182B (zh) | 一种ip网络测试仪的时间同步装置 | |
US7689854B2 (en) | Method and apparatus for establishing IEEE 1588 clock synchronization across a network element comprising first and second cooperating smart interface converters wrapping the network element | |
CN107765546A (zh) | 一种基于gps、bd和铷原子钟的高精度时间同步系统及方法 | |
CN102932083B (zh) | 一种微波同步对时的方法和装置 | |
CN101771487B (zh) | 一种网络授时精度的检测设备及使用该设备的检测方法 | |
CN102315985B (zh) | 采用ieee1588协议的智能装置时间同步精度测试方法 | |
CN109150357A (zh) | 基于rs485和以太网的混合总线的时间同步方法 | |
CN102098121B (zh) | 时间同步的监测方法和装置 | |
WO2021136049A1 (zh) | 分布式多网元时钟传输系统 | |
CN107809295B (zh) | 一种跨平台时间同步装置及方法 | |
CN103188066A (zh) | 基准时钟信号处理方法及装置 | |
CN103378993A (zh) | 基于ptp的从时钟监测方法 | |
CN207650573U (zh) | 一种基于多源授时的高精度时间同步系统 | |
CN101425865A (zh) | 传输网中的时钟同步方法、系统和从时钟侧实体 | |
CN102573046B (zh) | 可以对带内和带外时间同步接口分别进行时延补偿的移动通信系统及方法 | |
Gong et al. | Sub-nanosecond timing system design and development for LHAASO project | |
CN105281885A (zh) | 用于网络设备的时间同步方法、装置及时间同步服务器 | |
CN105703892A (zh) | 一种基于硬件时间戳实现ptp纳秒级精度的方法 | |
CN102916758A (zh) | 以太网时间同步装置和网络设备 | |
CN207884639U (zh) | 一种网络节点、时间噪声传递特性测量装置和同步通信网络 | |
CN106647227A (zh) | 一种用于电力设备时间同步的精度监测系统 | |
CN105450320B (zh) | 一种智能变电站全程us级精度无线以太网络同步装置及方法 | |
Fokin et al. | Software-Defined Radio Network Positioning Technology Design. Synchronization Subsystem | |
CN108429595A (zh) | 基于as6802标准的交换设备时钟同步装置及方法 | |
CN205283557U (zh) | 一种基于同步以太网的ptp时间同步装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |