CN106210571B - 一种基于x射线ccd信号读出的集成电路 - Google Patents

一种基于x射线ccd信号读出的集成电路 Download PDF

Info

Publication number
CN106210571B
CN106210571B CN201610512708.4A CN201610512708A CN106210571B CN 106210571 B CN106210571 B CN 106210571B CN 201610512708 A CN201610512708 A CN 201610512708A CN 106210571 B CN106210571 B CN 106210571B
Authority
CN
China
Prior art keywords
signal
phase
circuit
integrated circuit
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610512708.4A
Other languages
English (en)
Other versions
CN106210571A (zh
Inventor
陆波
陈勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of High Energy Physics of CAS
Original Assignee
Institute of High Energy Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of High Energy Physics of CAS filed Critical Institute of High Energy Physics of CAS
Publication of CN106210571A publication Critical patent/CN106210571A/zh
Application granted granted Critical
Publication of CN106210571B publication Critical patent/CN106210571B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Measurement Of Radiation (AREA)

Abstract

本申请公开了一种基于X射线CCD信号读出的集成电路，包括：模拟前端电路，用于对X射线CCD信号进行放大处理以生成第一信号，所述模拟前端电路基于全差分运算放大器的开关电容电路；调制器组件，所述调制器组件与所述模拟前端电路连接，所述调制器组件带有相关双采样(CDS)功能，对所述第一信号进行预调制和调制，将第一信号转换为由数字码流组成的第二信号；插值滤波器，所述插值滤波器与所述调制器组件连接，所述插值滤波器对所述第二信号进行插值滤波、相关噪声滤波与降采样，将串行输入的所述第二信号按照与所述模拟前端电路输入的所述X射线CCD信号一一对应的方式并行输出数字信号的第三信号。

Description

一种基于X射线CCD信号读出的集成电路
技术领域
本发明涉及CCD读出电路与集成电路领域，尤其涉及一种基于X射线CCD(电荷耦合器件)信号读出的集成电路。
背景技术
随着空间X射线天文探测对能谱、成像、偏振、时变等方面要求的不断提高，传统的采用分立器件形式的读出技术受限于体积、重量、功耗、可靠性等因素，已经越来越无法满足空间X射线天文探测发展的需要。低噪声、低功耗、大面阵X射线CCD读出集成电路技术成为必然的选择。
目前，X射线CCD读出集成电路技术主要基于CDS(相关双采样)与Nyquist模数转换器的电路结构。这种技术，一方面，对器件的加工精度有严格的要求，因此为了达到所需的精度，往往需要牺牲面积与功耗；另一方面，在降低噪声方面仍然存在改进空间。
近年来，出现了一种基于Sigma-Delta技术的X射线CCD读出技术，但是关键模拟电路却是基于反相器的伪差分形式，无法克服由于放大器开环增益过低引入的诸如线性度、噪声、速度等一系列问题。而且，由于采用非对称滤波器结构，无法很好地降低相关噪声。因此，存在改进空间。
发明内容
鉴于现有技术中的上述缺陷或不足，本发明提出一种基于X射线CCD信号读出的集成电路，包括：
模拟前端电路，用于对X射线CCD信号进行放大处理以生成第一信号，所述模拟前端电路基于全差分运算放大器的开关电容电路；
调制器组件，所述调制器组件与所述模拟前端连接，所述调制器组件带有CDS功能，对所述第一信号进行预调制和调制，将第一信号转换为由数字码流组成的第二信号；
插值滤波器，所述插值滤波器与所述调制器组件连接，所述插值滤波器对输入信号进行插值滤波、相关噪声滤波与降采样，将串行输入的第二信号按照与输入的所述X射线CCD信号一一对应的方式并行输出数字信号的第三信号。
根据本申请实施例提供的技术方案，通过Sigma-Delta技术与CDS技术融合，实现了过采样与噪声整形的同时，实现了多样点CDS功能，有效抑制X射线CCD的复位噪声的干扰，并减小由统计涨落引起的误差，提高处理X射线CCD信号的效率。进一步的，根据本申请的某些实施例，模拟信号通路通过采用全差分运算放大器的开关电容电路，减小了系统对模拟电路精度的依赖，使得采用普通的CMOS工艺就可以实现对微弱的X射线CCD信号的高精度的模数转换，并集成。根据本申请的某些实施例，通过集成模拟电路前端、调制器组件和插值滤波器，大大降低读出系统的体积、重量和功耗，本发明特别适用于对多通道X射线CCD类探测器的读出系统。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本发明的一种基于X射线CCD信号读出的集成电路的结构框图。
图2a为根据本发明实施例的一种基于X射线CCD信号读出的集成电路的模拟前端电路的电路拓扑图。
图2b为基于图2a的电路的开关的控制时序示意图。
图3为根据本发明实施例的一种基于X射线CCD信号读出的集成电路的预调制部分的原理示意图。
图4为根据本发明实施例的一种基于X射线CCD信号读出的集成电路的调制器组件的结构示意图。
图5为基于图4调制器组件的分时采样原理示意图。
图6为根据本发明实施例的一种基于X射线CCD信号读出的集成电路的插值滤波器的冲击响应函数示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
图1给出本发明提出一种基于X射线CCD信号读出的集成电路的结构，包括一个模拟前端11、一个带CDS功能的调制器组件12和一个长度截断的插值滤波器13。其中模拟前端11具有信号钳位与放大功能，并且通过一个DAC(数模转换器)实现基线恢复功能，并最大限度地利用后续模块的动态范围；调制器组件12是一个带预调制功能的SDM，可以同时实现对信号过采样、噪声整形、数模转换与多样点CDS功能；插值滤波器13是一个长度截断的高阶FIR(Finite impulse response有限冲激相应)滤波器，可以实现对输入数字码流信号进行插值滤波、相关噪声滤波与降采样，并且并行输出高精度多位数字码。通过将Sigma-Delta技术与CDS技术结合，并全功能集成，实现对X射线CCD信号的低噪声、低功耗读出，并使输入的CCD信号与输出具有一一对应的关系。
其中，模拟前端电路11包括至少一个放大器与一个DAC，其中放大器用于X射线CCD信号的钳位与放大，所述DAC用于抵消由暗电流噪声引起的噪声电压，实现基线恢复功能，以适配后续电路模块的动态范围。
下面结合附图对每个组成部分的实现方式和相关电路的工作状态进行更加详细的描述。
如图2a所示，本实施例提供一种模拟前端电路，包括第一级放大电路101和第二级放大电路102。
所述的模拟前端是基于开关电容电路的两级放大电路，其中第一级放大电路包括一个放大器AMP1、一个钳位开关SW1、一个采样电容Cs1与一反馈电容Cf1。采样电容Cs1的底极板与所述X射线CCD信号VCCD相连，顶极板与作为虚地点G1的放大器AMP1的负向输入端相连，反馈电容Cf1的底极板与放大器AMP1的输出端相连，顶极板与虚地点G1相连，钳位开关SW1的一端与虚地点G1相连，另一端与放大器AMP1的输出端相连，放大器AMP1的正向输入端与信号地相连。
优选地，采样电容Cs1为固定值电容，反馈电容Cf1为可变值电容，其值可由外部数字信号控制，实现第一级放大电路的可变增益。
第二级放大电路包括一个放大器AMP2、一个钳位开关SW2、一个基线电压VBL采样开关SW3、一个共模电压VCM采样开关SW4、一个采样电容Cs2、一个反馈电容Cf2与采样电容Cs3。采样电容Cs2的底极板与第一级放大电路的输出端相连，顶极板与虚地点G2的放大器AMP2的负向输入端相连，反馈电容Cf2的底极板与放大器AMP2的输出端相连，顶极板与虚地点G2相连，采样电容Cs3的底极板与开关SW3的一端相连，顶极板与虚地点G2相连,开关SW2的一端与虚地点G2相连，另一端与放大器AMP2的输出端相连,开关SW3的一端与VBL相连,另一端与Cs3的底极板相连，开关SW4的一端与Cs3相连，另一端与VCM相连，放大器AMP2的正向输入端与信号地相连。
优选地，采样电容Cs2为固定值电容，反馈电容Cf2为可变值电容，其值可由外部数字信号控制，实现第二级放大电路的可变增益。
优选地，所述的钳位开关SW1与SW2用于对CCD的复位信号进行钳位。并使放大器AMP1与放大器AMP2分别工作在输入输出短路状态
所述基线电压VBL、所述共模电压VCM、所述VBL采样开关SW3、所述VCM采样开关SW4、所述反馈电容Cf2和所述采样电容Cs3共同组成所述DAC电路，并且通过调节VBL的大小或者Cs3与Cf2的比值来实现所述DAC电路的功能。
基线电压VBL为一直流电压，可由外部数字信号控制其大小，共模电压VCM为放大器AMP2的输出共模电压，其值一般为电源电压的一半。Cs3为可变值电容，其值可由外部数字信号控制。通过调节所述基线电压VBL的大小或所述采样电容Cs3与所述反馈电容Cf2的比值，实现DAC功能，降低由暗电流噪声引起的噪声电压，实现对后续电路输入动态范围的有效利用。
如图2b所示，一个CCD信号周期包含三个部分，一是复位部分(复位脉冲)，二是悬置电平部分(Vf,floating level),三是信号电平部分(Vs,signal level)。当没有X射线照射输入的时的信号电平Vs的值定义为Vs1，此时，Vf-Vs1即为“由暗电流噪声引起的噪声电压”，模拟前端中的DAC，就是为了抵消这个噪声电压，使得在没有X射线照射的情况下，Vf-Vs1的值接近零值。.当有X射线照射输入时，信号电平Vs的值定义为Vs2。
请参考图2b，给出图2a所示电路的工作时序。X射线CCD信号VCCD的波形如103部分所示，X射线CCD信号包括F相位和S相位，还包含复位脉冲。
图2a中给出的各种开关工作在CK1、CK2、CK3这三个相位，如104部分所示。图2a的开关SW1与开关SW2工作在CK1相位，开关SW3工作在CK2相位，开关SW4工作在CK3相位。
具体而言，CK1与CK2为两项非交叠时钟的两个相位，它们的高电平不会发生交叠；CK3为CK2的反相。这三个时钟相位对应的三个开关仅在这三个时钟相位的高电平闭合。CK1的下降沿比CCD输出信号的下降沿(除复位脉冲以外)略提前，CK2的下降沿比CCD输出信号复位脉冲的上升沿略提前。此外，CK1、CK2、CK3的频率与CCD输出信号的频率保持一致。
如图3所示，给出本发明一种预调制部电路的结构，对CCD信号周期中的F相位，预调制电路预调制电路将第一信号的Vf放大+1倍后，送至后续SDM进行采样；对S相位，预调制电路将第一信号的Vs放大-1倍后，送至后续SDM进行采样。为提高精度，引入P相位，该相位是CCD信号F相位、S相位所对应的当前周期之后的连续几个周期。对P相位，预调制的输出信号为零，且与输入信号无关。
本实施例中预调制电路401为积分器，其一输入为第一信号，另一输入为幅值调整信号，积分器的输出为V0信号。波形301给出第一信号的波形图，其中F相位和S相位的采样时间为Ts，针对一个周期第一信号的F相位和S相位的采样个数为Ns，F相位与S相位并不连续，之间间隔为mTs；波形302给出幅值调整信号的波形，F相位、S相位和P相位的增益分别为1、-1和0；波形303给出预调制电路的输出信号V0的波形，针对一个周期的第一信号P相位的采样个数为Np。可以看出，引入P相位的预调制处理使得的输出信号V0的周期为第一信号的周期的整数倍，也是X射线CCD信号周期的整数倍。
如图4所示，本实施例提供的一种用于X射线CCD读出技术的调制器组件结构图，经过模拟前段处理的第一信号Vin经预调制电路401为中间模拟信号V0，再依次经放大器406、加法器406和积分器411为中间模拟信号V1，再依次经放大器414和积分器412为中间模拟信号V2，再依次经放大器415和积分器413为中间模拟信号V3,上述中间模拟信号V0、V1、V2和V3分别经放大器402、403、404和405经加法器410和比较器416后输出至插值滤波器，又经比较器的数字信号Y经数/模转换器408和放大器407反馈至加法器409。
其中，数/模转换器408为1位数字-模拟转换器(1-bit digital-to-analogconverter)，积分器413为带复位功能的积分器。Y信号为串行输出的1-位数字码流，例如，对于一个CCD周期，Y＝[0,1,0,0,0,1,0,1,0,1]
该调制器组件为基于普通的三阶一位SDM，特殊之处在于：一是加入了预调制功能；二是所有积分器在CCD信号的复位相位进行复位清零。不仅可以抑制CCD信号的复位脉冲对SDM的不利影响，而且可以实现对每个CCD周期信号的独立处理，使输入模拟信号VCCD与输出第三信号(DOUT)具有一一对应的关系。
请参考图5，给出本发明基于图4所示调制器组件的分时采样原理图，阐述如下：为了使一个X射线CCD信号VCCD对应一个输出数字码DOUT，并提高模数转换的精度，需要对预调制电路的三个相位(F相位、S相位、P相位)分别进行多次采样。其采样由三个部分构成，一是当前周期F相位的采样点，在一个信号周期采样点数为Ns个；二是当前周期S相位的采样点，在一个信号周期采样点数为Ns个；三是P相位采样点，在一个信号周期采样点数为Np个数。因此在本实施例中，两个个信号周期的采样点总数为2Ns+Np。
本发明中，插值滤波器的长度越长，DOUT精度越高(也即提取Vs2-Vs1的精度越高)，这就意味着P相位采样点数的数量要大。为了不遗漏每个CCD周期的Vf-Vs,需要增加调制器组件的个数，对于P相位时间跨度为一个CCD周期的情况，需要两个调制器组件，即当第一个调制器组件工作在P相位的时候，第二个调制器组件工作在F或者S相位。可以类推。对于P相位时间跨度为两个CCD周期的情况，需要三个调制器。调制器组件的数量依据P相位的时间跨度确定。
本实施例中，调制器组件个数为2，每个调制器组件包含预调制电路和SDM调制电路，两个调制器组件处于分时工作模式分别对应两个通道。每个调制器组件以每2个第一信号周期为时间周期输出一个DOUT信号，两个调制器组件交替输出DOUT信号，所以在调制器组件的输出端能够得到对应每个第一信号周期的DOUT信号。一个调制器组件的采样周期包含F相位、S相位和P相位，即，包含两个VCCD信号周期。
如图5所示，第一个SDM通道采样第一信号的第n-2个周期的F相位和S相位信号，又采样第n-1周期的P相位信号，其输出为对应第n-2个周期的DOUT信号；第二SDM通道采样第一信号的第n-1个周期的S相位和F相位；又采样第n个周期的P相位信号，其输出为对应第n-1个周期的DOUT信号。即，当包含多个调制器组件时，每个调制器组件中间的采样间隔为一个X射线CCD信号周期
请参考图6，给出本实施例的一种插值滤波的冲击响应函数示意图该滤波器为具有对称的冲击响应函数的高阶FIR滤波器，如三阶Sinc滤波器，特殊之处在于：一方面滤波器长度需要截断；另一方面F相位采样点的权重与S相位采样点的权重具有对称关系，此处的权重为图4所示Y信号的权重。如图6所示横轴为Y信号的采样序号n，纵轴为Y信号的权重h(n)。以纵轴、横轴、波形601和虚线603围绕的区域为权重对称区域，该对称区域以虚线602为中心对称，虚线602的左侧对应F相位的采样区域，右侧对应S相位的采样区域。虚线603右侧对应P相位的采样区域。例如，F相位采样10个样本，S相位也采样10个样本，P相位采样20个样本，此时一个CCD周期总共会输出40个Y信号，即Y(1)～Y(40)(注意Y(n)值为非0即1)，其中Y(1)～Y(10)对应F相位Y值，Y(11)～Y(20)对应S相位Y值，Y(21)～Y(40)对应P相位Y值。这串数字码流输入插值滤波器之后，需要乘上一个权重h(n)，即Y(i)对应h(i)。F相位与S相位的权重h(n)具有对称特性具体表现为，h(10)＝h(11),h(9)＝h(12),h(1)＝h(20)，依次类推。且h(n)的取值范围为1>h(n)>0。这种滤波器不仅可以实现插值滤波器对信号带内噪声的抑制，而且可以实现对CCD相关噪声的有效抑制，具有CDS电路的带通滤波功能。
本发明的模拟信号通路采用以全差分运算放大器为核心的开关电容电路，数字信号处理部分采用以一种长度截断的高阶Sinc滤波器为核心的数字电路，可以在速度、功耗、线性度、相关噪声、工艺要求等方面取得很好地折中。另外，本发明的集成电路的信号处理形式可以很容易扩展成差分形式。
本发明的相关噪声的抑制由调制器组件和滤波器实现：
一方面调制器组件对F相位与S相位采样相同的点数(或者采样相同的样本数)，本发明的实施例中F、S、P相位的相邻两个采样点之间的间隔时间是一样的，并且通过预调制器，将Vs反相，变为-Vs，使得后续插值滤波器的累加功能可是实现信号的相减。
第二方面插值滤波器部分实现了对F相位与S相位的权重h(n)的对称性，见图6。
虽然已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本申请的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (14)

1.一种基于X射线CCD信号读出的集成电路，其特征在于，包括：
模拟前端电路，用于对X射线CCD信号进行放大处理以生成第一信号，所述模拟前端电路基于全差分运算放大器的开关电容电路；
调制器组件，所述调制器组件与所述模拟前端电路连接，所述调制器组件带有相关双采样(CDS)功能，对所述第一信号进行预调制和调制，将第一信号转换为由数字码流组成的第二信号；
插值滤波器，所述插值滤波器与所述调制器组件连接，所述插值滤波器对所述第二信号进行插值滤波、相关噪声滤波与降采样，将串行输入的所述第二信号按照与所述模拟前端电路输入的所述X射线CCD信号一一对应的方式并行输出数字信号的第三信号。
2.根据权利要求1所述的集成电路，其特征在于，所述模拟前端电路包括至少一个放大器与一个数模转换器(DAC)，其中放大器用于X射线CCD信号的钳位与放大，所述DAC用于抵消由暗电流噪声引起的噪声电压，实现基线恢复功能，以适配后续电路模块的动态范围。
3.根据权利要求2所述的集成电路，其特征在于，所述模拟前端电路包括基于开关电容电路的两级放大电路，
其中第一级放大电路包括一个放大器AMP1、一个钳位开关SW1、一个采样电容Cs1与一个反馈电容Cf1，采样电容Cs1的底极板与所述X射线CCD信号VCCD相连，顶极板与作为虚地点G1的放大器AMP1的负向输入端相连，反馈电容Cf1的底极板与放大器AMP1的输出端相连，顶极板与虚地点G1相连，钳位开关SW1的一端与虚地点G1相连，另一端与放大器AMP1的输出端相连，放大器AMP1的正向输入端与信号地相连；
第二级放大电路包括一个放大器AMP2、一个钳位开关SW2、一个基线电压VBL采样开关SW3、一个共模电压VCM采样开关SW4、一个采样电容Cs2、一个反馈电容Cf2与采样电容Cs3，采样电容Cs2的底极板与第一级放大电路的输出端相连，顶极板与虚地点G2的放大器AMP2的负向输入端相连，反馈电容Cf2的底极板与放大器AMP2的输出端相连，顶极板与虚地点G2相连，采样电容Cs3的底极板与开关SW3的一端相连，顶极板与虚地点G2相连,开关SW2的一端与虚地点G2相连，另一端与放大器AMP2的输出端相连,开关SW3的一端与VBL相连,另一端与Cs3的底极板相连，开关SW4的一端与Cs3相连，另一端与VCM相连，放大器AMP2的正向输入端与信号地相连。
4.根据权利要求3所述的集成电路，其特征在于，所述采样电容Cs1、Cs2为固定值，所述反馈电容Cf1、Cf2为可变值，并且所述第一级放大电路的增益通过反馈电容Cf1与采样电容Cs1的比值来调节，所述第二级放大电路的增益通过反馈电容Cf2与采样电容Cs2的比值来调节。
5.根据权利要求3所述的集成电路，其特征在于，所述DAC电路包括所述基线电压VBL、所述共模电压VCM、所述VBL采样开关SW3、所述VCM采样开关SW4、所述反馈电容Cf2和所述采样电容Cs3，并且通过调节VBL的大小或者Cs3与Cf2的比值来实现所述DAC电路的功能。
6.根据权利要求3所述的集成电路，其特征在于，所述钳位开关SW1和SW2用于对所述X射线CCD信号的复位信号进行钳位，并使放大器AMP1和放大器AMP2分别工作在输入输出短路状态。
7.根据权利要求1所述的集成电路，其特征在于，所述调制器组件包括至少一组预调制电路和SDM调制电路，预调制电路设置在所述调制器组件的前端，与后端的SDM调制电路相连，预调制电路一方面用于对第一信号进行相位划分，划分成F相位、S相位和P相位；另一方面用于对所述F相位、S相位和P相位分别进行幅值的调整。
8.根据权利要求7所述的集成电路，其特征在于，所述预调制的输出信号为包含F相位、S相位和P相位的周期信号，其周期为X射线CCD信号周期的整数倍。
9.根据权利要求7所述的集成电路，其特征在于，所述SDM调制电路在一个X射线CCD信号周期内，对所述F相位与所述S相位的采样时间间隔相同，采样点数相同，以抑制相关噪声。
10.根据权利要求7所述的集成电路，其特征在于，当包含多个调制器组件时，每个调制器组件之间的采样间隔为X射线CCD信号的一个周期，以实现每个周期内输入的X射线CCD信号与插值滤波器输出第三信号的一一对应关系。
11.根据权利要求1所述的集成电路，其特征在于，所述调制器组件的数量依据P相位的时间跨度确定。
12.根据权利要求1所述的集成电路，其特征在于，所述插值滤波器是一种高阶有限冲击响应(FIR)数字滤波器，且是一种长度截断的数字滤波器。
13.根据权利要求12所述的集成电路，其特征在于，所述插值滤波器对第二信号F相位采样点的权重与对第二信号的S相位采样点的权重具有对称关系。
14.一种信号处理装置，其特征在于，包括权利要求1-13任一项所述基于X射线CCD信号读出的集成电路。
CN201610512708.4A 2016-04-21 2016-06-30 一种基于x射线ccd信号读出的集成电路 Expired - Fee Related CN106210571B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2016102514827 2016-04-21
CN201610251482 2016-04-21

Publications (2)

Publication Number Publication Date
CN106210571A CN106210571A (zh) 2016-12-07
CN106210571B true CN106210571B (zh) 2019-04-16

Family

ID=57463070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610512708.4A Expired - Fee Related CN106210571B (zh) 2016-04-21 2016-06-30 一种基于x射线ccd信号读出的集成电路

Country Status (1)

Country Link
CN (1) CN106210571B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109549662B (zh) * 2019-01-10 2022-06-10 东软医疗系统股份有限公司 一种调整电容档位的方法、装置及存储介质
CN115866428B (zh) * 2022-11-30 2024-05-03 天津大学 类似于sigma-delta的相关多次采样读出电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104168022A (zh) * 2014-08-08 2014-11-26 复旦大学 一种基于离散时间增量型σδadc的x射线ccd读出系统
CN105100657A (zh) * 2015-07-10 2015-11-25 中国科学院高能物理研究所 一种带基线调整的可变增益相关双采样电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104168022A (zh) * 2014-08-08 2014-11-26 复旦大学 一种基于离散时间增量型σδadc的x射线ccd读出系统
CN105100657A (zh) * 2015-07-10 2015-11-25 中国科学院高能物理研究所 一种带基线调整的可变增益相关双采样电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Development of an ASIC for multi一readout X一ray CCDs;Daisuke Matsuura 等;《2007 IEEE Nuclear Science Symposium Conference Record》;20071103;全文 *
低噪声高能量分辨率X射线CCD读出系统设计;陆波等;《核电子学与探测技术》;20120420;全文 *

Also Published As

Publication number Publication date
CN106210571A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
EP0513241B1 (en) Sigma delta modulator
TWI489789B (zh) 類比至數位轉換器
US9136867B2 (en) ΔΣ-modulator and ΔΣ-A/D converter
CN100550649C (zh) 多线型平行处理三角积分模拟/数字转换器
KR100914503B1 (ko) 하이브리드 멀티스테이지 회로
EP0454407A2 (en) Multi-stage sigma-delta analog-to-digital converter
Jie et al. 9.4 A 4 th-order cascaded-noise-shaping SAR ADC with 88dB SNDR over 100kHz bandwidth
US20140048683A1 (en) Readout integrated circuit for dynamic imaging
CN105100657B (zh) 一种带基线调整的可变增益相关双采样电路
CN106210571B (zh) 一种基于x射线ccd信号读出的集成电路
CN103312333A (zh) 适用于Sigma-Delta ADC电路的零点优化积分器电路
CN103491320B (zh) 一种图像传感电路及方法
CN104243867A (zh) 高像素高帧率的cmos图像传感器及图像采集方法
CN115276661A (zh) 一种超高分辨率的模数转换器
US6163286A (en) Digitally driven analog test signal generator
CN103312334B (zh) 适用于Sigma-Delta ADC电路的积分器电路
CN104656524A (zh) 多通道同步采样保持电路与数字采样电路、继电保护装置
CN111555727A (zh) 一种高增益低噪声的开关电容可调增益放大器
CN104950165A (zh) 检测电路和检测方法
CN104168022B (zh) 一种基于离散时间增量型σδadc的x射线ccd读出系统
CN203278797U (zh) 零点优化积分器电路
CN112994696A (zh) 一种Sigma-Delta型ADC数字处理装置
CN201616819U (zh) 一种积分型模数转换器
CN203278793U (zh) 积分器电路
US6121909A (en) One bit digital to analog converter with feedback across the discrete time/continuous time interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190416

Termination date: 20200630