CN106209127A - 接收机中规避数字电路噪声的方法及低中频无线接收机 - Google Patents

Abstract

本发明公开了一种接收机中规避数字电路噪声的方法，设置一数字电路噪声规避控制电路，根据要接收的射频信号的频率设置，判断要接收的射频信号的频段是否在当前数字电路噪声干扰频段内，如果是，则调整锁相环电路的系数，并且计算低中频载波信号频率的补偿值，并将该补偿值输出至低中频生成器。本发明还公开了一种低中频无线接收机。本发明能减小数字电路的噪声干扰，从而增强接收机的接收性能。

Description

接收机中规避数字电路噪声的方法及低中频无线接收机

技术领域

本发明涉及低中频无线接收机领域，特别是涉及一种接收机中规避数字电路噪声的方法。本发明还涉及一种低中频无线接收机。

背景技术

数字电路由于普遍都是同步设计的，其功耗发送在数字时钟翻转的边沿，这样的功耗特性会通过电源或衬底等通路串到射频接收端，形成一个频率为数字时钟频率的干扰信号。由于射频接收通路所用器件的非线性，这个干扰信号会形成频率是其频率的整数倍频率的一系列干扰信号，这些干扰信号如果与要接收的射频信号频率相近时，就相当于在接收信号上额外加上了一个噪声，从而影响接收机的接收性能。

为了减小这个干扰，目前普遍采用的方法是增强数模电路间的隔离，这样做是要付出增加很大的芯片面积为代价。

发明内容

本发明要解决的技术问题是提供一种接收机中规避数字电路噪声的方法，能减小数字电路的噪声干扰，从而增强接收机的接收性能；为此，本发明还要提供一种低中频无线接收机。

为解决上述技术问题，本发明的接收机中规避数字电路噪声的方法，是采用如下技术方案实现的：设置一数字电路噪声规避控制电路，根据要接收的射频信号的频率设置，判断要接收的射频信号的频段是否在当前数字电路噪声干扰频段内，如果是，则调整锁相环电路的系数，并且计算低中频载波信号频率的补偿值，并将该补偿值输出至低中频生成器。

本发明的低中频无线接收机，包括：依次连接的模拟混频器、模拟低通滤波器、模拟转换器、数模转换器、数字混频器、数字低通滤波器和锁相环电路；其中，还包括：

一数字电路噪声规避控制电路，与所述锁相环电路相连接；

一低中频生成器，与所述数字电路噪声规避控制电路和数字混频器相连接；

所述锁相环电路与所述数模转换器、数字低通滤波器和低中频生成器相连接；

所述数字电路噪声规避控制电路，根据要接收的射频信号的频率设置，判断要接收的射频信号的频段是否在当前数字电路噪声干扰频段内，如果是，则调整锁相环电路的系数，并且计算低中频载波信号频率的补偿值，并将该补偿值输出至低中频生成器。

采用本发明，低中频架构的接收机在接收不同频段的射频信号时，根据要接收的射频信号的频率设置值判断当前射频信号的频段是否在当前数字电路噪声干扰频段内，如果是的话，就调整锁相环电路的系数，从而改变数字电路的时钟，进而改变数字电路噪声干扰频段，使得数字干扰与待接收的射频信号不在一个频段内，这样就能减小数字电路的噪声干扰，从而增强接收机的接收性能。

本发明通过自动调整数字时钟频率来减小数字电路的噪声干扰，相比采用增强数模电路间的隔离方式不需要增加很大的芯片面积。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

附图是所述低中频无线接收机原理框图。

具体实施方式

结合附图所示，在下面的实施例中所述低中频无线接收机依次连接的模拟混频器、模拟低通滤波器、模拟转换器、数模转换器、数字混频器、数字低通滤波器和锁相环电路；其中，还包括：一数字电路噪声规避控制电路，与所述锁相环电路相连接；一低中频生成器，与所述数字电路噪声规避控制电路和数字混频器相连接；所述锁相环电路与所述数模转换器、数字低通滤波器和低中频生成器相连接。

所述数字电路噪声规避控制电路，根据要接收的射频信号的频率设置，判断要接收的射频信号的频段是否在当前数字电路噪声干扰频段内，如果是，则调整锁相环电路的系数，并且计算低中频载波信号频率的补偿值，并将该补偿值输出至低中频生成器。

所述数字电路噪声规避控制电路，判断要接收的射频信号频率是否是数字时钟频率的整数倍，如果是，则要接收的射频信号的频段就在当前数字电路噪声干扰频段内，否则就不在。

图中，1是要接收的射频信号，2是下变频后的低中频模拟信号，3是低中频数字信号，4是基带信号，5是本地射频载波信号，6是数字时钟信号，7是锁相环电路的倍频与分频设置参数，8是频率偏差补偿参数，9是低中频载波信号，10是要接收的射频信号的频率设置值，11是晶振信号。

图中去掉数字电路噪声规避控制电路及其相关信号，就是现有的低中频接收机电路。晶振信号经过锁相环电路后生成对应各个频道的射频接收信号，经过模拟混频器以及模拟低通滤波器滤波后，下变频到低中频，经过数模转换器后转到数字域，成为数字低中频信号。低中频生成器产生低中频载波信号，经过数字混频器以及数字低通滤波器滤波后，下变频到基带信号。

低中频生成器的实现原理是在每个数字时钟周期增加相应的相位值，从而产生需要频率的低中频信号，改变每个数字时钟周期增加的相位值，可以改变其产生的低中频信号的频率。

改变数字电路的时钟，必然会造成本地载波相对要接收射频信号的频率的偏差，下面说明这个偏差的计算方法，偏差计算出来后，在低中频载波生成器中通过改变生成的低中频载波信号频率来补偿。

为了说明方便，做以下假设：设晶振频率为F_osc，锁相环电路输出的频率为M/N*F_osc，射频信号频率为F_rf，数字电路的时钟频率F_dig＝M/L*f_osc，那么中频信号频率就为F_if＝|F_rf-M/N*F_osc|。为了实现方便，低中频载波生成器生成的低中频载波信号频率为F_{if_design}＝P*f_dig，对应正常接收时，F_if与F_{if_design}相等，其中，M，N，L和P都为大于0的整数，并且L和P对一个接收机而言是固定值，不能调整。

为了避免要接收的射频信号的频段在当前数字电路噪声干扰频段内，就要避免F_rf等于F_dig的整数倍，由于F_dig＝M/L*f_osc中，仅有M可调，所以先调整M到M’，使得F_rf不是F_dig＝M’/L*f_osc的整数倍；由于L，P都是固定的，只有N可调，所以接着调整N到N’，使得F_{if_design}＝P*f_dig＝P*M’/L*f_osc与低中频信号频率F_if＝|F_rf–M’/N’*F_osc|最接近，这是为了使得需要调整的低中频载波信号频率的补偿值也就是F_{if_design}与F_if的差值最小。低中频载波信号频率的补偿值就是用M’和N’调整后，F_{if_design}与F_if的差值。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (6)

1.一种接收机中规避数字电路噪声的方法，其特征在于：设置一数字电路噪声规避控制电路，根据要接收的射频信号的频率设置，判断要接收的射频信号的频段是否在当前数字电路噪声干扰频段内，如果是，则调整锁相环电路的系数，并且计算低中频载波信号频率的补偿值，并将该补偿值输出至低中频生成器。

2.如权利要求1所述的方法，其特征在于：所述数字电路噪声规避控制电路判断要接收的射频信号频率是否是数字时钟频率的整数倍，如果是，则要接收的射频信号的频段就在当前数字电路噪声干扰频段内，否则就不在。

3.如权利要求1所述的方法，其特征在于：所述数字电路噪声规避控制电路要调整的锁相环电路系数，调整方法以及低中频载波信号频率的补偿值的计算方法如下：

设晶振频率为F_osc，锁相环输出的频率为M/N*F_osc，射频信号频率为F_rf，数字电路的时钟频率F_dig＝M/L*f_osc，那么中频信号频率就为F_if＝|F_rf-M/N*F_osc|，低中频载波生成器生成的低中频载波信号频率为F_{if_design}＝P*f_dig，对应正常接收时，F_if与F_{if_design}相等，其中，M，N，L和P都为大于0的整数，并且L和P对一个接收机而言是固定值，不能调整；

要调整的锁相环电路系数就是上述M和N；调整的方法是：先调整M到M’，使得F_rf不是F_dig＝M’/L*f_osc的整数倍，然后调整N到N’，使得F_{if_design}＝P*f_dig＝P*M’/L*f_osc与中频信号频率F_if＝|F_rf–M’/N’*F_osc|最接近；低中频载波信号频率的补偿值就是用M’和N’调整后，F_{if_design}与F_if的差值。

4.一种低中频无线接收机，包括：依次连接的模拟混频器、模拟低通滤波器、模拟转换器、数模转换器、数字混频器、数字低通滤波器和锁相环电路；其中，还包括：

一数字电路噪声规避控制电路，与所述锁相环电路相连接；

一低中频生成器，与所述数字电路噪声规避控制电路和数字混频器相连接；

所述锁相环电路与所述数模转换器、数字低通滤波器和低中频生成器相连接；

所述数字电路噪声规避控制电路，根据要接收的射频信号的频率设置，判断要接收的射频信号的频段是否在当前数字电路噪声干扰频段内，如果是，则调整锁相环电路的系数，并且计算低中频载波信号频率的补偿值，并将该补偿值输出至低中频生成器。

5.如权利要求4所述的接收机，其特征在于：所述数字电路噪声规避控制电路判断要接收的射频信号频率是否是数字时钟频率的整数倍，如果是，则要接收的射频信号的频段就在当前数字电路噪声干扰频段内，否则就不在。

6.如权利要求4所述的接收机，其特征在于：所述数字电路噪声规避控制电路要调整的锁相环电路系数，调整方法以及低中频载波信号频率的补偿值的计算方法如下：

设晶振频率为F_osc，锁相环输出的频率为M/N*F_osc，射频信号频率为F_rf，数字电路的时钟频率F_dig＝M/L*f_osc，那么中频信号频率就为F_if＝|F_rf-M/N*F_osc|，低中频载波生成器生成的低中频载波信号频率为F_{if_design}＝P*f_dig，对应正常接收时，F_if与F_{if_design}相等，其中，M，N，L和P都为大于0的整数，并且L和P对一个接收机而言是固定值，不能调整；

要调整的锁相环电路系数就是上述M和N；调整的方法是：先调整M到M’，使得F_rf不是F_dig＝M’/L*f_osc的整数倍，然后调整N到N’，使得F_{if_design}＝P*f_dig＝P*M’/L*f_osc与中频信号频率F_if＝|F_rf–M’/N’*F_osc|最接近；低中频载波信号频率的补偿值就是用M’和N’调整后，F_{if_design}与F_if的差值。