CN106206712A - 一种vdmos器件及其制作方法 - Google Patents

Abstract

本发明提供了一种VDMOS器件及其制作方法，涉及半导体芯片制造领域，解决现有VDMOS器件的EAS易失效的问题。本发明的VDMOS器件包括：N型衬底层；位于N型衬底层表面的N型外延层，且N型外延层上设置有第一沟槽，位于N型外延层上的栅极氧化层、多晶栅极、氧化物介质层及金属层，还包括：设置于第一沟槽内、具有第一浓度的P型外延层，P型外延层内镶嵌有源区，所述源区的表面高出于N型外延层的表面设置，且源区的内部设置有第二沟槽，连通至金属层；具有第二浓度的P型沟道区，位于N型外延层和栅极氧化层之间，且设置于源区和第二沟槽之外的区域，源区的表面与P型沟道区的表面持平。本发明有效提升了器件的EAS能力。

Description

一种VDMOS器件及其制作方法

技术领域

本发明涉及半导体器件领域，特别是涉及一种VDMOS器件及其制作方法。

背景技术

VDMOS(Vertical double diffused metal oxide semiconductor，垂直双扩散金属氧化物半导体场效应管)器件有一个非常重要的参数，EAS(Single Pulsed Avalanche Energy，单脉冲雪崩能量)，定义为单次雪崩状态下器件能够消耗的最大能量。在源极和漏极会产生较大电压尖峰的应用环境下，必须要考虑器件的雪崩能量。EAS能力也是衡量VDMOS器件的一个非常重要的参数。

一般器件的EAS失效有两种模式，热损坏和寄生三极管导通损坏。寄生三极管导通损坏是指器件本身存在一个寄生的三极管(外延层-体区-源区)，当器件关断时，源漏间的反向电流流经体区时，产生压降，如果此压降大于寄生三极管的开启电压，则此反向电流会因为三极管的放大作用将寄生三极管导通，导致失控，此时，栅极电压已不能关断VDMOS。

从原理上来说，为防止失效产生，关键是防止寄生的三极管导通，则必须要减小体区电阻或者增大源区和体区的短接面积。

目前的制作方法中，由于深体区距离沟道区较近，考虑到器件开启电压的问题，不能将深体区做的过浓或过深，这就给优化器件EAS能力带来了很大的困难。

发明内容

本发明的目的在于提供一种VDMOS器件及其制作方法，用以解决现有VDMOS器件的EAS易失效的问题。

为了实现上述目的，本发明提供了一种VDMOS器件，包括：N型衬底层；位于所述N型衬底层表面的N型外延层，且所述N型外延层上设置有第一沟槽，位于所述N型外延层上的栅极氧化层、多晶栅极、氧化物介质层及金属层，所述VDMOS器件还包括：

设置于所述第一沟槽内、具有第一浓度的P型外延层，所述P型外延层内镶嵌有源区，所述源区的表面高出于所述N型外延层的表面设置，且所述源区的内部设置有第二沟槽，连通至所述金属层；

具有第二浓度的P型沟道区，位于所述N型外延层和所述栅极氧化层之间，且设置于所述源区和所述第二沟槽之外的区域，所述源区的表面与所述P型沟道区的表面持平，其中，所述第二浓度的值小于所述第一浓度的值。

其中，所述第二沟槽的底部与所述源区的底部持平。

其中，所述N型外延层上依次设置有栅极氧化层、多晶栅极、氧化物介质层及金属层，且所述氧化物介质层穿过所述多晶栅极和所述栅极氧化层，连接至所述源区的表面，所述金属层穿过所述氧化物介质层、所述多晶栅极以及所述栅极氧化层，连接至所述第二沟槽的底部。

其中，所述第一沟槽的宽度为3um-5um。

本发明的实施例还提供了一种垂直双扩散金属氧化物半导体场效应管VDMOS器件的制作方法，包括：

在N型衬底层的表面形成N型外延层，并在所述N型外延层的表面形成第一氧化层，在所述第一氧化层的表面形成延伸至所述N型外延层预定深度的第一沟槽；

在所述第一沟槽内形成具有第一浓度的P型外延层，并在所述P型外延层内形成源区；

去除所述第一氧化层并进行沟道注入，在所述N型外延层的表面和所述P型外延层的表面形成具有第二浓度的P型沟道区，其中，所述第二浓度的值小于所述第一浓度的值；

在所述P型沟道区的表面以及所述源区的表面依次形成栅极氧化层、多晶栅极、氧化物介质层及金属层。

其中，所述在所述第一沟槽内形成具有第一浓度的P型外延层，并在所述P型外延层内形成源区的步骤包括：

在所述第一沟槽内填充所述P型外延层，并对所述P型外延层进行回刻，使得所述P型外延层的表面与所述N型外延层的表面持平；

在所述第一氧化层的上表面、侧面以及所述P型外延层的上表面淀积一层氮化硅，并对所述氮化硅进行回刻，去除所述P型外延层上表面中心部分和所述第一氧化层上表面的氮化硅，形成氮化硅侧墙；

向所述P型外延层的表面注入浓度调节杂质，在所述P型外延层表面的下方形成预设高度的源区。

其中，所述氮化硅的厚度为0.5um-1.5um。

其中，所述去除所述第一氧化层并进行沟道注入，在所述N型外延层的表面和所述P型外延层的表面形成具有第二浓度的P型沟道区的步骤具体为：

去除所述第一氧化层以及所述氮化硅侧墙，并向所述N型外延层的表面、所述P型外延层的表面以及所述源区的表面注入浓度调节杂质，在所述N型外延层的表面以及所述P型外延层的表面形成所述P型沟道区。

其中，所述浓度调节杂质为N型杂质。

其中，所述在所述P型沟道区的表面以及所述源区的表面依次形成栅极氧化层、多晶栅极、氧化物介质层及金属层的步骤包括：

在所述P型沟道区的表面以及所述源区的表面形成栅极氧化层；

在所述栅极氧化层的表面淀积多晶硅，形成多晶栅极，并对位于所述源区上方的多晶栅极的部分区域进行光刻和刻蚀，形成第二沟槽，所述第二沟槽的底部与所述栅极氧化层的表面持平；

在所述多晶栅极的表面和所述第二沟槽的表面淀积氧化物介质层；

对所述氧化物介质层、所述栅极氧化层以及所述源区进行光刻和刻蚀，使所述第二沟槽的底部延伸至所述源区的底部；

在所述氧化物介质层及所述第二沟槽的表面填充金属，形成覆盖所述氧化物介质层及所述第二沟槽的金属层。

其中，所述第一氧化层的厚度为5000A-8000A。

其中，所述第一沟槽的宽度为3um-5um。

本发明实施例具有以下有益效果：

本发明实施例的VDMOS器件在N型外延层的第一沟槽内设置P型外延层，所述P型外延层内设置源区，且所述N型外延层和所述栅极氧化层之间，且所述源区和所述第二沟槽之外的区域设置于P型沟道区，所述P型沟道区的浓度小于所述P型外延层的浓度。本发明实施例采用P型外延层代替传统体区，并进行沟道调节注入，有效提升了器件的EAS能力，同时不会影响器件的其他参数。

附图说明

图1为本发明实施例的VDMOS器件的剖面示意图；

图2表示本发明实施例的VDMOS器件的制造方法的第一流程图；

图3表示本发明实施例的VDMOS器件的制造方法的第二流程图；

图4表示本发明实施例的VDMOS器件的制造方法的第三流程图；

图5表示本发明实施例的VDMOS器件的制造方法的步骤一；

图6表示本发明实施例的VDMOS器件的制造方法的步骤二；

图7表示本发明实施例的VDMOS器件的制造方法的步骤三；

图8表示本发明实施例的VDMOS器件的制造方法的步骤四；

图9表示本发明实施例的VDMOS器件的制造方法的步骤五；

图10表示本发明实施例的VDMOS器件的制造方法的步骤六；

图11表示本发明实施例的VDMOS器件的制造方法的步骤七；

图12表示本发明实施例的VDMOS器件的制造方法的步骤八；

图13表示本发明实施例的VDMOS器件的制造方法的步骤九；

图14表示本发明实施例的VDMOS器件的制造方法的步骤十；

图15表示本发明实施例的VDMOS器件的制造方法的步骤十一；

图16表示本发明实施例的VDMOS器件的制造方法的步骤十二。

附图标记说明：

1-N型衬底层，2-N型外延层，3-第一氧化层，4-第一沟槽，5-P型外延层，6-氮化硅，7-氮化硅侧墙，8-源区，9-P型沟道区，10-栅极氧化层，11-多晶栅极，12-第二沟槽，13-氧化物介质层，14-金属层。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合具体实施例及附图进行详细描述。

本发明实施例解决现有VDMOS器件的EAS易失效的问题，本发明实施例提供了一种VDMOS器件，如图1所示，包括：

N型衬底层1；位于所述N型衬底层1表面的N型外延层2，且所述N型外延层2上设置有第一沟槽4，位于所述N型外延层2上的栅极氧化层10、多晶栅极11、氧化物介质层13及金属层14，所述VDMOS器件还包括：

设置于所述第一沟槽4内、具有第一浓度的P型外延层5，所述P型外延层5内镶嵌有源区8，所述源区8的表面高出于所述N型外延层2的表面设置，且所述源区8的内部设置有第二沟槽12，连通至所述金属层14；

具有第二浓度的P型沟道区9，位于所述N型外延层2和所述栅极氧化层10之间，且设置于所述源区8和所述第二沟槽12之外的区域，所述源区8的表面与所述P型沟道区9的表面持平，其中，所述第二浓度的值小于所述第一浓度的值。

本发明实施例的VDMOS器件，采用P外延层代替传统体区，并进行沟道调节注入，有效提升了器件EAS能力，同时不会影响器件其他参数，且在进行沟道调节注入的同时，对JFET(Junction Field-Effect Transistor，结型场效应晶体管)电阻也有一定优化作用，从而优化了器件的导通电阻。

进一步地，所述第二沟槽12的底部与所述源区8的底部持平。

进一步地，所述N型外延层2上依次设置有栅极氧化层10、多晶栅极11、氧化物介质层13及金属层14，且所述氧化物介质层13穿过所述多晶栅极11和所述栅极氧化层10，连接至所述源区8的表面，所述金属层14穿过所述氧化物介质层13、所述多晶栅极11以及所述栅极氧化层10，连接至所述第二沟槽12的底部。

在本发明的具体实施例中，所述第一沟槽4的宽度根据器件体区的结深来确定，优选地，所述第一沟槽4的宽度为3um-5um。

本发明实施例的VDMOS器件中，由于P型外延层通过外延形式形成，因此可将掺杂浓度做的很高，通常相当于注入1E15-9E15的注入剂量，然后进行沟道注入，形成浓度小于所述P型外延层的P型沟道区，从而有效调节了器件开启电压，并降低了器件的导通电阻。

本发明的实施例还提供了一种VDMOS器件的制作方法，如图2所示，包括：

步骤11：在N型衬底层1的表面形成N型外延层2，并在所述N型外延层2的表面形成第一氧化层3，在所述第一氧化层3的表面形成延伸至所述N型外延层2预定深度的第一沟槽4；

步骤12：在所述第一沟槽4内形成具有第一浓度的P型外延层5，并在所述P型外延层5内形成源区8；

步骤13：去除所述第一氧化层3并进行沟道注入，在所述N型外延层2的表面和所述P型外延层5的表面形成具有第二浓度的P型沟道区9；

步骤14：在所述P型沟道区9的表面以及所述源区8的表面依次形成栅极氧化层10、多晶栅极11、氧化物介质层13及金属层14。

本发明实施例的VDMOS器件的制作方法，首先在N型衬底层1的表面依次形成N型外延层2、第一氧化层3，并在第一氧化层3的表面形成第一沟槽4，在第一沟槽4内形成P型外延层5，进一步地，在所述P型外延层5内形成源区8，然后去除第一氧化层3并进行沟道注入形成P型沟道区9，最后在P型沟道区9的表面以及源区8的表面依次形成栅极氧化层10、多晶栅极11、氧化物介质层13及金属层14。本发明通过采用P型外延层代替传统体区，并进行沟道调节注入，有效提升了器件的EAS能力，同时不会影响器件的其他参数。

其中，第一氧化层3可作为后续沟槽刻蚀的掩膜层，厚度可设置为5000A-8000A，所述第一沟槽3的宽度为3um-5um。

进一步地，如图3所示，上述步骤12包括：

步骤121：在所述第一沟槽3内填充所述P型外延层5，并对所述P型外延层5进行回刻，使得所述P型外延层5的表面与所述N型外延层2的表面持平；

步骤122：在所述第一氧化层3的上表面、侧面以及所述P型外延层5的上表面淀积一层氮化硅6，并对所述氮化硅6进行回刻，去除所述P型外延层5上表面中心部分和所述第一氧化层3上表面的氮化硅6，形成氮化硅侧墙7；

步骤123：向所述P型外延层5的表面注入浓度调节杂质，在所述P型外延层5表面的下方形成预设高度的源区8。

其中，所述氮化硅6的厚度取决于器件设计时沟道的宽度，优选地，所述氮化硅的厚度为0.5um-1.5um。

进一步地，上述步骤13具体为：

去除所述第一氧化层3以及所述氮化硅侧墙7，并向所述N型外延层2的表面、所述P型外延层5的表面以及所述源区8的表面注入浓度调节杂质，在所述N型外延层2的表面以及所述P型外延层5的表面形成所述P型沟道区9。

其中，所述氮化硅6可作为沟道注入的阻挡层，由于氮化硅6的阻挡作用，可采用自对准方式向所述N型外延层5的表面、所述P型外延层5的表面以及所述源区8的表面注入浓度调节杂质，从而有效节约了器件成本，其中，所述浓度调剂杂质可为N型杂质，如P或As等，用以对沟道浓度进行调节，从而提高器件的EAS能力。

本发明实施例的VDMOS器件的制作方法，通过进行沟道注入有效调节了沟道浓度，从而调节了器件的开启电压，另外，由于在JFET区也注入了N型杂质，因此也调节了JFET区电阻，从而降低了器件导通电阻。

进一步地，如图4所示，上述步骤14包括：

步骤141：在所述P型沟道区9的表面以及所述源区8的表面形成栅极氧化层10；

步骤142：在所述栅极氧化层10的表面淀积多晶硅，形成多晶栅极11，并对位于所述源区8上方的多晶栅极11的部分区域进行光刻和刻蚀，形成第二沟槽12，所述第二沟槽12的底部与所述栅极氧化层10的表面持平；

步骤143：在所述多晶栅极11的表面和所述第二沟槽12的表面淀积氧化物介质层13；

步骤144：对所述氧化物介质层13、所述栅极氧化层10以及所述源区8进行光刻和刻蚀，使所述第二沟槽12的底部延伸至所述源区8的底部；

步骤145：在所述氧化物介质层13及所述第二沟槽12的表面填充金属，形成覆盖所述氧化物介质层13及所述第二沟槽12的金属层14。

此时，通过上述步骤完成栅氧、多晶栅极等的制作后，即完成了VDMOS器件的制作。

下面对本发明的具体实施例举例说明如下。

本发明实施例的VDMOS器件的制作方法，如图5所示，首先在N型衬底层1的表面形成N型外延层2；在所述N型外延层2的表面形成第一氧化层3，通常氧化层的厚度为5000A-8000A；

下一步，如图6所示，对所述第一氧化层3以及所述N型外延层2进行光刻、刻蚀及去胶处理，形成第一沟槽4，其中，沟槽的宽度取决于器件体区的结深，通常为3-5um；

下一步，如图7所示，在所述第一沟槽4内形成P型外延层5，并对所述P型外延层5进行回刻，使得所述P型外延层5与所述N型外延层2的表面持平，此P型外延层5后续作为器件体区，由于通过外延方式形成，可以将掺杂浓度做的很高(通常相当于注入1E15-9E15的注入剂量)；

下一步，如图8所示，在所述第一氧化层3和所述P型外延层5的表面淀积一层氮化硅6，其中，氮化硅6的厚度通常取决于器件设计时沟道的宽度，具体可为0.5-1.5um；

下一步，如图9所示，对所述氮化硅6进行回刻，去除所述P型外延层5上表面中心部分和所述第一氧化层3上表面的氮化硅6，形成氮化硅侧墙7；

下一步，如图10所示，向所述P型外延层5的表面注入浓度调节杂质，在所述P型外延层表面的下方形成预设高度的源区8；

下一步，如图11所示，去除所述第一氧化层3以及所述氮化硅侧墙7，并向所述N型外延层2的表面、所述P型外延层5的表面以及所述源区8的表面注入N型杂质，在所述N型外延层5的表面以及所述P型外延层9的表面形成所述P型沟道区9；

下一步，如图12所示，在所述P型沟道区9的表面以及所述源区8的表面形成栅极氧化层10；

下一步，如图13所示，在所述栅极氧化层10的表面淀积多晶硅，形成多晶栅极11；

下一步，如图14所示，对位于所述源区8上方的多晶栅极11的部分区域进行光刻和刻蚀，形成第二沟槽12，所述第二沟槽12的底部与所述栅极氧化层10的表面持平；

下一步，如图15所示，在所述多晶栅极11的表面和所述第二沟槽12的表面淀积氧化物介质层13；

下一步，如图16所示，对所述氧化物介质层13、所述栅极氧化层10以及所述源区8进行光刻和刻蚀，使所述第二沟槽12的底部延伸至所述源区8的底部；

最后，在所述氧化物介质层13及所述第二沟槽12的表面填充金属，形成覆盖所述氧化物介质层13及所述第二沟槽12的金属层14，至此，完成了VDMOS器件的制作，形成如图1所示的VDMOS器件。

本发明实施例的VDMOS器件的制作方法，采用浓掺杂外延层(P型外延层3)代替传统体区，并进行沟道调节注入，有效提升了器件的EAS能力，同时不会影响器件的其他参数。

需要说明的是，所述VDMOS器件是应用上述VDMOS器件的制造方法制造而成的，上述VDMOS器件的制造方法实施例的实现方式适用于该VDMOS器件，也能达到相同的技术效果。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种垂直双扩散金属氧化物半导体场效应管VDMOS器件，包括：N型衬底层；位于所述N型衬底层表面的N型外延层，且所述N型外延层上设置有第一沟槽，位于所述N型外延层上的栅极氧化层、多晶栅极、氧化物介质层及金属层，其特征在于，所述VDMOS器件还包括：

设置于所述第一沟槽内、具有第一浓度的P型外延层，所述P型外延层内镶嵌有源区，所述源区的表面高出于所述N型外延层的表面设置，且所述源区的内部设置有第二沟槽，连通至所述金属层；

具有第二浓度的P型沟道区，位于所述N型外延层和所述栅极氧化层之间，且设置于所述源区和所述第二沟槽之外的区域，所述源区的表面与所述P型沟道区的表面持平，其中，所述第二浓度的值小于所述第一浓度的值。

2.根据权利要求1所述的VDMOS器件，其特征在于，所述第二沟槽的底部与所述源区的底部持平。

3.根据权利要求1所述的VDMOS器件，其特征在于，所述N型外延层上依次设置有栅极氧化层、多晶栅极、氧化物介质层及金属层，且所述氧化物介质层穿过所述多晶栅极和所述栅极氧化层，连接至所述源区的表面，所述金属层穿过所述氧化物介质层、所述多晶栅极以及所述栅极氧化层，连接至所述第二沟槽的底部。

4.根据权利要求1所述的VDMOS器件，其特征在于，所述第一沟槽的宽度为3um-5um。

5.一种垂直双扩散金属氧化物半导体场效应管VDMOS器件的制作方法，其特征在于，包括：

在N型衬底层的表面形成N型外延层，并在所述N型外延层的表面形成第一氧化层，在所述第一氧化层的表面形成延伸至所述N型外延层预定深度的第一沟槽；

在所述第一沟槽内形成具有第一浓度的P型外延层，并在所述P型外延层内形成源区；

去除所述第一氧化层并进行沟道注入，在所述N型外延层的表面和所述P型外延层的表面形成具有第二浓度的P型沟道区，其中，所述第二浓度的值小于所述第一浓度的值；

在所述P型沟道区的表面以及所述源区的表面依次形成栅极氧化层、多晶栅极、氧化物介质层及金属层。

6.根据权利要求5所述的VDMOS器件的制作方法，其特征在于，所述在所述第一沟槽内形成具有第一浓度的P型外延层，并在所述P型外延层内形成源区的步骤包括：

在所述第一沟槽内填充所述P型外延层，并对所述P型外延层进行回刻，使得所述P型外延层的表面与所述N型外延层的表面持平；

在所述第一氧化层的上表面、侧面以及所述P型外延层的上表面淀积一层氮化硅，并对所述氮化硅进行回刻，去除所述P型外延层上表面中心部分和所述第一氧化层上表面的氮化硅，形成氮化硅侧墙；

向所述P型外延层的表面注入浓度调节杂质，在所述P型外延层表面的下方形成预设高度的源区。

7.根据权利要求6所述的VDMOS器件的制作方法，其特征在于，所述氮化硅的厚度为0.5um-1.5um。

8.根据权利要求6所述的VDMOS器件的制作方法，其特征在于，所述去除所述第一氧化层并进行沟道注入，在所述N型外延层的表面和所述P型外延层的表面形成具有第二浓度的P型沟道区的步骤具体为：

去除所述第一氧化层以及所述氮化硅侧墙，并向所述N型外延层的表面、所述P型外延层的表面以及所述源区的表面注入浓度调节杂质，在所述N型外延层的表面以及所述P型外延层的表面形成所述P型沟道区。

9.根据权利要求7所述的VDMOS器件的制作方法，其特征在于，所述浓度调节杂质为N型杂质。

10.根据权利要求7所述的VDMOS器件的制作方法，其特征在于，所述在所述P型沟道区的表面以及所述源区的表面依次形成栅极氧化层、多晶栅极、氧化物介质层及金属层的步骤包括：

在所述P型沟道区的表面以及所述源区的表面形成栅极氧化层；

在所述栅极氧化层的表面淀积多晶硅，形成多晶栅极，并对位于所述源区上方的多晶栅极的部分区域进行光刻和刻蚀，形成第二沟槽，所述第二沟槽的底部与所述栅极氧化层的表面持平；

在所述多晶栅极的表面和所述第二沟槽的表面淀积氧化物介质层；

对所述氧化物介质层、所述栅极氧化层以及所述源区进行光刻和刻蚀，使所述第二沟槽的底部延伸至所述源区的底部；

在所述氧化物介质层及所述第二沟槽的表面填充金属，形成覆盖所述氧化物介质层及所述第二沟槽的金属层。

11.根据权利要求5所述的VDMOS器件的制作方法，其特征在于，所述第一氧化层的厚度为5000A-8000A。

12.根据权利要求5所述的VDMOS器件的制作方法，其特征在于，所述第一沟槽的宽度为3um-5um。