CN106206602B - 薄膜晶体管基底、包括其的显示装置以及它们的制造方法 - Google Patents

薄膜晶体管基底、包括其的显示装置以及它们的制造方法 Download PDF

Info

Publication number
CN106206602B
CN106206602B CN201510455327.2A CN201510455327A CN106206602B CN 106206602 B CN106206602 B CN 106206602B CN 201510455327 A CN201510455327 A CN 201510455327A CN 106206602 B CN106206602 B CN 106206602B
Authority
CN
China
Prior art keywords
layer
silicon layer
capping layer
thickness
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510455327.2A
Other languages
English (en)
Other versions
CN106206602A (zh
Inventor
郑雄喜
裴俊和
申永基
姜闰浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN106206602A publication Critical patent/CN106206602A/zh
Application granted granted Critical
Publication of CN106206602B publication Critical patent/CN106206602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Optics & Photonics (AREA)

Abstract

公开了薄膜晶体管基底、包括其的显示装置以及它们的制造方法，该薄膜晶体管基底包括：基底；晶体硅层，在基底上；以及覆盖层，覆盖晶体硅层，并且包括具有第一厚度的第一部分和具有比第一厚度大的第二厚度的第二部分。

Description

薄膜晶体管基底、包括其的显示装置以及它们的制造方法
本申请基于2014年10月8日在韩国知识产权局提交的第10-2014-0135964号韩国专利申请主张优先权并要求其权益，并且其全部内容通过引用包含于此。
技术领域
本发明的实施例的多个方面涉及薄膜晶体管基底、包括该薄膜晶体管基底的显示装置、制造该薄膜晶体管基底的方法以及使用该薄膜晶体管基底制造显示装置的方法。具体地，本发明的实施例的多个方面涉及包括具有改善的迁移率特性的晶体硅层的薄膜晶体管基底、包括该薄膜晶体管基底的显示装置、制造该薄膜晶体管基底的方法以及使用该薄膜晶体管基底制造显示装置的方法。
背景技术
通常，薄膜晶体管基底是指一个或更多个薄膜晶体管或电容器形成在基底上的结构。薄膜晶体管基底的薄膜晶体管可以包括晶体硅层作为有源层。晶体硅层可以通过使非晶硅层结晶而形成，薄膜晶体管的特性可以根据使用的结晶方法和结晶过程中的环境而确定。
然而，在一些传统的薄膜晶体管基底中，形成在基底上的薄膜晶体管的特性不是期望的，从而当实现包括该传统的薄膜晶体管基底的显示装置时，即使在相同的电信号被施加到多个像素时，也会显示具有不均匀亮度的图像。
发明内容
本发明的实施例的多个方面包括：包括具有改善的迁移率特性的晶体硅层的薄膜晶体管基底、包括该薄膜晶体管基底的显示装置、制造该薄膜晶体管基底的方法以及使用该薄膜晶体管基底制造显示装置的方法。
本发明的其它方面将部分地在接下来的描述中进行阐述，并且部分地，将通过该描述并进一步参照在此描述的具体实施例而明显。
根据本发明的一个或更多个示例性实施例，薄膜晶体管基底包括：基底；晶体硅层，在基底上；以及覆盖层，覆盖晶体硅层，并且包括具有第一厚度的第一部分和具有比第一厚度大的第二厚度的第二部分。
覆盖层的第一部分和覆盖层的第二部分均可以接触晶体硅层。
薄膜晶体管基底还可包括位于在覆盖层上的栅电极。
覆盖层还可包括具有比第一厚度大的第三厚度的第三部分，并且覆盖层的第一部分可以在覆盖层的第二部分和第三部分之间。
覆盖层的第一部分、第二部分和第三部分均可以接触晶体硅层。
薄膜晶体管基底还可包括位于覆盖层上的栅电极。栅电极可以对应于覆盖层的第一部分。
薄膜晶体管基底还可包括接触晶体硅层的源电极和接触晶体硅层的漏电极。
根据本发明的一个或更多个示例性实施例，显示装置包括：上面描述的薄膜晶体管基底；和电连接到源电极或漏电极的显示器件。
根据本发明的一个或更多个示例性实施例，制造薄膜晶体管基底的方法包括：在基底上形成非晶硅层；在非晶硅层上形成覆盖层，覆盖层覆盖非晶硅层并且包括具有第一厚度的第一部分和具有比第一厚度大的第二厚度的第二部分；以及将非晶硅层转化为晶体硅层。
形成覆盖层的步骤可包括将覆盖层形成为使得覆盖层的第一部分和第二部分均接触非晶硅层。
将非晶硅层转化为晶体硅层的步骤可以包括将激光束照射到覆盖层的第一部分和第二部分上。
形成覆盖层的步骤可以包括：形成包括第一部分、第二部分和具有比第一厚度大的第三厚度的第三部分的覆盖层，覆盖层的第一部分可以在覆盖层的第二部分和第三部分之间。
形成覆盖层的步骤可以包括将覆盖层形成为使得覆盖层的第一部分、第二部分和第三部分均接触非晶硅层。
将非晶硅层转化为晶体硅层的步骤可以包括利用激光束照射覆盖层的第一部分、第二部分和第三部分。
该方法还可包括形成接触晶体硅层的源电极和漏电极。
根据本发明的一个或更多个示例性实施例，制造显示装置的方法包括：通过使用上面描述的方法准备薄膜晶体管基底；和形成电连接到源电极或漏电极的显示器件。
附图说明
通过下面结合附图的对示例性实施例进行的描述，本发明的这些和/或其它方面将变得明显且更容易理解，在附图中：
图1和图2是示意性地示出根据本发明的示例性实施例的薄膜晶体管基底的制造方法的过程的剖视图；
图3是示意性地示出根据覆盖层的厚度的激光束的反射率的曲线图；
图4是示意性地示出根据本发明的示例性实施例的薄膜晶体管基底的剖视图。
具体实施方式
现在将详细参考本发明的示例性实施例，实施例的示例在附图中示出，其中，在整个说明书和附图中，同样的附图标记指示同样的元件。就这点而言，本发明的实施例可以具有不同的形式，并且不应该被解释为局限于这里阐述的描述。因此，在下面通过参照附图以示例的方式仅描述本发明的示例性实施例，以解释本发明的实施例的多个方面。如这里所使用的，术语“和/或”包括一个或更多个相关所列项的任意和全部组合。当诸如“…中的至少一个(种)”的表述在一系列元件之后时，修饰整个系列的元件，而不是修饰系列中的个别元件。将理解的是，尽管可以在这里使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。为了便于描述，在这里可以使用空间相对术语，例如“在…下面”、“在…下方”、“下面的”、“在…上方”、“上面的”等，以描述在图中所示的一个元件或特征相对其它元件或特征的关系。将理解的是，除了图中所描绘的方位之外，空间相对术语还意图包含装置在使用或操作中的不同的方位。例如，如果图中的装置被翻转，被描述为“在”其它元件或特征“下面”或“下方”的元件将被定位为“在”其它元件或特征“上面”或“上方”。因此，术语“在…下方”可以包含“在…上方”和“在…下方”两个方位。装置可以被另外地定位(旋转90度或在其它方位)，在此使用的空间相对描述语应被做出相应的解释。如这里使用的，术语“使用”及其变型可以认为与术语“利用”及其变型是同义的。
这里使用的术语仅是为了描述具体示例实施例的目的，而不是意图限制示例实施例。将进一步理解的是，在该说明书中使用术语“包括”和/或“包含”时，表明存在陈述的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
发明构思可以包括各种实施例和修改例，并且发明构思的示例性实施例被示于附图，并且在这里详细地描述。通过下面结合附图的对示例性实施例进行的描述，发明构思的多个方面和特征以及它们的实现方法将更加明显。然而，发明构思不限于下面描述的示例性实施例，发明构思可以以各种形式来体现。
将理解的是，当诸如层、膜、区域、区或基底的元件被称作“形成在”另一个元件“上”时，它可以直接或间接形成在另一个元件上。即，例如，可以存在中间元件。将理解的是，当元件或层被称作“在”另一个元件或层“上”，“连接到”或“结合到”另一个元件或层时，它可以直接在另一个元件或层上、直接连接到或结合到另一个元件或层，或者也可以存在一个或更多个中间元件或层。当元件或层被称作“直接在”另一个元件或层上、“直接连接到”或“直接结合到”另一个元件或层时，不存在中间元件或层。例如，当第一元件被描述为“结合到”或“连接到”第二元件时，第一元件可以直接结合或连接到第二元件，或第一元件可以通过一个或更多个中间元件间接结合或连接到第二元件。为了便于描述，可以夸大附图中的元件或层的尺寸。换言之，由于为了便于描述，可以任意地示出附图中的元件或层的尺寸和厚度，所以下面的实施例不限于此。此外，术语“示例性”意图表示示例或举例说明。
图1和图2是示意性地示出根据本发明的示例性实施例的薄膜晶体管基底的制造方法的过程的剖视图。
首先，在基底100上形成非晶硅层110'。基底100可以包括玻璃、塑料或金属。然而，本发明的实施例并不限于此。例如，在一些实施例中，包括氧化硅或氮化硅的缓冲层可以形成在基底100上，并且非晶硅层110'可以形成在缓冲层上。
然后，在非晶硅层110'上形成覆盖层120，覆盖层120包括具有第一厚度t1的第一部分121和具有比第一厚度t1大的第二厚度t2的第二部分122。图1示出了覆盖层120除了第一部分121和第二部分122之外还可包括第三部分123。在该实施例中，第三部分123具有比第一厚度t1大的第三厚度t3。如图1所示，第一部分121设置在第二部分122和第三部分123之间。在一些实施例中，第三部分123的第三厚度t3可以仅(例如，可仅需要)比第一部分121的第一厚度t1大，例如，第三厚度t3可以等于第二厚度t2。图1示出了第一部分121设置在第二部分122和第三部分123之间。然而，在一些实施例中，第二部分122和第三部分123可以连接到彼此以覆盖第一部分121。
覆盖层120可以由例如氧化硅、氮化硅、氧化铝和/或硅胶的具有低导热性的材料形成。
如图2所示，诸如准分子激光束的激光束照射到覆盖层120上以将非晶硅层110'转化为晶体硅层。当利用激光束照射覆盖层120时，在覆盖层120下的非晶硅层110'被加热而熔化或几乎熔化，然后，冷却非晶硅层110'以结晶。在这些实施例中，因为覆盖层120位于在非晶硅层110'上，所以非晶硅层110'被选择性地结晶。
图3是示意性地示出根据覆盖层120的厚度的激光束的反射率的曲线图。在图3中，“参考”是指直接照射到非晶硅层上(例如，当不存在覆盖层时)的具有大约308nm波长的激光束的反射率，并且其它的值是指照射到氧化硅层(形成在非晶硅层上并具有各种标出的厚度)上的具有大约308纳米波长的激光束的反射率。可以从图3的曲线图看出，根据氧化硅层的厚度，在氧化硅层所测量的激光束的反射率变化。例如，当氧化硅层的厚度为大约
Figure BDA0000770207900000051
时所测量的激光束的反射率(大约35％)比当氧化硅层的厚度为大约
Figure BDA0000770207900000052
时的反射率(大约60％)低得多。
如上所述，根据依照本发明的示例性实施例的薄膜晶体管基底的制造方法，覆盖层120的厚度是不均匀的，而是根据在基底上的位置而异。因此，在一些实施例中，非晶硅层110'的各个部分不同地结晶(例如，不是非晶硅层110'的所有部分都同样地结晶)。
例如，当覆盖层120的第一部分121的第一厚度t1为大约
Figure BDA0000770207900000061
且第二部分122的第二厚度t2和第三部分123的第三厚度t3为大约
Figure BDA0000770207900000062
时，激光束的被覆盖层120的第一部分121吸收的光的量比激光束的被覆盖层120的第二部分122和第三部分123吸收的光的量大。结果，与穿过对应于覆盖层120的第二部分122和第三部分123的部分传递到覆盖层120下方的非晶硅层110'的能量相比，更多的能量可穿过覆盖层120的第一部分121传递到覆盖层120下方的非晶硅层110'。因此，在结晶过程中，当非晶硅层110'的在覆盖层120的第一部分121下方的部分被加热、熔化或几乎熔化，然后冷却时，结晶从第二部分122或第三部分123下方的非晶硅层110'朝向第一部分121下方的非晶硅层110'水平地进行。
在一些实施例中，由于这种水平结晶，非晶硅层110'可以转化为具有相对较高迁移率特性的晶体硅层。此外，在一些实施例中，晶体硅层的迁移率可以通过调整覆盖层120的各部分的厚度来调整。非晶硅层的水平结晶方向也可以通过改变(例如，调整或更改)覆盖层120的第二部分122和/或第三部分123的位置来调整。
在一些实施例中，激光束照射到覆盖层120的第一部分121、第二部分122和第三部分123中的每个(例如，全部)上。例如，在一些实施例中，第一部分121下方的非晶硅层110'被加热、熔化或几乎熔化，然后冷却，并且在形成晶种(例如，籽晶)之后第二部分122和第三部分123下方的非晶硅层110'朝向第一部分121下方的非晶硅层110'水平地结晶。
虽然上面描述了利用激光束进行的照射，但其它的方法也可以用于该结晶。例如，可以通过加热(热处理)来使非晶硅层110'结晶。在这些实施例中，因为覆盖层120的第二部分122和/或第三部分123比第一部分121厚，所以与传递到非晶硅层110'的与覆盖层120的第二部分122和/或第三部分123对应的部分的能量相比，更多的能量可传递到非晶硅层110'的与覆盖层120的第一部分121对应(例如，覆盖层120的第一部分121下方)的部分。因此，结晶可以从非晶硅层110'的第二部分122和/或第三部分123朝向第一部分121水平地进行。
可以通过各种方法形成覆盖层120。例如，可将诸如氧化硅的材料形成为具有均匀的厚度以覆盖非晶硅层110'，然后，可以去除覆盖层120的与非晶硅层110'的选择部分对应的部分的顶部(例如，上表面)以形成覆盖层120(例如，形成覆盖层120的第一部分121，如图1和图2所示)。在该实施例中，覆盖层120的与所述选择部分对应的部分是第一部分121。作为另一个示例，可将氧化硅层形成为具有均匀的厚度以覆盖非晶硅层110'，然后，可在氧化硅层的与非晶硅层110'的选择部分对应的部分上形成另外的氧化硅层或导热性比氧化硅层低的材料层，以形成覆盖层120(例如，形成覆盖层120的第二部分122和/或第三部分123，如图1和图2所示)。在该实施例中，覆盖层120在第一部分121具有单层结构，且在第二部分122和/或第三部分123具有多层结构。
在另一个实施例中，不是如图1或图2所示地形成覆盖层120，可以不存在覆盖层120的第一部分121，使得激光束可直接到达(例如，可直接照射在)非晶硅层110'的与覆盖层120的第二部分122和第三部分123之间的部分对应的部分。此外，在该实施例中，结晶可以从非晶硅层110'的与覆盖层120的第二部分122和第三部分123对应的部分朝向非晶硅层110'的激光束直接照射到其上的部分进行。然而，在该实施例中，因为在为了形成具有上述结构的覆盖层而去除覆盖层120的部分的过程中也去除了非晶硅层110'的对应的部分，所以非晶硅层110'的该部分的厚度可以减小(例如，可以变薄)。
根据依照本发明实施例的薄膜晶体管基底的制造方法，因为在形成晶体硅层的过程中没有暴露非晶硅层110'，所以可以减少或防止非晶硅层110'的损伤，并且非晶硅层110'可以转化为具有改善的迁移率特性的晶体硅层。另外，根据依照本发明实施例的薄膜晶体管基底的制造方法，因为在形成晶体硅层的过程中没有暴露非晶硅层110'，所以当形成多个薄膜晶体管时，在多个薄膜晶体管之间迁移率或截止电流特性可以是均匀的。
如上所述，将激光束照射到覆盖层120上，并且激光束的能量穿过覆盖层120传递到非晶硅层110'。因此，考虑到激光束的能量传递效率，可以优选地，在一个实施例中，覆盖层120和非晶硅层110'可彼此直接接触。例如，在形成覆盖层120的过程中，可以优选地，在一个实施例中，覆盖层120的第一部分121、第二部分122和第三部分123中的全部可以接触非晶硅层110'，并且可以位于非晶硅层110'上。
在使非晶硅层110'结晶之后，如图4所示，形成栅电极130、绝缘层140、源电极151和漏电极152，由此制造薄膜晶体管基底。栅电极130可以形成为对应于覆盖层120的第一部分121，并且绝缘层140可以设置在源电极151和漏电极152与栅电极130之间，以使源电极151和漏电极152与栅电极130绝缘。
源电极151和漏电极152可以通过形成在覆盖层120或绝缘层140中的接触开口(例如，接触孔)直接接触晶体硅层110。在一个实施例中，因为迁移率特性根据晶体硅层110的区域而异，所以可以优选的是，源电极151和漏电极152可以接触晶体硅层110的与覆盖层120的第一部分121对应的部分。例如，因为晶体硅层110的与覆盖层120的第一部分121对应的部分的晶粒尺寸不同于晶体硅层110的与覆盖层120的第二部分122和/或第三部分123对应的部分的晶粒尺寸，所以可以优选的是，在一个实施例中，通过使源电极151和漏电极152接触晶体硅层110的与覆盖层120的第一部分121对应的部分而在晶体硅层110的与覆盖层120的第一部分121对应的部分处形成沟道，其中，晶体硅层110的与覆盖层120的第一部分121对应的部分均匀地结晶而具有均匀的晶粒尺寸并具有改善的迁移率特性。
虽然这里已经描述了覆盖层120包括第一部分121、第二部分122和第三部分123的实施例，但是本发明不限于此。例如，覆盖层120可以仅包括具有第一厚度t1的第一部分121和具有比第一厚度t1大的第二厚度t2的第二部分122。在该实施例中，覆盖层120被形成为使得覆盖层120的第一部分121和第二部分122中的每个(例如，全部)接触非晶硅层110'并且位于非晶硅层110'上。此外，当照射激光束以将非晶硅层110'转化为晶体硅层时，激光束被照射到覆盖层120的第一部分121和第二部分122中的每个上。根据该过程，非晶硅层110'的与覆盖层120的第一部分121对应的部分可以转化为具有改善的迁移率特性的晶体硅层。
虽然在这里已经描述了薄膜晶体管基底的制造方法的实施例，但使用该方法的显示装置的制造方法也被包含在发明构思的范围之内。例如，在根据上述方法准备薄膜晶体管基底之后，可以形成电连接到源电极151或漏电极152的像素电极，以制造显示装置。例如，形成覆盖源电极151和漏电极152的平坦化层，形成通过平坦化层中的开口(例如，通孔)接触漏电极152的像素电极，在像素电极上形成包括发射层的中间层，并且在其上形成相对电极，由此制造有机发光显示装置。
在根据该方法制造的显示装置中，因为控制每个像素的操作的薄膜晶体管的晶体硅层110的迁移率改善，并且截止电流特性在多个薄膜晶体管之间是均匀的，所以可以容易地控制像素的操作，并因此，可以显示更高质量的图像。
虽然在这里已经描述了薄膜晶体管基底的制造方法和显示装置的制造方法的实施例，但薄膜晶体管基底和显示装置也被包含在发明构思的范围之内。
根据示例性实施例的薄膜晶体管基底可以具有例如如图4所示的结构。例如，根据示例性实施例的薄膜晶体管基底可以包括：基底100；晶体硅层110，设置在基底100上；以及覆盖层120，覆盖晶体硅层110，并且包括具有第一厚度t1的第一部分121和具有比第一厚度t1大的第二厚度t2的第二部分122。如图4所示，除了第二部分122之外，覆盖层120还可包括具有比第一厚度t1大的第三厚度t3的第三部分123。在一个实施例中，第三部分123的第三厚度t3可以比第一部分121的第一厚度t1大，使得第三厚度t3可以等于第二厚度t2。图4示出了第一部分121设置在第二部分122和第三部分123之间。然而，在一些实施例中，第二部分122和第三部分123可以彼此连接以覆盖第一部分121。
覆盖层120可以包括具有低导热性的材料，例如氧化硅、氮化硅、氧化铝和/或硅胶。
根据本发明的实施例，当为了形成晶体硅层110而使用激光束来使非晶硅层结晶时，因为非晶硅层的全部区域被覆盖层120覆盖，所以可以有效地减少或防止非晶硅层的损伤。此外，因为覆盖层120的第一部分121、第二部分122和第三部分123具有不同的厚度，所以在非晶硅层的与第二部分122和第三部分123对应的部分或在它的附近生成晶种，并向着第一部分121水平地执行结晶，并且晶体硅层110可以形成为具有改善的迁移率特性。另外，当通过该结晶方法形成晶体硅层110时，晶体硅层110的特性在同时(例如，同步地)制造的多个薄膜晶体管之间可以是均匀的。
在根据本发明实施例的薄膜晶体管基底中，在制造过程中将激光束照射到覆盖层120上，并且激光束的能量穿过覆盖层120传递到非晶硅层。因此，考虑到激光束的能量传递效率，可以优选地，在一个实施例中，覆盖层120和非晶硅层彼此直接接触。例如，在使非晶硅层结晶之后，可以优选地，在一个实施例中，覆盖层120的第一部分121、第二部分122和第三部分123中的每个接触晶体硅层110，并且位于晶体硅层110上。
覆盖层120可以具有如图1或图2所示的单层结构；然而，本发明不限于此。例如，覆盖层120可以在第一部分121具有单层结构，并且可以在第二部分122和/或第三部分123具有多层结构。在该实施例中，第二部分122和/或第三部分123的最下面的层和单层的第一部分121可以具有相同的厚度，并且可结合在一起。此外，在第二部分122和/或第三部分123的最下面的层上的层可以包括与最下面的层相同的材料或可以包括导热性比最下面的层低的材料。
薄膜晶体管基底可以包括与覆盖层120的第一部分121对应的栅电极130以及与栅电极130绝缘且接触晶体硅层110的源电极151和漏电极152。在一些实施例中，源电极151和漏电极152可以接触晶体硅层110的与覆盖层120的第一部分121对应的部分。在一些实施例中，迁移率特性根据晶体硅层110的区域而异，这是因为，例如，晶体硅层110的与覆盖层120的第一部分121对应的部分的晶粒尺寸可以不同于晶体硅层110的与覆盖层120的第二部分122和/或第三部分123对应的部分的晶粒尺寸。因此，在一些实施例中，可通过使源电极151和漏电极152接触晶体硅层110的与覆盖层120的第一部分121对应的部分而在晶体硅层110的与覆盖层120的第一部分121对应的部分处形成沟道，其中，晶体硅层110的与覆盖层120的第一部分121对应的部分均匀地(或基本上均匀地)结晶而具有均匀的(或基本上均匀的)晶粒尺寸和改善的迁移率特性。在这些实施例中的一些中，栅电极130对应于覆盖层120的第一部分121。
根据上述的示例实施例，覆盖层120包括第一部分121、第二部分122和第三部分123。然而，本发明不限于此。例如，覆盖层120可以仅包括具有第一厚度t1的第一部分121和具有比第一厚度t1大的第二厚度t2的第二部分122。在这些实施例中的一些中，覆盖层120的第一部分121和第二部分122中的每个接触晶体硅层110，并且位于晶体硅层110上。
根据本发明的实施例，显示装置包括根据本发明的实施例制造的薄膜晶体管基底。根据实施例的显示装置包括上述的薄膜晶体管基底和电连接到源电极151或漏电极152的显示器件。在显示装置中，因为控制每个像素的操作的薄膜晶体管的晶体硅层110的迁移率改善，并且截止电流特性和/或其它电特性在多个薄膜晶体管之间更加均匀，所以可以更加准确地且容易地控制显示器件的操作，并因此，可以显示更高质量的图像。
如上所述，根据本发明的实施例，包括晶体硅层的薄膜晶体管基底具有诸如改善的迁移率的特性。另外，根据本发明的其它实施例，提供了包括该薄膜晶体管基底的显示装置、制造该薄膜晶体管基底的方法以及使用该薄膜晶体管基底制造显示装置的方法。
应当理解的是，这里描述的本发明的实施例应当仅以描述性的含义来考虑，并不是出于限制的目的。在每个实施例内的特征或方面的描述应被认为是可用于其它实施例中的其它相似特征或方面。
尽管已经参照附图描述了本发明的实施例，但是本领域普通技术人员将理解的是，在不脱离由权利要求及其等同物限定的发明构思的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。

Claims (13)

1.一种薄膜晶体管基底，其特征在于，所述薄膜晶体管基底包括：
基底；
晶体硅层，在所述基底上；
覆盖层，覆盖所述晶体硅层，并且包括具有第一厚度的第一部分和具有比所述第一厚度大的第二厚度的第二部分，其中，所述基底的顶表面与所述第二部分的顶表面之间的距离大于所述基底的所述顶表面与所述第一部分的顶表面之间的距离；
栅电极，位于所述覆盖层上，并且所述栅电极与所述覆盖层的所述第一部分叠置；以及
源电极和漏电极，所述源电极接触所述晶体硅层的源极部分，所述漏电极接触所述晶体硅层的漏极部分，所述源极部分和所述漏极部分与所述覆盖层的所述第一部分叠置。
2.根据权利要求1所述的薄膜晶体管基底，其特征在于，所述覆盖层的所述第一部分和所述覆盖层的所述第二部分均接触所述晶体硅层。
3.根据权利要求1所述的薄膜晶体管基底，其特征在于，所述覆盖层还包括具有第三厚度的第三部分，
其中，所述第三厚度比所述第一厚度大，并且
其中，所述覆盖层的所述第一部分在所述覆盖层的所述第二部分和所述第三部分之间。
4.根据权利要求3所述的薄膜晶体管基底，其特征在于，所述覆盖层的所述第一部分、所述第二部分和所述第三部分均接触所述晶体硅层。
5.一种显示装置，其特征在于，所述显示装置包括：
根据权利要求1所述的薄膜晶体管基底；以及
电连接到所述源电极或所述漏电极的显示器件。
6.一种制造薄膜晶体管基底的方法，其特征在于，所述方法包括下述步骤：
在基底上形成非晶硅层；
在所述非晶硅层上形成覆盖层，所述覆盖层覆盖所述非晶硅层并且包括具有第一厚度的第一部分和具有比所述第一厚度大的第二厚度的第二部分，其中，所述基底的顶表面与所述第二部分的顶表面之间的距离大于所述基底的所述顶表面与所述第一部分的顶表面之间的距离；
将所述非晶硅层转化为晶体硅层；
在所述覆盖层上形成与所述覆盖层的所述第一部分叠置的栅电极；以及
形成接触所述晶体硅层的源极部分的源电极和接触所述晶体硅层的漏极部分的漏电极，所述源极部分和所述漏极部分与所述覆盖层的所述第一部分叠置。
7.根据权利要求6所述的方法，其特征在于，形成所述覆盖层的步骤包括将所述覆盖层形成为使得所述覆盖层的所述第一部分和所述第二部分均接触所述非晶硅层。
8.根据权利要求6所述的方法，其特征在于，将所述非晶硅层转化为所述晶体硅层的步骤包括将激光束照射到所述覆盖层的所述第一部分和所述第二部分上。
9.根据权利要求6所述的方法，其特征在于，形成所述覆盖层的步骤包括：形成包括所述第一部分、所述第二部分和第三部分的所述覆盖层，所述第三部分具有比所述第一厚度大的第三厚度，并且
所述覆盖层的所述第一部分在所述覆盖层的所述第二部分和所述第三部分之间。
10.根据权利要求9所述的方法，其特征在于，形成所述覆盖层的步骤包括将所述覆盖层形成为使得所述覆盖层的所述第一部分、所述第二部分和所述第三部分均接触所述非晶硅层。
11.根据权利要求9所述的方法，其特征在于，将所述非晶硅层转化为所述晶体硅层的步骤包括利用激光束照射所述覆盖层的所述第一部分、所述第二部分和所述第三部分。
12.一种制造显示装置的方法，其特征在于，所述方法包括：
使用根据权利要求6所述的方法准备薄膜晶体管基底；以及
形成电连接到所述源电极或所述漏电极的显示器件。
13.一种薄膜晶体管基底，其特征在于，所述薄膜晶体管基底包括：
基底；
晶体硅层，在所述基底上，所述晶体硅层包括源区、漏区以及位于所述源区与所述漏区之间的沟道区；以及
覆盖层，覆盖所述晶体硅层，并且包括具有第一厚度的第一部分和具有比所述第一厚度大的第二厚度的第二部分，所述覆盖层的所述第一部分与所述源区、所述漏区和所述沟道区叠置，所述基底的顶表面与所述第二部分的顶表面之间的距离大于所述基底的所述顶表面与所述第一部分的顶表面之间的距离；以及
栅电极，位于所述覆盖层上并与所述覆盖层的所述第一部分叠置。
CN201510455327.2A 2014-10-08 2015-07-29 薄膜晶体管基底、包括其的显示装置以及它们的制造方法 Active CN106206602B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140135964A KR102293732B1 (ko) 2014-10-08 2014-10-08 박막트랜지스터 기판, 이를 구비하는 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR10-2014-0135964 2014-10-08

Publications (2)

Publication Number Publication Date
CN106206602A CN106206602A (zh) 2016-12-07
CN106206602B true CN106206602B (zh) 2021-07-23

Family

ID=55655998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510455327.2A Active CN106206602B (zh) 2014-10-08 2015-07-29 薄膜晶体管基底、包括其的显示装置以及它们的制造方法

Country Status (4)

Country Link
US (1) US9647089B2 (zh)
KR (1) KR102293732B1 (zh)
CN (1) CN106206602B (zh)
TW (1) TWI671856B (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068678A (ja) * 1999-08-30 2001-03-16 Nec Corp 薄膜トランジスタおよび薄膜集積素子
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
JP2001297985A (ja) 2000-04-17 2001-10-26 Seiko Epson Corp シリコン薄膜の製造方法
JP2003115496A (ja) 2001-10-02 2003-04-18 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
KR100532082B1 (ko) * 2001-12-28 2005-11-30 엘지.필립스 엘시디 주식회사 다결정 박막트랜지스터 및 그 제조방법
US6612540B2 (en) * 2002-01-03 2003-09-02 I-Con Systems, Inc. Retrofit for mechanical combination plumbing fixture
CN100413016C (zh) * 2003-08-07 2008-08-20 友达光电股份有限公司 多晶硅薄膜的制造方法
TWI285783B (en) * 2004-07-09 2007-08-21 Au Optronics Corp Poly silicon layer structure and forming method thereof
KR100864883B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
CN100481355C (zh) * 2007-01-12 2009-04-22 友达光电股份有限公司 多晶硅横向结晶方法以及应用其制造的多晶硅薄膜晶体管
KR20120116616A (ko) 2011-04-13 2012-10-23 엘지디스플레이 주식회사 결정화 방법 및 이를 이용한 표시 장치의 제조 방법
KR101299389B1 (ko) 2011-09-27 2013-08-22 서울대학교산학협력단 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
KR102293732B1 (ko) 2021-08-27
US20160104726A1 (en) 2016-04-14
KR20160042320A (ko) 2016-04-19
TW201614771A (en) 2016-04-16
US9647089B2 (en) 2017-05-09
CN106206602A (zh) 2016-12-07
TWI671856B (zh) 2019-09-11

Similar Documents

Publication Publication Date Title
US20060084204A1 (en) Method of manufacturing a thin film transistor
US8871616B2 (en) Methods of fabricating thin film transistor and organic light emitting diode display device having the same
US9093668B2 (en) Display apparatus having sealing portion and fabrication method thereof
US8158984B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
US8405088B2 (en) Thin film transistor and organic light emitting diode display device
US11165033B2 (en) Active device
CN106206602B (zh) 薄膜晶体管基底、包括其的显示装置以及它们的制造方法
US20100001265A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
US10707077B2 (en) Method and device for manufacturing low temperature poly-silicon, and laser assembly
US20160013323A1 (en) Thin film transistor substrate, display apparatus, method for manufacturing the thin film transistor substrate, and method for manufacturing the display apparatus
KR102216675B1 (ko) 디스플레이 패널의 리페어 장치 및 디스플레이 패널의 리페어 방법
US9748284B2 (en) Thin film transistor, method for fabricating the same, and array substrate
US9437624B2 (en) Thin film transistor substrate, display apparatus comprising the same, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
CN1217405C (zh) 半导体装置及其制造方法、电光学装置、电子机器
US20110294267A1 (en) Method of fabricating thin film transistor
US20210036163A1 (en) Thin film transistor and production method therefor
US9620361B2 (en) Apparatus for and method of crystallizing active layer of thin film transistor
US8840720B2 (en) Method for manufacturing a polycrystalline silicon thin film by joule-heating induced crystallization
KR20120119458A (ko) 유기전계발광소자의 어레이 기판 및 이의 결정화 방법
US8128714B2 (en) Apparatus for manufacturing polycrystalline silicon thin film
CN106952964B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示面板
JP2003133328A (ja) 薄膜トランジスタ及びその製造方法
KR101088877B1 (ko) 다결정 실리콘 박막 제조장치
JP2005026705A (ja) 多結晶半導体薄膜の作成方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant