CN106203409A - 一种指纹采集架构 - Google Patents

Abstract

本发明公开了一种指纹采集架构，包括保护层和指纹采集芯片，保护层通过粘胶层粘接并包裹于指纹采集芯片外层，指纹采集芯片包括内部感应电极阵列、采集器阵列、逻辑控制电路、信号测试电路一、信号测试电路二、逻辑输出电路、指纹图像缓存设备、PGA电路组、denoise电路一、denoise电路二、denoise电路三和ADC电路；denoise电路一设置在采集器阵列的信号输出端，denoise电路一、PGA电路组、denoise电路二、ADC电路和denoise电路三依次串联，PGA电路组由若干个PGA电路串联而成，每个PGA电路的控制输入端均与逻辑控制电路连接。本发明能够有效的消除或者减小电路内部由于工艺制造和系统自带的噪声，提高了整个指纹采集架构的穿透能力，减小对封装工艺的依赖。

Description

一种指纹采集架构

技术领域

本发明涉及属于指纹识别技术领域，具体涉及一种指纹采集架构。

背景技术

现有的指纹采集架构一般包括包括保护层和指纹采集芯片，保护层通过粘胶层粘接并包裹于指纹采集芯片外层，指纹采集芯片包括内部感应电极阵列、采集器阵列、逻辑控制电路、信号测试电路一、信号测试电路二、逻辑输出电路和指纹图像缓存设备，架构中由于缺少相应的降噪模块，一般通过提高封装工艺要求来减小噪声信号源，但是效果并不太理想，指纹识别模块仍然容易受到噪音信号的干扰，从而使得指纹识别精度不够高，在指纹采集器的使用过程中，会经常出现不能识别的现象。

发明内容

本发明的目的就在于为了解决上述问题而提供一种指纹采集架构。

本发明通过以下技术方案来实现上述目的：

一种指纹采集架构，包括保护层和指纹采集芯片，所述保护层通过粘胶层粘接并包裹于所述指纹采集芯片外层，所述指纹采集芯片包括内部感应电极阵列、采集器阵列、逻辑控制电路、信号测试电路一、信号测试电路二、逻辑输出电路、指纹图像缓存设备、PGA电路组、denoise电路一、denoise电路二、denoise电路三和ADC电路；所述denoise电路一设置在所述采集器阵列的信号输出端，所述denoise电路一、所述PGA电路组、所述denoise电路二、所述ADC电路和所述denoise电路三依次串联，所述PGA电路组的信号输入端同时与所述denoise电路一和所述信号测试电路一的信号输出端连接，所述PGA电路组的信号输出端与所述denoise电路二连接，所述denoise电路三的信号输出端同时与 所述信号测试电路二的信号输入端和所述逻辑输出电路连接，所述信号测试电路一的信号输入端和所述信号测试电路二的信号输出端均与所述逻辑控制电路连接；所述PGA电路组由若干个PGA电路串联而成，首端的所述PGA电路的信号输入端作为所述PGA电路组的信号输入端，尾端的所述PGA电路的信号输出端作为所述PGA电路组的信号输出端，每个所述PGA电路的控制输入端均与所述逻辑控制电路连接。

优选地，所述粘胶层的厚度为小于50μm，且相对介电常数不小于7；所述保护层的介电常数不小于7，且莫氏硬度不小于7。

优选地，所述采集器阵列中的一个采集器面积小于所述内部感应电极阵列中一个内部感应电极板的面积，所述内部感应电极阵列中的每个内部感应电极板均对应安装在所述采集器阵列中的其中一个采集器上。。

优选地，所述denoise电路一、所述denoise电路二和所述denoise电路三的结构相同且均包括第一运算放大器、通断可控电容阵列、DAC_IN信号单控制开关、第一电容和第二电容，所述通断可控电容阵列由多个串联有DAC_IN信号控制开关的电容并联而成，所述通断可控电容阵列的一端作为补偿信号的参考电压输入端，所述通断可控电容阵列的另一端同时与所述DAC_IN信号单控制开关的一端、所述第二电容的一端、所述第一运算放大器的反相输入端连接，所述第二电容的另一端作为指纹信号输出端，所述第一运算放大器的同相输入端接地，所述DAC_IN信号单控制开关的另一端与所述第一电容的一端连接，所述第一运算放大器的信号输出端与所述第一电容的另一端连接并作为整个denoise电路的信号输出端。

优选地，每个所述PGA电路均包括第二运算放大器、第一电阻和第二电阻，所述第二电阻为可变电阻，所述第二运算放大器的同相输入接地，所述第二运 算放大器的反相输入端同时与所述第一电阻的一端和所述第二电阻的一端连接，所述第一电阻的另一端作为所述PGA电路的信号输入端，所述第二运算放大器的同相输入端与所述第二电阻的另一端连接并作为所述PGA电路的信号输出端，所述第二电阻的控制端与所述逻辑控制电路连接。

本发明的有益效果在于：

本发明增加了三个denoise电路和若干PGA电路，能够有效的消除或者减小电路内部由于工艺制造和系统自带的噪声，且所识别到的指纹信号不会受到影响，提高了整个指纹采集架构的穿透能力，减小对封装工艺的依赖。

附图说明

图1是本发明的工作原理示意图；

图2是本发明的结构原理框图；

图3是本发明中denoise电路一抵消噪声的策略图；

图4是本发明中denoise电路的原理图；

图5是本发明中PGA电路的原理图。

具体实施方式

下面结合附图对本发明作进一步说明：

如图1和图2所示，本发明包括保护层1和指纹采集芯片17，保护层1通过粘胶层16粘接并包裹于指纹采集芯片17外层，此粘胶层16要求在芯片表面的钝化层材料和保护层1内侧面有良好的粘接性，并且在工艺上能够有效的控制厚度到50μm(粘胶层16厚度)以下，其相对介电常数一般要求不小于7。保护层1可以介电常数要求不小于7，莫氏硬度不小于7。

标号52是手指1表面和保护层15之间形成的电容C₁，标号53是保护层15和粘胶层16之间形成的电容C₂。内部探测到的电容就是：

C_f＝C₁//C₂

电容C₂的容值与封装方式相关，与手指1本身无关，电容C₁与手指1有关。如图1所示，57是手指的谷，手指的谷是指手指凹陷进去的地方，在采集电容时，由于谷的凹陷，所以其电容值相对比较小。另外就是手指的脊58，手指的脊是手指表面凸出的地方，由于距离采集板比较近，所以电容值相对谷电容来说比较大。不同的电容值可以体现手指表面距离芯片内部感应极板的远近。

指纹采集芯片17包括内部感应电极阵列2、采集器阵列3、逻辑控制电路11、信号测试电路一10、信号测试电路一12、逻辑输出电路13、指纹图像缓存设备14、PGA电路组5、denoise电路一4、denoise电路二7、denoise电路三9和ADC电路8，其中指纹图像缓存设备14根据不同的应用场合，可以包含在指纹采集芯片17内，也可以不包含在指纹采集芯片17内，在本文件中是将其包含进去的。

内部感应极阵列包括M*N个感应电极，此阵列大小直接影响单次采集的指纹面积。在本专利内部感应极阵列可以是单独的一个正方形极板或者是由几个极板组成的一个正方形图案，这些图案一般由顶层金属构成。此处的顶层金属是指在半导体制造工艺中最上面的一层金属。例如采用1P6M工艺，顶层金属就是第六层。

内部感应电极阵列2中每个感应电极在电路连接上直接与采集器阵列3中其中一个采集器对应相连。采集器阵列3中的一个采集器面积小于内部感应电极阵列2中一个内部感应电极板的面积，内部感应电极阵列2中的每个内部感应电极板均对应安装在采集器阵列3中的其中一个采集器上。采集器可以采用非顶层金属的任何一层金属，另外还要采用MOS管、电阻、电容和三极管等器件。实现对手指1和内部感应电极之间的电容的采集，并把电容的指转换为电 信号，这里的电信号包含电流、电压或者电荷信号。采集器阵列3大小与内部感应电极阵列2大小一致，均为M*N。单个内部感应极板和手指可以形成一个电容，内部感应极阵列2和手指1之间就可以形成一个M*N的图形，经过指纹采集芯片17而采集到指纹。

denoise电路一4在实际应用中也与逻辑控制电路11相连。denoise电路一4的主要功能是消除采集器阵列3和内部感应电极阵列2所带来的噪声，这些噪声包含制造所产生的适配、MOS和其他器件带的1/f噪声、热噪声等。

消除噪声的方式有几种，一种是按阵列点消除噪声，一种是按照块消除噪声，一种是按照整个阵列来消除噪声。按阵列点消除噪声的方式需要单点采集每个像素的噪声。按阵列点消除噪声需要采集每个像素点的噪声，然后通过逻辑控制电路11控制denoise电路一4来实现噪声消除。要实现此功能，首先要实现阵列选择信号与补偿噪声选择信号相同，也就是说在采集阵列第(M_i，N_j)个点时，把相应的第(M_i，N_j)个噪声补偿信号加入到denoise电路一4中，消去该点的噪声。在本专利中，噪声补偿信号的形式可以是电流、电压或者电荷。相应的噪声采集的时候，采集的噪声存储的形式可以是电流、电压或者电荷，但是不论是何种形式，最终存储控制都是以数字编码的方式来实现的。图4中标号31是denoise电路1的补偿的参考电压，可控电容阵列32中DAC_IN是噪声采集后量化成的噪声信号，他的位宽与实际采样的输出比特位有关，假如最终输出的有效比特位为N，则其最小的比特位要求为N+1，实际上由于后级电路有增益调节电路PGA，所以实际位数会高于N+1位。标号36是DAC输入转换成模拟量所需要的电容，电容根据DAC转换的特性，大小分别为Cc，2Cc，直到2^NCc，呈等比例级数增加。标号34是反馈电容，最终通过开关控制产生输 出信号。

如图3所示，标号21是按像素点补偿的电示意图，每个点作为一个噪声点，然后记录每个点的底噪声，在采集指纹信号的时候，通过逻辑控制电路11实现噪声阵列和信号阵列的相关控制，保证每一点像素点输出都是通过该点的噪声去除的，就可以实在按照点方式去除噪声，这种去除的噪声最好，但是由于去除噪声的代价比较大，一个点需要存储最少8位的信息，这对RAM要求比较大，所以不适合比较大的阵列。第二种方式是采用块的方式补偿，通过采集一个NxN的阵列大小，标号22就是一种实例的分区块，然后根据分区块的大小，统计其噪声的平均值，然后在块内的采集点进行平均值补偿，区块大小一般可以设置为3X3，4X4，8X8等，可以根据实际的噪声分布情况来优化块大小，在块大小和噪声补偿效果之间取得可以接受的折中。最后一种是按照整个阵列进行补偿，这种补偿资源最小，但是补偿效果最差，如标号23，整个阵列做一次噪声采集以后，做加权平均后得到噪声量，把此噪声量化值应用到每个像素点的采集。在对像素质量要求不高的场合可以采用此种噪声补偿方式。

denoise电路一4设置在采集器阵列3的信号输出端，denoise电路一4、PGA电路组5、denoise电路二7、ADC电路8和denoise电路三9依次串联，PGA电路组5的信号输入端同时与denoise电路一4和信号测试电路一10的信号输出端连接，PGA电路组5的信号输出端与denoise电路二7连接，denoise电路三9的信号输出端同时与信号测试电路一12的信号输入端和逻辑输出电路13连接，信号测试电路一10的信号输入端和信号测试电路一12的信号输出端均与逻辑控制电路11连接；

PGA电路组5由若干个PGA电路串联而成，首端的PGA电路的信号输入端作为PGA电路组5的信号输入端，尾端的PGA电路的信号输出端作为PGA 电路组5的信号输出端，每个PGA电路的控制输入端均与逻辑控制电路11连接。

如图4所示，denoise电路一4、denoise电路二7和denoise电路三9的结构相同且均包括第一运算放大器37、通断可控电容阵列32、DAC_IN信号单控制开关33、第一电容34和第二电容36，通断可控电容阵列32由多个串联有DAC_IN信号控制开关的电容并联而成，通断可控电容阵列32的一端作为补偿信号的参考电压输入端，通断可控电容阵列32的另一端同时与DAC_IN信号单控制开关33的一端、第二电容36的一端、第一运算放大器37的反相输入端连接，第二电容36的另一端作为指纹信号输出端，第一运算放大器37的同相输入端接地，DAC_IN信号单控制开关33的另一端与第一电容34的一端连接，第一运算放大器37的信号输出端与第一电容34的另一端连接并作为整个denoise电路的信号输出端。标号31是Vc信号，是补偿信号的参考电压，35是Vin信号，是上一级信号的输入电压，对于denoise电路一来说就是采集的指纹信号，31和35皆为电压信号，通过可控电容阵列32中DAC_IN信号控制开关，DAC_IN控制可控电容阵列32中电容是否接入噪声补偿电路。加入DAC_IN对应的数字输入量为DIG_C，则相当于接入和DIG_C*C大小的电容，也就是说接入了DIG_C*C*VC的电荷。Vin接入的电荷为Vin*Cs，Vc信号可以控制是接入+Vc还是-Vc来实现噪声是加还是减。噪声补偿电路的基本计算公式为：

$Vout=\frac{Vin*Cs\±{\mathrm{DAC}}_C*C*Vc}{Cf}$

Cf为手指按下时内部探测到的电容。

在denoise电路二中也会用到这个电路，采用同样的公式也可以计算。

如图5所示，每个PGA电路均包括第二运算放大器46、第一电阻42和第 二电阻43，第二电阻43为可变电阻，第二运算放大器46的同相输入接地，第二运算放大器46的反相输入端同时与第一电阻42的一端和第二电阻43的一端连接，第一电阻42的另一端作为PGA电路的信号输入端，第二运算放大器46的同相输入端与第二电阻43的另一端连接并作为PGA电路的信号输出端，第二电阻43的控制端Gain1[M:0]44与逻辑控制电路11连接。标号41是vin_PGA，是PGA电路的输入信号，标号42是Ri电阻，是PGA电路的输入电阻，标号43是Rf电阻，受Gain1[M:0]44控制，最终输出Vout_PGA，如标号45。Vout_PGA的输出为：

$Vout\_PGA=\frac{Rf*Vin\_PGA}{Ri}$

本发明的工作原理如下：

手指1和内部感应电极阵列2中的电极形成电容C_f，通过对应的采集器采集信号，通过denoise电路一4，去除采集器的噪声以后，把信号送到PGA1，再送到PGAn，PGAn的输出信号通过denoise电路二7去除PGA1到PGAn的噪声以后，送入到ADC电路8，最后ADC信号送入denoise电路三9，去除ADC噪声以后送入逻辑输出电路13，最后传入到指纹图像缓存设备14。其中逻辑控制电路11本身的主要功能是控制采集器阵列3中采集器的时序、3个dnoise电路(denoise电路一4、denoise电路二7、denoise电路三9)的时序、PGA电路组中PGA1到PGAn的增益和开关时序、ADC电路8的转换时序。denoise电路可以以单通道或者多通道存在，另外信号测试电路一10和信号测试电路一12以用来模拟噪声信号，也可以用来做电路测试用。

以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围内。

Claims (5)

1.一种指纹采集架构，包括保护层和指纹采集芯片，所述保护层通过粘胶层粘接并包裹于所述指纹采集芯片外层，所述指纹采集芯片包括内部感应电极阵列、采集器阵列、逻辑控制电路、信号测试电路一、信号测试电路二、逻辑输出电路和指纹图像缓存设备，其特征在于：

所述指纹采集芯片还包括PGA电路组、denoise电路一、denoise电路二、denoise电路三和ADC电路；

所述denoise电路一设置在所述采集器阵列的信号输出端，所述denoise电路一、所述PGA电路组、所述denoise电路二、所述ADC电路和所述denoise电路三依次串联，所述PGA电路组的信号输入端同时与所述denoise电路一和所述信号测试电路一的信号输出端连接，所述PGA电路组的信号输出端与所述denoise电路二连接，所述denoise电路三的信号输出端同时与所述信号测试电路二的信号输入端和所述逻辑输出电路连接，所述信号测试电路一的信号输入端和所述信号测试电路二的信号输出端均与所述逻辑控制电路连接；

所述PGA电路组由若干个PGA电路串联而成，首端的所述PGA电路的信号输入端作为所述PGA电路组的信号输入端，尾端的所述PGA电路的信号输出端作为所述PGA电路组的信号输出端，每个所述PGA电路的控制输入端均与所述逻辑控制电路连接。

2.根据权利要求1所述的指纹采集架构，其特征在于：所述粘胶层的厚度为小于50μm，且相对介电常数不小于7；所述保护层的介电常数不小于7，且莫氏硬度不小于7。

3.根据权利要求1所述的指纹采集架构，其特征在于：所述采集器阵列中的一个采集器面积小于所述内部感应电极阵列中一个内部感应电极板的面积，所述内部感应电极阵列中的每个内部感应电极板均对应安装在所述采集器阵列中的其中一个采集器上。

4.根据权利要求1所述的指纹采集架构，其特征在于：所述denoise电路一、所述denoise电路二和所述denoise电路三的结构相同且均包括第一运算放大器、通断可控电容阵列、DAC_IN信号单控制开关、第一电容和第二电容，所述通断可控电容阵列由多个串联有DAC_IN信号控制开关的电容并联而成，所述通断可控电容阵列的一端作为补偿信号的参考电压输入端，所述通断可控电容阵列的另一端同时与所述DAC_IN信号单控制开关的一端、所述第二电容的一端、所述第一运算放大器的反相输入端连接，所述第二电容的另一端作为指纹信号输出端，所述第一运算放大器的同相输入端接地，所述DAC_IN信号单控制开关的另一端与所述第一电容的一端连接，所述第一运算放大器的信号输出端与所述第一电容的另一端连接并作为整个denoise电路的信号输出端。

5.根据权利要求1所述的指纹采集架构，其特征在于：每个所述PGA电路均包括第二运算放大器、第一电阻和第二电阻，所述第二电阻为可变电阻，所述第二运算放大器的同相输入接地，所述第二运算放大器的反相输入端同时与所述第一电阻的一端和所述第二电阻的一端连接，所述第一电阻的另一端作为所述PGA电路的信号输入端，所述第二运算放大器的同相输入端与所述第二电阻的另一端连接并作为所述PGA电路的信号输出端，所述第二电阻的控制端与所述逻辑控制电路连接。