CN106158648B - 制备Fin FET器件的方法 - Google Patents

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种制备Fin FET器件的方法，可基于传统的先栅极或后栅极工艺，通过在鳍状结构上制备栅极结构后，于隔离区域中先制备第一隔离薄膜后，再于该第一隔离薄膜的表面上覆盖第二隔离薄膜，由于覆盖鳍状结构相同位置区域上的第一隔离薄膜和第二隔离薄膜具有不同的厚度，以使得其之间能够相互补充，进而形成一覆盖在鳍状结构不同位置处具有均一厚度的隔离层，在有效改善隔离结构作用的同时，提高了Fin FET的器件性能及产品良率。

Description

制备Fin FET器件的方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种制备Fin FET器件的方法。

背景技术

由于鳍式场效晶体管(Fin Field-Effect Transistor，简称Fin FET)能够很好的控制短沟道效应(short channel effect，简称SCE)及较高晶体管集成度(transistorcompactness)，其被广泛的应用于先进的半导体技术节点(advanced technology node)工艺中，例如制备模拟电路(analog circuits)器件或SRAM器件的工艺。

但是，由于工艺能力的限制，现有的制备Fin FET器件中制备的膜层厚度非常不均匀(uniform)，尤其是覆盖在鳍状结构上不同位置处的膜层厚度值相差较大，例如采用原子沉积工艺(Atomic Layer Deposition，简称ALD)制备的覆盖在鳍状结构(Fin)上的隔离层(spacer)，覆盖鳍状结构底部侧壁(sidewall)上的厚度与覆盖该鳍状结构顶部(top)的厚度之间的差值甚至能达到0.8～2.8nm，进而大大降低了隔离结构的作用，导致Fin FET的器件性能及产品良率的下降。

发明内容

针对上述技术问题，本申请提供了一种制备Fin FET器件的方法，可应用于先栅极工艺或后栅极工艺(如后高介电常数金属栅极的制备工艺(high k and metal gate lastprocess))中，所述制备Fin FET器件的方法包括：

提供一设置有栅极区和隔离区的半导体衬底；

于所述半导体衬底之上形成若干鳍状结构后，在所述鳍状结构位于所述栅极区的区域之上制备栅极结构；

制备第一隔离薄膜覆盖所述鳍状结构位于所述隔离区的区域及所述栅极结构之上后，制备第二隔离薄膜覆盖所述第一隔离薄膜的表面；

其中，所述第一隔离薄膜和所述第二隔离薄膜构成一厚度均匀的隔离层。

作为一个优选的实施例，上述的制备Fin FET器件的方法中：

覆盖位于所述隔离区的所述鳍状结构顶部区域的所述第一隔离薄膜的厚度小于覆盖在位于所述隔离区的所述鳍状结构底部区域的所述第一隔离薄膜的厚度，覆盖位于所述隔离区的所述鳍状结构顶部区域的所述第二隔离薄膜的厚度大于覆盖在位于所述隔离区的所述鳍状结构底部区域的所述第二隔离薄膜的厚度。

作为一个优选的实施例，上述的制备Fin FET器件的方法还包括：

采用炉管工艺制备所述第一隔离薄膜，采用原子层气相沉积工艺制备所述第二隔离薄膜。

作为一个优选的实施例，上述的制备Fin FET器件的方法还包括：

于400℃～650℃的工艺环境中，采用六氯乙硅烷制备所述第一隔离薄膜。

作为一个优选的实施例，上述的制备Fin FET器件的方法中：

所述第一隔离薄膜的厚度为所述第二隔离薄膜的厚度为

作为一个优选的实施例，上述的制备Fin FET器件的方法中：

所述第一隔离薄膜的材质SiN、SiON或SiOCN，所述第二隔离薄膜的材质SiN、SiON或SiOCN。

作为一个优选的实施例，上述的制备Fin FET器件的方法还包括：

制备所述第一隔离薄膜之后，先进行预清洗工艺，再制备所述第二隔离薄膜。

作为一个优选的实施例，上述的制备Fin FET器件的方法中：

所述半导体衬底上还设置有源漏区，所述栅极区和所述隔离区均位于相邻的所述源漏区之间，以共同将所述相邻的所述源漏区予以隔离，且所述隔离区将相邻的所述栅极区域予以隔离。

作为一个优选的实施例，上述的制备Fin FET器件的方法中：

部分所述鳍状结构横跨所述栅极区及位于该栅极区两侧的源漏区。

作为一个优选的实施例，上述的制备Fin FET器件的方法还包括：

于横跨所述栅极区及位于该栅极区两侧的源漏区的所述鳍状结构之上制备所述栅极结构及位于所述栅极结构两侧的源极结构和漏 极结构，以形成所述Fin FET器件；

其中，所述源极结构位于所述栅极结构一侧的所述源漏区，所述漏极结构位于所述栅极结构另一侧的所述源漏区。

综上所述，由于采用了上述技术方案，本专利申请记载了一种制备Fin FET器件的方法，可基于传统的先栅极或后栅极工艺，通过在鳍状结构上制备栅极结构后，于隔离区域中先制备第一隔离薄膜后，再于该第一隔离薄膜的表面上覆盖第二隔离薄膜，由于覆盖鳍状结构相同位置区域上的第一隔离薄膜和第二隔离薄膜具有不同的厚度，以使得其之间能够相互补充，进而形成一覆盖在鳍状结构不同位置处具有均一厚度的隔离层，在有效改善隔离结构作用的同时，提高了Fin FET的器件性能及产品良率。

附图说明

图1～8是本申请实施例中制备Fin FET器件的方法的流程结构示意图；

图9是位于图8所示区域5中的结构的放大示意图。

具体实施方式

本申请中的制备Fin FET器件的方法，可基于先栅极或后栅极(例如后高k金属栅极等)制备Fin FET器件的先进技术(advanced technology)中，通过在位于栅极区的鳍状结构上制备栅极结构后，采用炉管工艺于隔离区的鳍状结构上制备第一隔离薄膜后，再于该第 一隔离薄膜的表面上覆盖第二隔离薄膜，由于覆盖鳍状结构相同位置区域上的第一隔离薄膜和第二隔离薄膜所形成的厚度不同，以使得其之间能够相互补充，进而形成一覆盖在鳍状结构不同位置处具有均一厚度的隔离层，以在有效改善隔离结构作用的同时，提高了Fin FET的器件性能及产品良率。

下面结合附图对本发明的具体实施方式作进一步的说明：

图1～8是本申请实施例中制备Fin FET器件的方法的流程结构示意图，图9是位于图8所示区域5中的结构的放大示意图；如图1～9所示，制备Fin FET器件的方法包括：

首先，提供一半导体衬底1；如图1～2所示(图1为图2所述结构的俯视图)，该半导体衬底1上设置有源漏区11、栅极区12和隔离区13，源漏区11包括源极区(图中未示出)和漏极区(图中未示出)，栅极区12和隔离区13则位于用于形成同一器件的源极区与漏极区之间，以将其隔离；同时，隔离区13又位于相邻的栅极区12之间，以将相邻栅极区12隔离。

优选的，上述的源漏区11、栅极区12和隔离区13个数及位置区域也可以根据具体的工艺需求而进行适应性的调整，只要其满足在栅极区12上形成器件的栅极结构，在源漏区11中且位于上述栅极结构相对的两侧形成源极和漏极，以与上述的栅极结构形成同一器件即可；同时，在上述的隔离区13中则形成隔离结构，该隔离结构将上述形成的相邻的器件予以隔离(即将相邻的器件之间的栅极、源极及漏极均予以隔离)即可。

其次，如图3～4所示(图3为图4所示的结构的俯视图)，在图1所示半导体衬底1的表面之上形成若干鳍状结构2，具体的制备工艺及材质等参数均可参考当前制备Fin FET器件中鳍状结构，在此便不予累述。

优选的，上述的鳍状结构2可以阵列的方式按照设定的规则排列形成，如可按照图3所示的排列方式，以相同的方式横跨上述的栅极区12及隔离区13并延伸至位于其对应两侧的源漏区11之中。

同时，如图3～4所示，本实施例中将横跨栅极区12的鳍状结构2设定为第一鳍状结构21，将横跨隔离区13的鳍状结构2设定为第二鳍状结构22，但其并不作为技术方案的限定；即该第一鳍状结构21主要用于制备Fin FET器件的栅极及与该栅极构成一器件的源极和漏极，而第二鳍状结构22则主要用于制备将相邻器件予以隔离(如无电性连接等)的隔离结构。

之后，如图5～6所示(图6为图5中沿A-A线的剖面图)，在上述制备的鳍状结构2上制备栅极结构3，该栅极结构3的具体制备工艺也可参考当前制备的Fin FET器件中的栅极工艺进行制备，同时也在位于栅极区12两侧的源漏区11中制备形成器件的源极和漏极；具体的，上述的栅极结构3不仅覆盖第一鳍状结构21位于栅极区12部分(即图5中被栅极结构3所覆盖的第一鳍状结构21上的区域结构)的表面(包括位于栅极区12中的顶部区域及侧壁区域)，还同时覆盖半导体衬底1位于栅极区12中暴露的表面，即该栅极结构3将上述的第二鳍状结构22、半导体衬底1位于隔离区及源漏区暴露的表面， 以及第一鳍状结构21位于源漏区11中的部分(即图5中未被栅极结构3所覆盖的第一鳍状结构21上的区域结构)均予以暴露。

优选的，上述的栅极结构3包括位于底部的栅氧化层31(即覆盖在第一鳍状结构21位于栅极区暴露表面上的膜层)和覆盖该栅氧化层31表面的多晶硅层32；具体的制备工艺均可参考传统制备Fin FET器件中的栅极结构的标准流程进行，如依次进行的沉积、刻蚀等工艺，为了阐述的简洁，在此便不予累述。

然后，依次制备第一隔离膜层41和第二隔离膜层42进而构成一厚度均匀的隔离层4，以覆盖图5～6所示结构暴露的表面上，形成如图7～8所示的结构。

优选的，上述的第一隔离膜层41和第二隔离膜层42位于各处的厚度不均，但厚度相互补充(即在同一区域的绝大部分的位置处第一隔离膜层41和第二隔离膜层42厚度不同，但在该区域中的任一位置处第一隔离膜层41的厚度与第二隔离膜层42的厚度之和均相同)，进而构成厚度均匀的隔离层4，以有效改善该隔离层4所起的隔离效果，进而提高FinFET的器件性能及产品良率。

优选的，如图9所示，覆盖位于隔离区13的鳍状结构(即第二鳍状结构22)的顶部区域的第一隔离薄膜41的厚度小于覆盖在位于隔离区13的鳍状结构(即第二鳍状结构22)的底部区域的第一隔离薄膜41的厚度(即H2＜H4)，并沿上述顶部区域至底部区域方向该第一隔离薄膜41的厚度呈递增的趋势；同时，覆盖位于隔离区13的鳍状结构(即第二鳍状结构22)的顶部区域的第二隔离薄膜42的厚 度大于覆盖在位于隔离区的13鳍状结构(即第二鳍状结构22)的底部区域的第二隔离薄膜42的厚度(即H3＜H2)，并沿上述顶部区域至底部区域方向该第二隔离薄膜42的厚度呈递减的趋势，进而才能形成互补，以构成各处厚度均相同的绝缘层4(即H1+H2＝H3+H4＝H)。

优选的，可在于400℃～650℃(如400℃、500℃、600℃或650℃等)的工艺环境中，采用六氯乙硅烷(Hexachlorodisilane，简称HCD)，利用炉管工艺，制备上述的第一隔离薄膜41，进而可形成厚度范围。

优选的，在制备上述的第一隔离薄膜41后，可先对形成的器件结构进行预清洗工艺，以尽量消除前序工艺所带来的缺陷后，再继续采用原子气相沉积工艺制备上述的第二隔离薄膜42；即上述的第一隔离薄膜41覆盖图5中所示结构暴露的表面(包括半导体衬底1暴露的表面、栅极结构32的上表面及侧壁、鳍状结构2暴露的顶部表面及侧壁等处)，而第二隔离薄膜42则覆盖上述的第一隔离薄膜41暴露的表面上，进而形成各处厚度均一的隔离层4；同时，上述的栅极结构32及相邻的源极和漏极构成多个器件，该隔离层4将相邻的器件予以隔离，由于其各处的厚度均一，进而使得其各处的隔离效果均相同，进而有效避免因薄弱处而造成的漏电等缺陷导致的器件性能下降。

优选的，第一隔离薄膜41的厚度范围在之间，且材质可选为SiN、SiON或SiOCN等；第二隔离薄膜42的厚度范围在 之间，材质可选为SiN、SiON或SiOCN等，即第一隔离 薄膜41与第二隔离薄膜42的材质可相同也可不同，只要其共同形成的隔离层4在位于第二鳍状结构22暴露表面的各处、位于半导体衬底1暴露的表面，以及覆盖栅极结构3的表面及侧壁等各部分的厚度均匀即可。

最后，在基于图8所示结构的基础上，采用标准的Fin FET器件制备工艺，以形成Fin FET器件。

综上，由于采用了上述技术方案，本申请实施例中记载的制备Fin FET器件的方法，可基于传统的先栅极或后栅极工艺，通过在鳍状结构上制备栅极结构后，于隔离区域中先制备第一隔离薄膜后，再于该第一隔离薄膜的表面上覆盖第二隔离薄膜，由于覆盖鳍状结构相同位置区域上的第一隔离薄膜和第二隔离薄膜具有不同的厚度，以使得其之间能够相互补充，进而形成一覆盖在鳍状结构不同位置处具有均一厚度的隔离层，在有效改善隔离结构作用的同时，提高了Fin FET的器件性能及产品良率。

通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。

对于本领域的技术人员而言，阅读上述说明后，各中变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种制备Fin FET器件的方法，其特征在于，所述制备Fin FET器件的方法包括：

提供一设置有栅极区和隔离区的半导体衬底；

于所述半导体衬底之上形成若干鳍状结构后，在所述鳍状结构位于所述栅极区的区域之上制备栅极结构；

制备第一隔离薄膜覆盖所述鳍状结构位于所述隔离区的区域及所述栅极结构之上后，制备第二隔离薄膜覆盖所述第一隔离薄膜的表面；

其中，所述第一隔离薄膜和所述第二隔离薄膜构成一厚度均匀的隔离层；

覆盖所述鳍状结构相同位置区域上的所述第一隔离薄膜和所述第二隔离薄膜所形成的厚度不同，并相互补充，以形成覆盖在所述鳍状结构不同位置处具有均一厚度的所述隔离层。

2.如权利要求1所述的制备Fin FET器件的方法，其特征在于，所述方法中：

覆盖位于所述隔离区的所述鳍状结构顶部区域的所述第一隔离薄膜的厚度小于覆盖在位于所述隔离区的所述鳍状结构底部区域的所述第一隔离薄膜的厚度；

覆盖位于所述隔离区的所述鳍状结构顶部区域的所述第二隔离薄膜的厚度大于覆盖在位于所述隔离区的所述鳍状结构底部区域的所述第二隔离薄膜的厚度。

3.如权利要求1所述的制备Fin FET器件的方法，其特征在于，所述方法还包括：

采用炉管工艺制备所述第一隔离薄膜，采用原子层气相沉积工艺制备所述第二隔离薄膜。

4.如权利要求3所述的制备Fin FET器件的方法，其特征在于，所述方法还包括：

于400℃～650℃的工艺环境中，采用六氯乙硅烷制备所述第一隔离薄膜。

5.如权利要求1所述的制备Fin FET器件的方法，其特征在于，所述方法中：

所述第一隔离薄膜的厚度为所述第二隔离薄膜的厚度为

6.如权利要求1所述的制备Fin FET器件的方法，其特征在于，所述方法中：

所述第一隔离薄膜的材质SiN、SiON或SiOCN，所述第二隔离薄膜的材质SiN、SiON或SiOCN。

7.如权利要求1所述的制备Fin FET器件的方法，其特征在于，所述方法还包括：

制备所述第一隔离薄膜之后，先进行预清洗工艺，再制备所述第二隔离薄膜。

8.如权利要求1所述的制备Fin FET器件的方法，其特征在于，所述方法中：

所述半导体衬底上还设置有源漏区，所述栅极区和所述隔离区均位于相邻的所述源漏区之间，以共同将所述相邻的所述源漏区予以隔离，且所述隔离区将相邻的所述栅极区域予以隔离。

9.如权利要求8所述的制备Fin FET器件的方法，其特征在于，所述方法中：

部分所述鳍状结构横跨所述栅极区及位于该栅极区两侧的源漏区。

10.如权利要求9所述的制备Fin FET器件的方法，其特征在于，所述方法还包括：

于横跨所述栅极区及位于该栅极区两侧的源漏区的所述鳍状结构之上制备所述栅极结构及位于所述栅极结构两侧的源极结构和漏极结构，以形成所述Fin FET器件；

其中，所述源极结构位于所述栅极结构一侧的所述源漏区，所述漏极结构位于所述栅极结构另一侧的所述源漏区。