CN106130603A - 高增益扩频实时捕获的装置及方法 - Google Patents

Abstract

本发明提出了一种高增益扩频实时捕获的装置及方法，用于解决现有技术存在的在低信噪比下隐蔽通信或突发通信中的实时捕获资源消耗过大和高增益高速率时不能实现的技术问题，捕获装置包括移位寄存器、解扩模块、多个RAM、顺序调整模块、符号调整模块、并行FFT运算及取模值模块、选择最大值模块、第一伪码PN₁码片同步判决模块、频偏纠正模块和同步确认模块；捕获方法包括：产生发射同步信息和同步确认信息；对接收信息样点进行一次解扩；存储一次解扩值再并行输出；对并行输出的一次解扩值进行顺序和符号调整；再进行并行FFT及求模运算；并根据并行FFT输出模值的最大模值来控制同步确认；根据同步确认的结果判断是否捕获完成。

Description

高增益扩频实时捕获的装置及方法

技术领域

本发明属于涉及通信技术处理领域，涉及一种高增益扩频实时捕获的装置及方法，可用于隐蔽通信或突发通信系统中对高增益、高速率信息进行实时同步捕获。

背景技术

扩展频谱通信简称扩频通信，其特点是传输信息所用的带宽远大于信息本身带宽。扩频通信技术在发端以伪随机码进行扩频，在收端用相同伪随机码实现解扩，这一过程使其具有诸多优良特性。特别是具有很强的抗干扰能力和安全保密性。

扩频技术分为直接序列扩频，跳频扩频，跳时扩频。直接序列扩频技术发展迅速，在通信、数据传输、定位导航、测距等领域得到了广泛的应用。随着直接序列扩频系统的扩频码长增加，其处理增益就会相应增加，表现为抗干扰性，隐蔽性，抗截获性能加强。

直接序列扩频系统的捕获是直扩技术中的一个关键性问题。捕获是指本地参考码和接收码的相位小于一个码元的宽度，同时使本地时钟和载波频率相互对准。由于扩频信号伪码相位和载波频率的不确定性,捕获过程不仅要搜索伪码相位,而且还要搜索载波偏移,是一个二维的搜索过程。常用二维捕获搜索策略有伪码串行载波串行的搜索策略，伪码并行载波串行的搜索策略，伪码串行载波并行的搜索策略。此类方法都是搜索伪码相位,同时搜索载波多普勒频移，当相位-载波都搜索到正确值时，才能捕获成功，因此当同步信息非常长的情况下，消耗时间非常长。

为了进一步减少捕获时间,FFT谱分析被应用到对同步信息的捕获，在搜索到码相位的同时，得到了载波偏移，从而将原来的频率、相位的二维搜索过程变为码相位的一维搜索过程,大大减少了搜索时间。普遍采用的PMF-FFT方法利用FFT谱分析的优点并配合部分匹配滤波，能够实现快速捕获。PMF-FFT采用单一伪码对同步信息进行扩频产生扩频后的同步信息，接收端移位寄存器存储深度为单一码长的接收信号样点，并与本地伪码作分段相关运算，存储部分相关结果再并行输出进行并行FFT运算，如果并行FFT运算的模值中的最大值，大于预设门限则说明伪码已经同步，同时得到频偏值，实现码相位与频率的同步。

而在隐蔽通信或突发通信系统中，在较低信噪比下可靠的实时捕获是系统正常通信的关键。低信噪比意味着系统具有较高的处理增益。对于直接序列扩频系统，高增益与长的码长对应，而实时同步意味着接收机要具有较强的信号处理能力。随着通信速率的提高以及对隐蔽性的高要求，要求通信系统需采用较长的扩频码以及具有高速信号处理的能力。高速率、高增益意味着宽的信号带宽以及接收端较高的采样速率，这对接收系统的实时信号处理提出了严格的要求。

对于PMF-FFT，当实现高增益高速率信息捕获时，实时捕获要求系统在每一个信息样点输入时都能完成一次长码的解扩，会出现复杂度过高导致资源消耗过多的问题，例如相关器长度过长，并且出现实际中无法应用的问题，例如过长的移位寄存器在高增益高速率时无法实现。

发明内容

本发明的目的在于上述现有技术存在的缺陷，提出了一种高增益扩频实时捕获的装置及方法，以实现在低信噪比下隐蔽通信或突发通信系统中的实时捕获，用于解决现有技术存在的因复杂度高导致的资源消耗过大和高增益高速率时不能实现的技术问题。

一种高增扩频实时捕获的装置，包括移位寄存器、解扩模块、多个RAM、并行FFT运算及取模值模块和选择最大值模块，其中：

移位寄存器，用于连续存储单个信号样点数据并在存储时并行输出原有的样点值数据；

解扩模块，用于实现移位寄存器的输出与本地伪码的并行相关；

多个RAM并行排列，用于存储解扩模块的输出，并对存储的解扩模块的输出并行输出；

并行FFT运算及取模值模块，用于对解扩模块输出的解扩值进行并行FFT运算，并对运算结果求模；

选择最大值模块，用于选出并行FFT运算及取模值模块的输出的最大值，并记录该最大值的位置信息；

其特征在于，所述移位寄存器，其深度与第二伪码PN₂的长度相等；所述解扩模块存储的本地伪码为第二伪码PN₂；所述多个RAM，其个数和第一伪码PN₁的长度相等，单个RAM的容量与第二伪码PN₂的长度相等，其后依次连接有顺序调整模块和符号调整模块，用于对多个RAM的输出依次进行顺序调整和符号调整；所述选择最大值模块，其后连有第一伪码PN₁码片同步判决模块，用于对其后连接的频偏纠正模块和同步确认模块进行控制，其中频偏纠正模块，用于连续对接收的单个信号样点数据进行频偏纠正；同步确认模块，用于实现对频偏纠正模块的输出与第三伪码PN₃的串行相关，并对相关结果进行判断。

一种高增益扩频实时捕获的方法，包括如下步骤：

(1)发射端的第一伪码PN₁和第二伪码PN₂，依次对同步信息进行扩频，得到二次扩频后的同步信息，并发射；

(2)发射端的第三伪码PN₃对同步确认信息进行扩频，得到扩频后同步确认信息，并发射；

(3)接收端的移位寄存器连续接收并存储单个信号样点数据，同时连续并行输出原有的样点数据；

(4)接收端的解扩模块将连续并行输出的原有的样点数据，分别与第二伪码PN₂进行并行相关运算，得到多个一次解扩值；

(5)接收端的多个RAM，从第一个RAM开始，对得到的多个一次解扩值依次存储，直至所有RAM存满，再返回第一个RAM，进行新一轮存储，不断循环；

(6)接收端的多个RAM，将其存储的相同地址的一次解扩值依次并行输出，直到RAM所有地址的一次解扩值输出结束，进行新一轮输出，不断循环；

(7)接收端的顺序调整模块，对多个RAM同一循环相同地址输出的一次解扩值，按照存储先后顺序进行顺序调整，得到调整顺序的一次解扩值；

(8)接收端的符号调整模块，对得到的调整顺序的一次解扩值，利用第一伪码PN₁的码片进行符号调整，得到调整符号的一次解扩值；

(9)接收端的FFT及求模值模块，对得到的调整符号的一次解扩值进行并行FFT运算，并对运算结果求模，得到多路FFT的运算结果模值；

(10)接收端的选择最大值模块，从得到的多路FFT的运算结果模值中选出最大模值，并记录该模值的位置信息；

(11)接收端的第一伪码PN₁码片同步模块，判断从得到的多路FFT的运算结果模值中选出的最大模值是否大于预设同步门限值，若是，执行步骤(12)，否则，执行步骤(3)；

(12)接收端的第一伪码PN₁码片同步模块，判断大于预设同步门限值的最大模值，是否是第一个大于预设同步门限值的最大模值，若是，将该最大模值记录为历史最大模值，并输出，同时记录并输出其对应的位置信息，并执行步骤(14)，否则，执行步骤(13)；

(13)接收端的第一伪码PN₁码片同步模块，判断大于预设同步门限值的最大模值，是否大于历史最大模值，若是，将该最大模值记录为历史最大模值，并输出，同时记录并输出其对应的位置信息，并执行步骤(14)，否则，执行步骤(14)；

(14)接收端的频偏纠正模块，利用得到的历史最大模值对应的位置信息，连续对接收的单个信号样点数据进行频偏纠正，得到频偏纠正后的信号样点数据；

(15)接收端的同步确认模块，判断得到的历史最大模值是否发生变化，若是，对得到的频偏纠正后的信号样点数据与第三伪码PN₃的串行相关运算进行复位，否则，对得到的频偏纠正后的信号样点数据与第三伪码PN₃进行串行相关运算，得到一个第三伪码PN₃的相关值；

(16)接收端的同步确认模块，判断得到的第三伪码PN₃的相关值是否大于预设同步确认门限，若是，捕获结束，否则，执行步骤(3)。

本发明与现有技术相比，具有如下优点：

1，本发明由于获取同步信息过程中，采用第一伪码PN₁和第二伪码PN₂，依次对同步信息进行扩频，接收端的移位寄存器需要存储深度等于第二伪码PN₂长度的信息样点数据，解扩模块连续对第二伪码PN₂长度的信号样点数据进行相关运算，降低了单位时间内数据的存储量和计算量，与现有技术相比，有效地减少了存储资源和逻辑资源的消耗。

2，本发明由于获取同步信息过程中，采用第一伪码PN₁和第二伪码PN₂，依次对同步信息进行扩频，接收端移位寄存器只需要存储深度等于第二伪码PN₂长度的信息样点数据，降低了移位寄存器的数据存储量，与现有技术相比，解决了深度过大的移位寄存器不能实现的技术问题，提高系统的可行性。

3，本发明由于在发射端发射同步信息后，再发射了同步确认信息，接收端通过第一伪码PN₂和第一伪码PN₂同步的过程，同时对同步确认信息频偏纠正后进行相关来判断是否捕获，与现有技术相比，减少了误捕获的概率。

附图说明

图1为本发明捕获装置的结构示意图；

图2为本发明捕获方法的实现流程框图。

具体实施方式

以下结合附图和实施例，对本发明作进一步详细说明。

参照图2，一种高增益扩频实时捕获的装置，包括移位寄存器、解扩模块、多个RAM、顺序调整模块、符号调整模块、并行FFT运算及取模值模块、选择最大值模块、第一伪码PN₁码片同步判决模块、频偏纠正模块和同步确认模块。

所述移位寄存器其后依次连接有解扩模快，多个RAM，顺序调整模块，符号调整模块，并行FFT运算及取模值模块，选择最大值模块和第一伪码PN₁码片同步判决模块，第一伪码PN₁码片同步判决模块分别连接频偏纠正模块和同步确认模块，频偏纠正模块后连接有同步确认模块。

移位寄存器的深度为255，由于其输出的数据需要与解扩模块的第二伪码PN₂进行并行相关，该移位寄存器的深度与第二伪码PN₂的长度相等；

解扩模块存储的本地伪码为第二伪码PN₂，对接收信息样点进行一次解扩；

RAM的数量为64个，RAM之间是并行排列的，其中每个RAM的容量为255，由于每产生255个一次解扩值，移位寄存器存储的信号样点数据就会全部更新一次，所以其中每个RAM的容量为255，即与第二伪码PN₂的长度相等，由于经过一次解扩后的同步信息长度等于第一伪码PN₁的长度，所以RAM的个数和第一伪码PN₁的长度相等，由于第一伪码PN₁的长度长了，接收端并行FFT的点数会增加，则消耗的资源也会增加，故第二伪码PN₁的长度小于或等于第一伪码PN₂的长度；

顺序调整模块对64个RAM同一循环相同地址输出的一次解扩值进行顺序调整，由于符号调整时需要利用第一伪码PN₁的码片进行调整，第一伪码PN₁码片又对应着存储的先后顺序，所以要进行顺序调整；

符号调整模块对调整顺序后的一次解扩值进行符号调整，使得一次解扩值符号统一，使得能通过FFT运算正确搜索到码相位；

并行FFT运算及取模值模块对输入采取64点FFT，一次并行FFT运算得到64路输出，求模后，得到64个模值；

选择最大值模块用于选出并行FFT运算及取模值模块的输出的最大值，并记录该最大值的位置信息；

第一伪码PN₁码片同步判决模块对其后连接的频偏纠正模块和同步确认模块进行控制，只有第一伪码PN₁码片同步判决模块得到正确的位置信息，频偏纠正模块和同步确认模块才能得到正确进行同步确认；

频偏纠正模块利用第一伪码PN₁码片同步判决模块的输出对接收到的信息样点数据进行频偏纠正，由于接收到的信息样点数据是带有频率偏移的值，当同步信息同步时可以得到正确的位置信息，而正确的位置信息可以估计出频率偏移，则能正确纠正信息样点数据的频率偏移；

同步确认模块用于实现对频偏纠正模块的输出与第三伪码PN₃的串行相关，并对相关结果判断是否捕获完成，由于为了保持与同步信息的一致的码片速率和保证较低的错误率，该第三伪码PN₃的长度和第一伪码PN₁的长度与第二伪码PN₂的长度乘积相等；

参照图2，一种高增益扩频实时捕获的方法，包括如下步骤：

步骤1：发射端采用长度为64的第一伪码PN₁和长度为255的第二伪码PN₂，依次对为1的同步信息进行扩频，得到长度为16320的同步信息，并发射；

步骤2：发射端使用长度为16320的第三伪码PN₃对为1的同步确认信息进行扩频，得到扩频后长度为16320的同步确认信息，并发射；

步骤3：接收端的移位寄存器对接收的信号样点作串入并出，是指接收端的移位寄存器连续接收并存储单个信号样点数据，同时连续并行输出长度为255的原有的样点数据，所述信号样点数据包含了发射端发射的同步信息、同步确认信息，还包括接收到的噪声信号样点数据；

步骤4：接收端的解扩模块进行一次解扩，是指将移位寄存器输出的长度为255的样点数据和第二伪码PN₂进行并行相关，得到多个一次解扩值，因为移位寄存器连续并行输出长度为255的样点数据，所以解扩模块连续对并行输出的样点数据进行并行相关，连续输出一次解扩值；

步骤5：接收端总共有64个并行排列的RAM，单个RAM的容量为255，从第一个RAM开始，对得到的多个一次解扩值依次存储，直至所有RAM存满，再返回第一个RAM，进行新一轮存储，不断循环；

步骤6：接收端的64个的RAM，将其存储的一次解扩值从地址为1开始依次并行输出，直到RAM地址为255的一次解扩值输出结束，再从地址为1进行新一轮输出，不断循环，每次输出得到64个一次解扩值；

步骤7：接收端的顺序调整模块，对64个RAM同一循环相同地址输出的一次解扩值，按照存储先后顺序进行顺序调整，得到调整顺序的一次解扩值，由于64个RAM连续并行输出相同地址的一次解扩值，所以顺序调整模块连续对64个RAM的并行输出进行顺序调整；

步骤8：接收端的符号调整模块，对得到的调整顺序的一次解扩值，利用第一伪码PN₁的码片进行符号调整，得到调整符号的一次解扩值，具体是指第一伪码PN₁的第k个码片若为1，一次解扩值的第k个值符号不变，否则，一次解扩值的第k个值的符号取反，由于得到的调整顺序的一次解扩值长度等于第一伪码PN₁长度，所以其中k为不大于第一伪码PN₁长度的正整数，由于顺序调整模块连续输出顺序调整后的一次解扩值，所以符号调整模块连续对顺序调整模块的输出进行符号调整；

步骤9：接收端的FFT及求模值模块，对每次得到的调整符号的一次解扩值进行64点并行FFT运算，并对64路运算结果分别求模，得到64路FFT的运算结果模值，由于顺序调整模块连续输出顺序符号后的一次解扩值，所以FFT及求模值模块连续对符号调整模块的输出进行64点并行FFT运算，并对输出求模；

步骤10：接收端的选择最大值模块，从得到的64路FFT的运算结果模值中选出最大模值，并记录该模值的位置信息，由于FFT及求模值模块连续输出64路并行FFT的运算结果模值，所以选择最大值模块连续选出FFT及求模值模块的输出的最大模值，并记录位置信息；

步骤11：接收端的第一伪码PN₁码片同步判决模块，判断从得到的多路FFT的运算结果模值中选出的最大模值是否大于预设同步门限值，若是，执行步骤12，当从得到的多路FFT的运算结果模值中选出的最大模值大于预设同步门限值时，说明有第二伪码PN₂已经同步，由于选择最大值模块连续输出64路FFT的运算结果模值中选出的最大模值，所以第一伪码PN₁码片同步模块连续对选择最大值模块的输出进行判断；

步骤12：接收端的第一伪码PN₁码片同步判决模块，判断大于预设同步门限值的最大模值，是否是第一个大于预设同步门限值的最大模值，若是，将该最大模值记录为历史最大模值，并输出，同时记录并输出其对应的位置信息，并执行步骤14，否则，执行步骤13，当大于预设同步门限值的最大模值是第一个大于预设同步门限值的最大模值，说明此时第一次实现第二伪码PN₂的同步，如果不是第一个，这说明有此时有更多的第二伪码PN₂实现了同步；

步骤13：接收端的第一伪码PN₁码片同步判决模块，判断大于预设同步门限值的最大模值，是否大于历史最大模值，若是，将该最大模值记录为历史最大模值，并输出，同时记录并输出其对应的位置信息，并执行步骤14，否则，执行步骤14，当大于预设同步门限值的最大模值大于历史最大模值，说明第一伪码PN₁码片还未同步；

步骤14：接收端的频偏纠正模块，利用得到的历史最大模值对应的位置信息，连续对接收的单个信号样点数据进行频偏纠正，得到频偏纠正后的信号样点数据；

步骤15：接收端的同步确认模块，判断得到的历史最大模值是否发生变化，若是，对得到的频偏纠正后的信号样点数据与第三伪码PN₃的串行相关运算进行复位，否则，对得到的频偏纠正后的信号样点数据与第三伪码PN₃进行串行相关运算，得到一个第三伪码PN₃的相关值，当历史最大模值发生变化，说明第一伪码PN₁码片还未同步，此时的频偏纠正的没能正确估计，也没得到正确的同步确认信息样点数据，所以已经串行相关是无效的，需要复位，重新开始同步确认，若历史最大值没有发生变化，则同步确认模块连续进行串行相关直到完成；

步骤16：接收端的同步确认模块进行同步确认，判断得到的第三伪码PN₃的相关值是否大于预设同步确认门限，若是，捕获结束，否则，执行步骤3，当得到的第三伪码PN₃的相关值大于预设同步确认门限，说明此时同步确认成功。

Claims (6)

1.一种高增扩频实时捕获的装置，包括移位寄存器、解扩模块、多个RAM、并行FFT运算及取模值模块和选择最大值模块，其中：

移位寄存器，用于连续存储单个信号样点数据并在存储时并行输出原有的样点值数据；

解扩模块，用于实现移位寄存器的输出与本地伪码的并行相关；

多个RAM并行排列，用于存储解扩模块的输出，并对存储的解扩模块的输出并行输出；

并行FFT运算及取模值模块，用于对解扩模块输出的解扩值进行并行FFT运算，并对运算结果求模；

选择最大值模块，用于选出并行FFT运算及取模值模块的输出的最大值，并记录该最大值的位置信息；

其特征在于，所述移位寄存器，其深度与第二伪码PN₂的长度相等；所述解扩模块存储的本地伪码为第二伪码PN₂；所述多个RAM，其个数和第一伪码PN₁的长度相等，单个RAM的容量与第二伪码PN₂的长度相等，其后依次连接有顺序调整模块和符号调整模块，用于对多个RAM的输出依次进行顺序调整和符号调整；所述选择最大值模块，其后连有第一伪码PN₁码片同步判决模块，用于对其后连接的频偏纠正模块和同步确认模块进行控制，其中频偏纠正模块，用于连续对接收的单个信号样点数据进行频偏纠正；同步确认模块，用于实现对频偏纠正模块的输出与第三伪码PN₃的串行相关，并对相关结果进行判断。

2.根据权利要求1所述的高增益扩频实时捕获的装置，其特征在于，所述第三伪码PN₃，其长度和第一伪码PN₁的长度与第二伪码PN₂的长度乘积相等。

3.根据权利要求1所述高增益扩频实时捕获的装置，其特征在于，所述第一伪码PN₁和第二伪码PN₂，其中第二伪码PN₁的长度小于或等于第一伪码PN₂的长度。

4.一种高增益扩频实时捕获的方法，包括如下步骤：

(1)发射端的第一伪码PN₁和第二伪码PN₂，依次对同步信息进行扩频，得到二次扩频后的同步信息，并发射；

(2)发射端的第三伪码PN₃对同步确认信息进行扩频，得到扩频后同步确认信息，并发射；

(3)接收端的移位寄存器连续接收并存储单个信号样点数据，同时连续并行输出原有的样点数据；

(4)接收端的解扩模块将连续并行输出的原有的样点数据，分别与第二伪码PN₂进行并行相关运算，得到多个一次解扩值；

(5)接收端的多个RAM，从第一个RAM开始，对得到的多个一次解扩值依次存储，直至所有RAM存满，再返回第一个RAM，进行新一轮存储，不断循环；

(6)接收端的多个RAM，将其存储的相同地址的一次解扩值依次并行输出，直到RAM所有地址的一次解扩值输出结束，进行新一轮输出，不断循环；

(7)接收端的顺序调整模块，对多个RAM同一循环相同地址输出的一次解扩值，按照存储先后顺序进行顺序调整，得到调整顺序的一次解扩值；

(8)接收端的符号调整模块，对得到的调整顺序的一次解扩值，利用第一伪码PN₁的码片进行符号调整，得到调整符号的一次解扩值；

(9)接收端的FFT及求模值模块，对得到的调整符号的一次解扩值进行并行FFT运算，并对运算结果求模，得到多路FFT的运算结果模值；

(10)接收端的选择最大值模块，从得到的多路FFT的运算结果模值中选出最大模值，并记录该模值的位置信息；

(11)接收端的第一伪码PN₁码片同步模块，判断从得到的多路FFT的运算结果模值中选出的最大模值是否大于预设同步门限值，若是，执行步骤(12)，否则，执行步骤(3)；

(12)接收端的第一伪码PN₁码片同步模块，判断大于预设同步门限值的最大模值，是否是第一个大于预设同步门限值的最大模值，若是，将该最大模值记录为历史最大模值，并输出，同时记录并输出其对应的位置信息，并执行步骤(14)，否则，执行步骤(13)；

(13)接收端的第一伪码PN₁码片同步模块，判断大于预设同步门限值的最大模值，是否大于历史最大模值，若是，将该最大模值记录为历史最大模值，并输出，同时记录并输出其对应的位置信息，并执行步骤(14)，否则，执行步骤(14)；

(14)接收端的频偏纠正模块，利用得到的历史最大模值对应的位置信息，连续对接收的单个信号样点数据进行频偏纠正，得到频偏纠正后的信号样点数据；

(15)接收端的同步确认模块，判断得到的历史最大模值是否发生变化，若是，对得到的频偏纠正后的信号样点数据与第三伪码PN₃的串行相关运算进行复位，否则，对得到的频偏纠正后的信号样点数据与第三伪码PN₃进行串行相关运算，得到一个第三伪码PN₃的相关值；

(16)接收端的同步确认模块，判断得到的第三伪码PN₃的相关值是否大于预设同步确认门限，若是，捕获结束，否则，执行步骤(3)。

5.根据权利要求4所述高增益扩频实时捕获的方法，其特征在于，步骤(3)中所述的信号样点数据，包括发射端发射的同步信息、同步确认信息和接收端接收的噪声信号样点数据。

6.根据权利要求4所述高增益扩频实时捕获的方法，其特征在于，步骤(8)中所述的利用第一伪码PN₁的码片进行符号调整，是指第一伪码PN₁的第k个码片若为1，一次解扩值的第k个值符号不变，否则一次解扩值的第k个值的符号取反，其中k为不大于第一伪码PN₁长度的正整数。