CN106129123A - 一种薄膜晶体管及其制作方法、阵列基板、显示面板 - Google Patents

一种薄膜晶体管及其制作方法、阵列基板、显示面板 Download PDF

Info

Publication number
CN106129123A
CN106129123A CN201610851917.1A CN201610851917A CN106129123A CN 106129123 A CN106129123 A CN 106129123A CN 201610851917 A CN201610851917 A CN 201610851917A CN 106129123 A CN106129123 A CN 106129123A
Authority
CN
China
Prior art keywords
gate electrode
tft
thin film
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610851917.1A
Other languages
English (en)
Other versions
CN106129123B (zh
Inventor
董殿正
张斌
张强
解宇
张衎
王光兴
陈鹏名
王俊伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610851917.1A priority Critical patent/CN106129123B/zh
Publication of CN106129123A publication Critical patent/CN106129123A/zh
Application granted granted Critical
Publication of CN106129123B publication Critical patent/CN106129123B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制作方法、阵列基板、显示面板，用以提高薄膜晶体管开启时的导通电流。薄膜晶体管包括：衬底基板、位于所述衬底基板上设置有若干镂空区域的栅电极、位于所述栅电极上的电致变色层，所述电致变色层至少覆盖所述镂空区域；所述电致变色层用于在所述栅电极接收到的信号为开启信号时，增加光线的透过率。

Description

一种薄膜晶体管及其制作方法、阵列基板、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显示面板。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)主要应用于控制和驱动液晶显示器(Liquid Crystal Display，LCD)、有机发光二极管(Organic Light-Emitting Diode，OLED)显示器的子像素，是平板显示领域中最重要的电子器件之一。
现有技术的薄膜晶体管设计如图1所示，薄膜晶体管包括位于衬底基板上的栅极13、位于栅极13上的半导体有源层(图中未示出)、位于半导体有源层上的源极14和漏极15，图中还示出了与栅极13连接的栅极线11，以及与源极14连接的数据线12。
理想的TFT器件需要开启时导通电流(Ion)较大，关闭时关闭电流(Ioff)尽可能小。而目前现有技术中的薄膜晶体管开启时的导通电流较小，现有技术一般通过改变薄膜晶体管的宽长比或驱动电压来调整薄膜晶体管开启时的导通电流，但调整效果不太理想。
发明内容
本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板、显示面板，用以提高薄膜晶体管开启时的导通电流。
本发明实施例提供的一种薄膜晶体管，包括：衬底基板、位于所述衬底基板上设置有若干镂空区域的栅电极、位于所述栅电极上的电致变色层，所述电致变色层至少覆盖所述镂空区域；
所述电致变色层用于在所述栅电极接收到的信号为开启信号时，增加光线的透过率。
由本发明实施例提供的薄膜晶体管，由于薄膜晶体管的栅电极上设置有若干镂空区域，在栅电极上设置有至少覆盖镂空区域的电致变色层，而电致变色层用于在栅电极接收到的信号为开启信号时，增加光线的透过率，与现有技术相比，本发明实施例当薄膜晶体管开启时，由于电致变色层能够增加光线的透光率，此时能够增加照射到薄膜晶体管的半导体有源层上的光照强度，使得半导体有源层中的载流子数量增加，进而能够提高薄膜晶体管开启时的导通电流。
较佳地，还包括填充在所述镂空区域内的透明导电物，所述电致变色层设置在所述透明导电物上，所述电致变色层采用绝缘的电致变色材料或采用导电的电致变色材料。
较佳地，所述电致变色层填充在所述镂空区域内，所述电致变色层采用导电性的电致变色材料。
较佳地，所述薄膜晶体管为N型薄膜晶体管，当所述栅电极接收到的信号为高电平信号时，所述电致变色层呈透明态；当所述栅电极接收到的信号为低电平信号时，所述电致变色层呈暗态；或，
所述薄膜晶体管为P型薄膜晶体管，当所述栅电极接收到的信号为高电平信号时，所述电致变色层呈暗态；当所述栅电极接收到的信号为低电平信号时，所述电致变色层呈透明态。
本发明实施例还提供了一种阵列基板，该阵列基板包括上述的薄膜晶体管。
本发明实施例还提供了一种显示面板，该显示面板包括上述的阵列基板。
本发明实施例还提供了一种薄膜晶体管的制作方法，包括：
通过构图工艺在衬底基板上制作具有若干镂空区域的栅电极；
在所述栅电极上制作电致变色层，所述电致变色层至少覆盖所述镂空区域，所述电致变色层用于在所述栅电极接收到的信号为开启信号时，增加光线的透过率。
较佳地，所述在所述栅电极上制作电致变色层，包括：
在所述栅电极上沉积一层导电性的电致变色膜层，通过构图工艺形成仅填充在所述镂空区域内的电致变色层。
较佳地，所述在所述栅电极上制作电致变色层之前，该方法还包括：
在所述栅电极上沉积一层透明导电膜层，通过构图工艺形成仅填充在所述镂空区域内的透明导电物。
较佳地，所述在所述栅电极上制作电致变色层，包括：
在所述透明导电物上沉积一层电致变色膜层，通过构图工艺形成至少覆盖所述镂空区域的电致变色层；所述电致变色膜层采用绝缘的电致变色材料或采用导电的电致变色材料。
附图说明
图1为现有技术的薄膜晶体管的平面结构示意图；
图2为本发明实施例提供的一种薄膜晶体管的平面结构示意图；
图3(a)为本发明实施例一提供的一种薄膜晶体管的截面结构示意图；
图3(b)为本发明实施例二提供的一种薄膜晶体管的截面结构示意图；
图4为本发明实施例提供的一种薄膜晶体管的I-V特性测试曲线图；
图5为本发明实施例提供的一种薄膜晶体管的制作方法流程图。
具体实施方式
本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板、显示面板，用以提供一种新型的薄膜晶体管结构，进而提高薄膜晶体管开启时的导通电流。
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例提供了一种薄膜晶体管，包括衬底基板、位于衬底基板上设置有若干镂空区域的栅电极、位于栅电极上的电致变色层，电致变色层至少覆盖镂空区域；电致变色层用于在栅电极接收到的信号为开启信号时，增加光线的透过率。
本发明实施例的栅电极上设置有若干镂空区域，以及在栅电极上设置至少覆盖镂空区域的电致变色层，而电致变色层用于在栅电极接收到的信号为开启信号时，增加光线的透过率，与现有技术相比，当薄膜晶体管开启时，由于电致变色层能够增加光线的透过率，此时照射到薄膜晶体管的半导体有源层的光照强度会增加，这样使得半导体有源层中的载流子数量增加，进而能够提高薄膜晶体管开启时的导通电流。
下面结合附图详细介绍本发明具体实施例提供的薄膜晶体管。
附图中各膜层厚度和区域大小、形状不反应各膜层的真实比例，目的只是示意说明本发明内容。
如图2、图3(a)和图3(b)所示，本发明具体实施例提供了一种薄膜晶体管，包括衬底基板30、位于衬底基板30上设置有若干镂空区域210的栅电极21、位于栅电极21上的电致变色层31，电致变色层31至少覆盖镂空区域210，具体实施时，电致变色层31除了覆盖镂空区域210外，还覆盖了部分栅电极21，如图3(a)所示，当然，电致变色层31还可以仅覆盖镂空区域210，如图3(b)所示。
本发明具体实施例中的电致变色层31用于在栅电极21接收到的信号为开启信号时，增加光线的透过率。与现有技术相比，当薄膜晶体管开启时，由于电致变色层能够增加光线的透过率，此时照射到薄膜晶体管的半导体有源层的光照强度会增加，这样使得半导体有源层中的载流子数量增加，进而能够提高薄膜晶体管开启时的导通电流。
本发明具体实施例中的薄膜晶体管可以为底栅型薄膜晶体管，也可以为顶栅型薄膜晶体管，还可以为其它类型的薄膜晶体管，本发明具体实施例主要以底栅型薄膜晶体管为例进行具体介绍。
下面具体介绍本发明具体实施例提供的两种底栅型薄膜晶体管。
实施例一：
如图3(a)所示，本发明具体实施例提供的薄膜晶体管包括：衬底基板30、位于衬底基板30上设置有若干镂空区域的栅电极21、填充在镂空区域内的透明导电物211、位于透明导电物211上的电致变色层31、位于电致变色层31上的半导体有源层32、源极14和漏极15。本发明具体实施例中薄膜晶体管的半导体有源层32、源极14和漏极15的具体设置方式与现有技术类似，这里不再赘述。
本发明具体实施例中的衬底基板30为玻璃基板，当然，在实际生产过程中，衬底基板30还可以为塑料基板等其它类型的基板，本发明具体实施例并不对衬底基板30的具体类型做限定。
本发明具体实施例中的栅电极21的材料可以选择现有技术制作栅电极时常用的材料，如：栅电极21可以选择钼(Mo)、铝(Al)、铜(Cu)等的单层金属或复合金属。
本发明具体实施例中的电致变色层31可以采用绝缘的电致变色材料，也可以采用导电的电致变色材料，当电致变色层31采用导电的电致变色材料时，需要在电致变色层31上设置一层绝缘层，绝缘层采用现有技术常用的绝缘材料即可。
本发明具体实施例中电致变色层31可以采用现有技术常用的电致变色材料，如：采用三氧化钨(WO3)、聚噻吩类及其衍生物、紫罗精类、四硫富瓦烯、金属酞菁类化合物等。在实际生产过程中，电致变色层31采用绝缘的电致变色材料，当需要电致变色层31导电时，可以通过对绝缘的电致变色材料进行掺杂来实现。
本发明具体实施例中的透明导电物211优选氧化铟锡(ITO)或氧化铟锌(IZO)，也可以选用ITO和IZO的复合材料，当然，在实际生产过程中，还可以选择其它类型的透明导电材料，本发明具体实施例并不对透明导电物211的材料做限定。
具体地，本发明具体实施例中的薄膜晶体管为N型薄膜晶体管时，当栅电极21接收到的信号为高电平信号时，即薄膜晶体管开启时，电致变色层31呈透明态，此时背光或者环境光可以照射到半导体有源层32，使得半导体有源层中的载流子数量增加，提升了薄膜晶体管开启时的导通电流，改善了充电效率；当栅电极21接收到的信号为低电平信号时，即薄膜晶体管关闭时，电致变色层31呈暗态，此时半导体有源层32无法受到外部光照的影响，薄膜晶体管的关闭电流仍可以维持在很小的状态。
具体地，本发明具体实施例中的薄膜晶体管为P型薄膜晶体管时，当栅电极21接收到的信号为低电平信号时，即薄膜晶体管开启时，电致变色层31呈透明态，此时背光或者环境光可以照射到半导体有源层32，提升了薄膜晶体管开启时的导通电流，改善了充电效率；当栅电极21接收到的信号为高电平信号时，即薄膜晶体管关闭时，电致变色层31呈暗态，此时半导体有源层32无法受到外部光照的影响，薄膜晶体管的关闭电流仍可以维持在很小的状态。
实施例二：
如图3(b)所示，本发明具体实施例提供的薄膜晶体管包括：衬底基板30、位于衬底基板30上设置有若干镂空区域的栅电极21、填充在镂空区域内的电致变色层31、位于电致变色层31上的绝缘层34、位于绝缘层34上的半导体有源层32、源极14和漏极15，本发明具体实施例中的电致变色层31采用导电性的电致变色材料，绝缘层34采用现有技术常用的绝缘材料，如：绝缘层34采用氧化硅或氮化硅的单层膜，也可以采用氧化硅和氮化硅的复合膜，本发明具体实施例不对绝缘层34的具体材料做限定。
具体地，本发明具体实施例中的薄膜晶体管为N型薄膜晶体管时，当栅电极21接收到的信号为高电平信号时，即薄膜晶体管开启时，电致变色层31呈透明态，此时背光或者环境光可以照射到半导体有源层32，提升了薄膜晶体管开启时的导通电流，改善了充电效率；当栅电极21接收到的信号为低电平信号时，即薄膜晶体管关闭时，电致变色层31呈暗态，此时半导体有源层32无法受到外部光照的影响，薄膜晶体管的关闭电流可以维持在很小的状态。
具体地，本发明具体实施例中的薄膜晶体管为P型薄膜晶体管时，当栅电极21接收到的信号为低电平信号时，即薄膜晶体管开启时，电致变色层31呈透明态，此时背光或者环境光可以照射到半导体有源层32，提升了薄膜晶体管开启时的导通电流，改善了充电效率；当栅电极21接收到的信号为高电平信号时，即薄膜晶体管关闭时，电致变色层31呈暗态，此时半导体有源层32无法受到外部光照的影响，薄膜晶体管的关闭电流可以维持在很小的状态。
为了更好的验证本发明具体实施例的薄膜晶体管开启时的导通电流得到了提升，对本发明具体实施例一和实施例二的薄膜晶体管进行电流(I)-电压(V)特性测试，测试结果如图4所示，图中曲线41表示电致变色层31呈暗态时测试得到的I-V曲线，曲线42表示电致变色层31呈透明态时测试得到的I-V曲线，其中，电致变色层31呈暗态时的薄膜晶体管与现有技术的薄膜晶体管类似，从图中可以看到，本发明具体实施例提供的薄膜晶体管开启时的导通电流增加。
本发明具体实施例还提供了一种阵列基板，该阵列基板包括本发明具体实施例提供的上述薄膜晶体管。
本发明具体实施例还提供了一种显示面板，该显示面板包括本发明具体实施例提供的上述阵列基板，该显示面板可以为液晶面板，也可以为有机发光二极管(OrganicLight Emitting Diode，OLED)面板。
如图5所示，本发明具体实施例还提供了一种薄膜晶体管的制作方法，包括：
S501、通过构图工艺在衬底基板上制作具有若干镂空区域的栅电极；
S502、在所述栅电极上制作电致变色层，所述电致变色层至少覆盖所述镂空区域，所述电致变色层用于在所述栅电极接收到的信号为开启信号时，增加光线的透过率。
具体地，本发明具体实施例在衬底基板上沉积一层金属导电层，对金属导电层进行构图工艺，形成具有若干镂空区域210的栅电极21，如图2所示，本发明具体实施例中的构图工艺包括光刻胶的涂覆、曝光、显影、刻蚀、去除光刻胶的部分或全部过程。
具体地，本发明具体实施例在栅电极上制作电致变色层，包括：在栅电极21上沉积一层导电性的电致变色膜层，通过构图工艺形成仅填充在镂空区域210内的电致变色层31，如图3(b)所示。
具体地，本发明具体实施例在栅电极上制作电致变色层之前，还包括：在栅电极21上沉积一层透明导电膜层，通过构图工艺形成仅填充在镂空区域210内的透明导电物211，如图3(a)所示，接着，在透明导电物211上沉积一层电致变色膜层，通过构图工艺形成至少覆盖镂空区域210的电致变色层31，其中，电致变色膜层采用绝缘的电致变色材料或导电的电致变色材料。
最后，在电致变色层31上制作半导体有源层32、源极14和漏极15，形成薄膜晶体管，本发明具体实施例中半导体有源层32、源极14和漏极15的具体制作方法与现有技术相同，这里不再赘述。
综上所述，本发明具体实施例提供一种薄膜晶体管，包括：衬底基板、位于衬底基板上设置有若干镂空区域的栅电极、位于栅电极上的电致变色层，电致变色层至少覆盖镂空区域；电致变色层用于在栅电极接收到的信号为开启信号时，增加光线的透过率。本发明具体实施例的栅电极上设置有若干镂空区域，在栅电极上设置有至少覆盖镂空区域的电致变色层，而电致变色层用于在栅电极接收到的信号为开启信号时，增加光线的透过率，与现有技术相比，本发明具体实施例当薄膜晶体管开启时，由于电致变色层能够增加光线的透光率，此时能够增加照射到薄膜晶体管的半导体有源层上的光照强度，使得半导体有源层中的载流子数量增加，进而能够提高薄膜晶体管开启时的导通电流。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：衬底基板、位于所述衬底基板上设置有若干镂空区域的栅电极、位于所述栅电极上的电致变色层，所述电致变色层至少覆盖所述镂空区域；
所述电致变色层用于在所述栅电极接收到的信号为开启信号时，增加光线的透过率。
2.根据权利要求1所述的薄膜晶体管，其特征在于，还包括填充在所述镂空区域内的透明导电物，所述电致变色层设置在所述透明导电物上，所述电致变色层采用绝缘的电致变色材料或采用导电的电致变色材料。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述电致变色层填充在所述镂空区域内，所述电致变色层采用导电性的电致变色材料。
4.根据权利要求2或3所述的薄膜晶体管，其特征在于，所述薄膜晶体管为N型薄膜晶体管，当所述栅电极接收到的信号为高电平信号时，所述电致变色层呈透明态；当所述栅电极接收到的信号为低电平信号时，所述电致变色层呈暗态；或，
所述薄膜晶体管为P型薄膜晶体管，当所述栅电极接收到的信号为高电平信号时，所述电致变色层呈暗态；当所述栅电极接收到的信号为低电平信号时，所述电致变色层呈透明态。
5.一种阵列基板，其特征在于，包括权利要求1-4任一权利要求所述的薄膜晶体管。
6.一种显示面板，其特征在于，包括权利要求5所述的阵列基板。
7.一种薄膜晶体管的制作方法，其特征在于，包括：
通过构图工艺在衬底基板上制作具有若干镂空区域的栅电极；
在所述栅电极上制作电致变色层，所述电致变色层至少覆盖所述镂空区域，所述电致变色层用于在所述栅电极接收到的信号为开启信号时，增加光线的透过率。
8.根据权利要求7所述的方法，其特征在于，所述在所述栅电极上制作电致变色层，包括：
在所述栅电极上沉积一层导电性的电致变色膜层，通过构图工艺形成仅填充在所述镂空区域内的电致变色层。
9.根据权利要求7所述的方法，其特征在于，所述在所述栅电极上制作电致变色层之前，该方法还包括：
在所述栅电极上沉积一层透明导电膜层，通过构图工艺形成仅填充在所述镂空区域内的透明导电物。
10.根据权利要求9所述的方法，其特征在于，所述在所述栅电极上制作电致变色层，包括：
在所述透明导电物上沉积一层电致变色膜层，通过构图工艺形成至少覆盖所述镂空区域的电致变色层；所述电致变色膜层采用绝缘的电致变色材料或采用导电的电致变色材料。
CN201610851917.1A 2016-09-26 2016-09-26 一种薄膜晶体管及其制作方法、阵列基板、显示面板 Expired - Fee Related CN106129123B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610851917.1A CN106129123B (zh) 2016-09-26 2016-09-26 一种薄膜晶体管及其制作方法、阵列基板、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610851917.1A CN106129123B (zh) 2016-09-26 2016-09-26 一种薄膜晶体管及其制作方法、阵列基板、显示面板

Publications (2)

Publication Number Publication Date
CN106129123A true CN106129123A (zh) 2016-11-16
CN106129123B CN106129123B (zh) 2019-09-17

Family

ID=57271468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610851917.1A Expired - Fee Related CN106129123B (zh) 2016-09-26 2016-09-26 一种薄膜晶体管及其制作方法、阵列基板、显示面板

Country Status (1)

Country Link
CN (1) CN106129123B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108008587A (zh) * 2017-12-05 2018-05-08 华南理工大学 一种以图案化ito作为透明导电层的电致玻璃及制作方法
US20190181248A1 (en) * 2017-05-05 2019-06-13 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method therefor, array substrate and display panel
CN111029348A (zh) * 2020-01-02 2020-04-17 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN114975537A (zh) * 2022-04-25 2022-08-30 上海天马微电子有限公司 一种显示面板、显示装置及显示面板的控制方法
CN116343696A (zh) * 2021-12-22 2023-06-27 广州视源电子科技股份有限公司 显示屏控制方法、装置、存储介质以及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107040A1 (en) * 1999-02-12 2003-06-12 International Business Machines Corporation A method for manufacturing a liquid crystal display panel having a gate line with at least one opening
CN104051543A (zh) * 2014-07-03 2014-09-17 江苏大学 一种具有电致变色特性的双层栅介质薄膜晶体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107040A1 (en) * 1999-02-12 2003-06-12 International Business Machines Corporation A method for manufacturing a liquid crystal display panel having a gate line with at least one opening
CN104051543A (zh) * 2014-07-03 2014-09-17 江苏大学 一种具有电致变色特性的双层栅介质薄膜晶体管

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190181248A1 (en) * 2017-05-05 2019-06-13 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method therefor, array substrate and display panel
US11075288B2 (en) * 2017-05-05 2021-07-27 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method therefor, array substrate and display panel
CN108008587A (zh) * 2017-12-05 2018-05-08 华南理工大学 一种以图案化ito作为透明导电层的电致玻璃及制作方法
CN111029348A (zh) * 2020-01-02 2020-04-17 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN116343696A (zh) * 2021-12-22 2023-06-27 广州视源电子科技股份有限公司 显示屏控制方法、装置、存储介质以及电子设备
CN114975537A (zh) * 2022-04-25 2022-08-30 上海天马微电子有限公司 一种显示面板、显示装置及显示面板的控制方法
CN114975537B (zh) * 2022-04-25 2024-08-02 上海天马微电子有限公司 一种显示面板、显示装置及显示面板的控制方法

Also Published As

Publication number Publication date
CN106129123B (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
CN106129123A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示面板
JP2024097801A (ja) 半導体装置
CN102160102B (zh) 显示装置
US8586979B2 (en) Oxide semiconductor transistor and method of manufacturing the same
US9343481B2 (en) TFT array substrate and manufacturing method thereof and liquid crystal display device
CN102569189B (zh) 半导体装置的制造方法
CN104752343B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN106802519B (zh) 液晶显示装置及其制造方法
CN1992370B (zh) 有机薄膜晶体管及其制造方法
JP2019511831A5 (zh)
CN105470262A (zh) 薄膜晶体管基板及使用薄膜晶体管基板的显示设备
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
JP2019511831A (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN109326609A (zh) 一种阵列基板及其制作方法
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN104298040A (zh) 一种coa基板及其制作方法和显示装置
CN106537567A (zh) 晶体管、显示装置和电子设备
CN207781601U (zh) 显示装置
CN105206677B (zh) 氧化物半导体薄膜晶体管及其制作方法
CN104241299B (zh) 氧化物半导体tft基板的制作方法及结构
CN103489892B (zh) 一种阵列基板及其制作方法和显示装置
CN103762244A (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板
CN107799466A (zh) Tft基板及其制作方法
CN104157608B (zh) Tft基板的制作方法及其结构
CN109509793A (zh) 薄膜晶体管、其制造方法及电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190917

Termination date: 20200926