CN106128381A

CN106128381A - 像素电路及像素电路的操作方法

Info

Publication number: CN106128381A
Application number: CN201610697325.9A
Authority: CN
Inventors: 小泽德郎; 青木幸司; 洪嘉泽; 郭家玮; 谢嘉定; 曾柏翔
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2016-06-04
Filing date: 2016-08-22
Publication date: 2016-11-16
Anticipated expiration: 2036-08-22
Also published as: CN106128381B; TWI641898B; US20170352319A1; TW201743123A

Abstract

本发明公开了像素电路，包括：一显示单元、一驱动单元、一重置单元、一数据单元、以及一储存单元。该显示单元电性耦接一第一供应电压源。该驱动单元其一端电性耦接于该显示单元，其另一端电性耦接一第二供应电压源，用以对该显示单元进行充电。该重置单元电性耦接该驱动单元与该显示单元，用以提供一重置电压至该驱动单元与该显示单元间的一操作节点。该数据单元电性耦接该驱动单元，用以提供一数据电压至该驱动单元。该储存单元用以储存该数据单元与该驱动单元间的一数据节点与该操作节点间的电位差。

Description

像素电路及像素电路的操作方法

技术领域

本案涉及一种电路及其操作方法。具体而言，本案涉及一种像素电路及其操作方法。

背景技术

随着科技的发展，显示装置已广泛地应用在人们的生活当中。

一般而言，液晶显示装置可包括栅极驱动电路、源极驱动电路与像素电路矩阵。像素电路包括驱动晶体管(driving transistor)、切换晶体管(switching transistor)、像素电容及液晶元件。栅极驱动电路可依序产生多个扫描信号，并提供此些扫描信号给扫描线，以逐行开启像素电路的切换晶体管。源极驱动电路可产生多个数据信号，并通过开启的切换晶体管提供此些数据信号给驱动晶体管，以使驱动晶体管根据数据信号对像素电容进行充电，以控制液晶元件，以达到控制通过液晶元件的光线的效果。如此一来，液晶显示装置即可显示画面。

然而，在一些不同液晶元件的应用上(如蓝相液晶显示装置)，数据信号需有较高的电压电平(如35V)，如此将造成操作上的困难。并且，像素电路中晶体管的数量必须提高，以对液晶元件进行控制，如此将导致液晶显示装置的开口率减小，而造成显示品质下降。

发明内容

本案一实施态样涉及一种像素电路。根据本案一实施例，像素电路包括：显示单元、驱动晶体管、重置晶体管、数据晶体管、以及储存电容。显示单元电性耦接第一供应电压源，其中显示单元包括显示元件。驱动晶体管具有第一端、第二端、以及栅极端，其中驱动晶体管的第一端电性耦接显示单元，且驱动晶体管的第二端电性耦接一第二供应电压源。重置晶体管其一端电性耦接驱动晶体管的第一端，其另一端电性耦接一重置电压源。数据晶体管其一端电性耦接于驱动晶体管的栅极端，其另一端电性耦接一数据电压源。储存电容其一端电性耦接于驱动晶体管的第一端，其另一端电性耦接驱动晶体管的栅极端。

本案另一实施态样涉及一种像素电路。根据本案一实施例，像素电路包括：显示单元、驱动单元、重置单元、数据单元、以及储存单元。显示单元电性耦接一第一供应电压源，其中显示单元包括一显示元件。驱动单元其一端电性耦接于显示单元，其另一端电性耦接第二供应电压源，用以对显示单元进行充电。重置单元电性耦接驱动单元与显示单元，用以提供一重置电压至驱动单元与显示单元间的一操作节点。数据单元电性耦接驱动单元，用以提供一数据电压至驱动单元。储存单元其一端电性耦接于数据单元，其另一端电性耦接显示单元，用以储存数据单元与驱动单元间的一数据节点与操作节点间的电位差。

本案另一实施态样涉及一种像素电路的操作方法。根据本案一实施例，像素电路包括一显示单元、驱动晶体管、以及储存电容，显示单元电性耦接驱动晶体管的一第一端，储存电容的一端电性耦接于驱动晶体管的第一端，储存电容的另一端电性耦接一栅极端。操作方法包括：提供一重置电压至驱动晶体管的第一端，并提供一预设电压至驱动晶体管的栅极端；导通第二供应电压源与驱动晶体管的第二端，并停止提供重置电压至驱动晶体管的第一端，以令驱动晶体管接收一补偿电流，以对显示单元进行充电，使该储存电容的两端的跨压逐渐接近该驱动晶体管的一临界电压；提供一数据电压至驱动晶体管的栅极端，并导通第二供应电压源与驱动晶体管的第二端，以令驱动晶体管响应于数据电压接收一驱动电流，以对显示单元进行充电，直到储存电容的两端的跨压为一设定电压；停止提供数据电压至驱动晶体管的栅极端，并提供重置电压至驱动晶体管的第一端；以及停止提供重置电压至驱动晶体管的第一端，并导通第二供应电压源与驱动晶体管的第二端，以令驱动晶体管响应于设定电压接收一充电电流，以对显示单元进行充电。

本案另一实施态样涉及一种像素电路的操作方法。根据本案一实施例，像素电路包括一显示单元、一驱动晶体管、以及一储存电容，显示单元电性耦接驱动晶体管的一第一端，储存电容的一端电性耦接于驱动晶体管的第一端，储存电容的另一端电性耦接一栅极端。操作方法包括：提供一控制电压至驱动晶体管的栅极端，并提供一重置电压至驱动晶体管的第一端，以令驱动晶体管响应于重置电压与控制电压导通；提供控制电压至与驱动晶体管的栅极端，并阻止重置电压提供至驱动晶体管的第一端，以令驱动晶体管接收一补偿电流，以对显示单元进行充电，直到储存电容的两端的跨压为驱动晶体管的一临界电压；阻止控制电压提供至驱动晶体管的栅极端，并提供一数据电压至驱动晶体管的栅极端，以令驱动晶体管响应于数据电压接收一驱动电流，以对显示单元进行充电，直到储存电容的两端的跨压为一设定电压；阻止控制电压提供至驱动晶体管的栅极端，阻止数据电压提供至驱动晶体管的栅极端，并提供重置电压至驱动晶体管的第一端；以及阻止控制电压提供至驱动晶体管的栅极端，阻止数据电压提供至驱动晶体管的栅极端，阻止重置电压提供至驱动晶体管的第一端，以令驱动晶体管响应于设定电压接收一充电电流，以对显示单元进行充电。

通过应用上述一实施例，可实现一种像素电路。藉由利用此一像素电路，可用较低电压电平的数据信号控制显示电容进行充电。

附图说明

图1为根据本案一实施例所绘示的像素电路的示意图；

图2为根据本案一实施例所绘示的像素电路的示意图；

图3为根据本案一实施例所绘示的像素电路的信号的示意图；

图4为根据本案一实施例所绘示的像素电路的一操作状态的示意图；

图5为根据本案一实施例所绘示的像素电路的另一操作状态的示意图；

图6为根据本案一实施例所绘示的像素电路的另一操作状态的示意图；

图7为根据本案一实施例所绘示的像素电路的另一操作状态的示意图；

图8为根据本案一实施例所绘示的像素电路的另一操作状态的示意图；

图9为根据本案一实施例所绘示的像素电路的另一操作状态的示意图；

图10为根据本案一实施例所绘示的像素电路的另一操作状态的示意图；

图11为根据本案一实施例所绘示的像素电路的在不同数据电压下对显示电容的充电示意图；

图12为根据本案一实施例所绘示的像素电路的在不同数据电压下对显示电容的充电示意图；

图13为根据本案一实施例所绘示的不同载子漂移率的驱动晶体管的电流示意图；

图14为根据本案一实施例所绘示的显示装置的示意图；

图15为根据本案一实施例所绘示的显示装置的信号的示意图；

图16为根据本案一实施例所绘示的像素电路的示意图；

图17为根据本案一实施例所绘示的像素电路的示意图；

图18为根据本案一实施例所绘示的像素电路的信号的示意图；

图19为根据本案一实施例所绘示的像素电路的一操作状态的示意图；

图20为根据本案一实施例所绘示的像素电路的另一操作状态的示意图；

图21为根据本案一实施例所绘示的像素电路的另一操作状态的示意图；

图22为根据本案一实施例所绘示的像素电路的另一操作状态的示意图；

图23为根据本案一实施例所绘示的像素电路的另一操作状态的示意图；

图24为根据本案一实施例所绘示的像素电路的另一操作状态的示意图；

图25为根据本案一实施例所绘示的像素电路的另一操作状态的示意图；

图26为根据本案一实施例所绘示的显示装置的示意图；

图27为根据本案一实施例所绘示的显示装置的信号的示意图；

图28为根据本案一实施例所绘示的像素电路的操作方法的流程图；

图29为根据本案一实施例所绘示的像素电路的操作方法的流程图；

图30A-30C为根据本案一实施例所绘示的像素电路的示意图；以及

图31为根据本案一实施例所绘示的像素电路的简化电路图。

其中，附图标记：

100：像素电路

100a：像素电路

110：显示单元

Cbp：显示元件

Cs2：显示电容

120：驱动单元

Tdrv：驱动晶体管

130：重置单元

Trst：重置晶体管

140：数据单元

Tsw：数据晶体管

150：储存单元

Cs1：储存电容

160：控制单元

Tpp：控制晶体管

160a：控制单元

Tvtc：控制晶体管

gt：节点

px：节点

DATA：数据线

GDrvGRST：栅极驱动电路

GDrvGWRT：栅极驱动电路

GDrvGPP：栅极驱动电路

GDrvGGT：栅极驱动电路

GDrvVGT：栅极驱动电路

DDrv：数据驱动电路

PX(1，1)-PX(2，13)：像素电路

VDT：电压

VCOM：电压

VPP：电压

VSS：电压

VGT：电压

VGT1-VGT3：电压

Vth：电压

Vprg：电位差

icmp：电流

iprg：电流

Ids：电流

GPP：信号

GPP1-GPP14：信号

GWRT：信号

GWRT1-GWRT14：信号

GRST：信号

GRST1-GRST14：信号

GGT：信号

GGT1-GGT3：信号

DSGRST：信号

DSGPP：信号

DSGWRT：信号

DSGGT：信号

DSGVGT：信号

DSDATA：信号

GGT：信号

GND：电压电平

VGL：电压电平

VGH：电压电平

t1-t6：时间点

r1-r6：时间点

c1-c3：曲线

Pcmp：期间

Pcmp1：期间

Pcmp2：期间

Pcg：期间

200：方法

S1-S5：步骤

200a：方法

R1-R5：步骤

CS：电流源

Vg：电压

V0：电压

SW0：开关

SW1：开关

i(Vg)：电流

Cpx：电容

L1-L3：线

Vs：电压

Cload：电容

具体实施方式

以下将以图式及详细叙述清楚说明本揭示内容的精神，任何所属技术领域中具有通常知识者在了解本揭示内容的实施例后，当可由本揭示内容所教示的技术，加以改变及修饰，其并不脱离本揭示内容的精神与范围。

关于本文中所使用的“第一”、“第二”、…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅为了区别以相同技术用语描述的元件或操作。

关于本文中所使用的“电性耦接”，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而“电性耦接”还可指二或多个元件元件相互操作或动作。

关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于。

关于本文中所使用的“及/或”，包括所述事物的任一或全部组合。

关于本文中所使用的方向用语，例如：上、下、左、右、前或后等，仅是参考附加图式的方向。因此，使用的方向用语是用来说明并非用来限制本案。

关于本文中所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本揭露的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本揭露的描述上额外的引导。

参照图30A，在初始状态下，具有电压V0的电压源通过导通的开关SW0将电容Cpx充电至电压V0。而后，参照图30B，相应于电压Vg的电流源CS通过导通的开关SW1，自具有电压VPP的电压源汲取电流i(Vg)，并以电流i(Vg)对电容Cpx充电t秒。此时，开关SW0截断。电容Cpx上的电压可表示为V0+i(Vg)*t/Cpx。参照图30C，线L1-L3分别表示在不同的电压Vg(即电压Vg1-Vg3)下，电容Cpx上的电压与充电时间的关系。藉由如此概念，可实现本案以下至少一实施例。

图1为根据本案一实施例所绘示的像素电路100的示意图。在本实施例中，像素电路100包括显示单元110、驱动单元120、重置单元130、数据单元140、以及储存单元150。显示单元110电性耦接具有供应电压VCOM的供应电压源。驱动单元120其一端电性耦接于显示单元110，其另一端电性耦接具有供应电压VPP的供应电压源，用以对显示单元110进行充电。重置单元130电性耦接驱动单元120与显示单元110，用以提供重置电压VSS至驱动单元120与显示单元110间的操作节点px。数据单元140电性耦接驱动单元120，用以提供数据线DATA上的数据电压VDT至驱动单元120与储存单元150。储存单元150其一端电性耦接于数据单元140，其另一端电性耦接显示单元110，用以储存数据单元140与驱动单元120间的数据节点gt与操作节点px间的电位差。

在一实施例中，像素电路100更包括控制单元160。控制单元160的一端电性耦接驱动单元120，其另一端电性耦接具有供应电压VPP的供应电压源，用以导通或关断驱动单元120与具有供应电压VPP的供应电压源。

参照图2，在一实施例中，显示单元110包括显示元件Cbp以及显示电容Cs2。在一实施例中，显示元件Cbp可为液晶，其夹设于两电极之中。驱动单元120包括驱动晶体管Tdrv。重置单元130包括重置晶体管Trst。数据单元140包括数据晶体管Tsw。储存单元150包括储存电容Cs1。控制单元160包括控制晶体管Tpp。

在本实施例中，显示元件Cbp以及显示电容Cs2彼此并联耦接。显示元件Cbp以及显示电容Cs2的一端耦接驱动晶体管Tdrv，且显示元件Cbp以及显示电容Cs2的另一端耦接具有供应电压VCOM的供应电压源。

驱动晶体管Tdrv具有第一端、第二端、以及栅极端。驱动晶体管Tdrv的第一端电性耦接显示单元110，驱动晶体管Tdrv的第二端电性耦接具有供应电压VPP的供应电压源，且驱动晶体管Tdrv的栅极端电性耦接节点gt。

重置晶体管Trst具有第一端、第二端、以及栅极端。重置晶体管Trst的第一端电性耦接驱动晶体管Tdrv的第一端，重置晶体管Trst的第二端电性耦接具有重置电压VSS的重置电压源，且重置晶体管Trst的栅极端用以接收重置信号GRST。

数据晶体管Tsw具有第一端、第二端、以及栅极端。数据晶体管Tsw的第一端电性耦接驱动晶体管Tdrv的栅极端，数据晶体管Tsw的第二端电性耦接具有数据线DATA，且数据晶体管Tsw的栅极端用以接收写入信号GWRT。

储存电容Cs1的一端电性耦接于驱动晶体管Tdrv的第一端，储存电容Cs1的另一端电性耦接驱动晶体管Tdrv的栅极端。

控制晶体管Tpp具有第一端、第二端、以及栅极端。控制晶体管Tpp的第一端电性耦接驱动晶体管Tdrv的第二端，且控制晶体管Tpp的第二端电性耦接具有供应电压VPP的供应电压源。

以下将搭配第3-10图说明在一实施例中的像素电路100的操作。

同时参照图3、4。在时间点t0-t1之间，重置单元130的重置晶体管Trst用以相应于高电压电平VGH的重置信号GRST导通，提供重置电压VSS至节点px。数据单元140的数据晶体管Tsw用以相应于高电压电平VGH的写入信号GWRT导通，提供数据线DATA上具有电压电平GND(例如0V)的预设电压至节点gt。控制晶体管Tpp相应于低电压电平VGL的控制信号GPP关断。驱动单元110中的驱动晶体管Tdrv用以响应于其第一端上的重置电压VSS与其栅极端上具有电压电平GND的预设电压导通，其中预设电压与重置电压VSS的电位差大于驱动晶体管Tdrv的临界电压Vth(例如，节点gt上的电压小于-Vth)。

同时参照图3、5。在时间点t1-t2之间，重置单元110的重置晶体管Trst用以相应于低电压电平VGL的重置信号GRST关断，停止重置电压VSS提供至节点px。数据单元140的数据晶体管Tsw用以继续相应于高电压电平VGH的写入信号GWRT导通，提供具有电压电平GND的预设电压至节点gt。控制单元160的控制晶体管Tpp用以相应于高电压电平VGH的控制信号GPP导通，以导通具有供应电压VPP的供应电压源与驱动单元110。驱动单元110中的驱动晶体管Tdrv用以相应于其栅极端(即节点gt)上的具有电压电平GND的预设电压与其第一端(即节点px)上的电压导通，以自具有供应电压VPP的供应电压源接收补偿电流icmp，而对节点px进行充电，使节点gt与节点px上的电位差逐渐接近驱动晶体管Tdrv的临界电压(Threshold Voltage)Vth，直到节点gt与节点px上的电位差实质相等于驱动晶体管Tdrv的临界电压Vth。此时，节点px上的电压大致等于-Vth。如此一来，可令储存电容Cs1的跨压相等于驱动晶体管Tdrv的临界电压Vth。

而后，在时间点t2-t3之间，重置单元110的重置晶体管Trst用以相应于低电压电平VGL的重置信号GRST关断，控制单元160的控制晶体管Tpp用以相应于高电压电平VGH的控制信号GPP导通，重置单元110的重置晶体管Trst用以相应于低电压电平VGL的写入信号GWRT关断。此时，数据线DATA由提供具有电压电平GND(如0V)的预设电压切换为提供数据电压VDT。

同时参照图3、6。在时间点t3-t4之间，重置单元110的重置晶体管Trst用以相应于低电压电平VGL的重置信号GRST关断。控制单元160的控制晶体管Tpp用以相应于高电压电平VGH的控制信号GPP导通，以持续导通具有供应电压VPP的供应电压源与驱动单元110。数据单元140的数据晶体管Tsw用以相应于高电压电平VGH的写入信号GWRT导通，提供数据电压VDT至节点gt。驱动单元110中的驱动晶体管Tdrv用以响应于数据电压VDT，自具有供应电压VPP的供应电压源汲取充电电流Ids，对节点px进行充电，以令节点px的电压电平自-Vth开始增加。随节点px的电压电平增加，节点px与节点gt的电位差减小，以令充电电流Ids亦随之下降。

同时参照图3、7。在时间点t4时，重置单元110的重置晶体管Trst用以相应于低电压电平VGL的重置信号GRST关断。控制单元160的控制晶体管Tpp用以相应于高电压电平VGH的控制信号GPP导通，以持续导通具有供应电压VPP的供应电压源与驱动单元110。数据单元140的数据晶体管Tsw用以相应于低电压电平VGL的写入信号GWRT关断，以停止提供数据电压VDT至节点gt。此时，节点px与节点gt之间具有电位差Vprg，驱动单元110中的驱动晶体管Tdrv相应于节点px与节点gt之间的电位差Vprg，自具有供应电压VPP的供应电压源汲取固定的电流iprg，对节点px进行充电。

同时参照图3、8。在时间点t4-t5之间，控制单元160的控制晶体管Tpp用以相应于高电压电平VGH的控制信号GPP导通，以持续导通具有供应电压VPP的供应电压源与驱动单元110。数据单元140的数据晶体管Tsw用以相应于低电压电平VGL的写入信号GWRT关断。重置单元110的重置晶体管Trst用以相应于高电压电平VGH的重置信号GRST导通，以提供重置电压VSS至节点px，以同时拉降节点px与节点gt的电压。此时，节点px与节点gt的之间具有电位差Vprg，驱动单元110中的驱动晶体管Tdrv相应于节点px与节点gt之间的电位差Vprg，自具有供应电压VPP的供应电压源汲取固定的电流iprg。

同时参照图3、9。在时间点t5-t6之间，控制单元160的控制晶体管Tpp用以相应于高电压电平VGH的控制信号GPP导通，以持续导通具有供应电压VPP的供应电压源与驱动单元110。数据单元140的数据晶体管Tsw用以相应于低电压电平VGL的写入信号GWRT关断。重置单元110的重置晶体管Trst用以相应于低电压电平VGL的重置信号GRST关断，停止提供重置电压VSS提供至节点px。此时，节点px与节点gt之间具有电位差Vprg。驱动单元110中的驱动晶体管Tdrv相应于节点px与节点gt之间的电位差Vprg，自具有供应电压VPP的供应电压源汲取固定的电流iprg，以对节点px进行充电，以令节点px与节点gt的电压同时提升。

同时参照图3、10。在时间点t6后，控制单元160的控制晶体管Tpp用以相应于低电压电平VGL的控制信号GPP关断，以阻隔具有供应电压VPP的供应电压源与驱动单元110。数据单元140的数据晶体管Tsw用以相应于低电压电平VGL的写入信号GWRT关断。重置单元110的重置晶体管Trst用以相应于低电压电平VGL的重置信号GRST关断。此时，驱动单元110中的驱动晶体管Tdrv停止对节点px进行充电。显示电容Cs2两端的跨压保持在固定电平，以对显示元件Cbp进行充电。

通过上述的设置，可仅用4颗晶体管实现像素电路100，以避免降低显示装置的开口率。

此外，如图11所示，通过上述的操作，在供应电压VPP为22V，且高电压电平VGH为25V的情况下，可用不大于5V的数据电压VDT，使显示电容Cs2充电至约22V，其中纵轴代表显示电容Cs2储存的电压，横轴代表时间。例如，线CV1代表数据电压VDT为1V时，显示电容Cs2储存的电压与时间的关系，线CV2代表数据电压VDT为3V时，显示电容Cs2储存的电压与时间的关系，线CV3代表数据电压VDT为5V时，显示电容Cs2储存的电压与时间的关系。

再者，如图12所示，通过上述的操作，在供应电压VPP为40V，且高电压电平VGH为43V的情况下，可用不大于10V的数据电压VDT，使显示电容Cs2充电至约40V，其中纵轴代表显示电容Cs2储存的电压，横轴代表时间。例如，线CV4代表数据电压VDT为1V时，显示电容Cs2储存的电压与时间的关系，线CV5代表数据电压VDT为4V时，显示电容Cs2储存的电压与时间的关系，线CV6代表数据电压VDT为7V时，线CV7代表数据电压VDT为10V时，显示电容Cs2储存的电压与时间的关系。

除此之外，在前述操作中，可藉由控制时间点t4，以对电流iprg进行补偿，以使得具有不同载子迁移率的驱动晶体管Tdrv皆可在时间点t4时汲取相同的电流iprg，具体说明如下。

参照图13，曲线c1-c3分别代表具有不同载子迁移率的驱动晶体管Tdrv汲取的电流。曲线c1-c3在一交会点彼此交会，故若将时间点t4设置于此一交会点所相应的时间，则具有不同载子迁移率的驱动晶体管Tdrv皆可在时间点t4时汲取相同的电流iprg。亦即，若可设定适当的时间点t4，则无论驱动晶体管Tdrv的载子迁移率为何，在时间点t4-t6间的电流iprg皆彼此相同，如此即可避免不同驱动晶体管Tdrv的载子迁移率的差异，造成充电的不准确。

时间点t4的选取可参考如下。

参照图31，其示出像素电路100的简化电路图，Cload为显示元件Cbp与显示电容Cs2并联的电容值。在一实施例中，充电电流Ids可表示如下。其中Vs为驱动晶体管Tdrv的源极电压，K为驱动晶体管Tdrv的增益参数(gain coefficient)。

I_ds＝K(V_DT-V_s-V_th)²----式(1)

驱动晶体管Tdrv的源极电压的充电速度Vs’(t)表示如下。

V_s'(t)＝K[V_dt-V_s(t)]²/C_load----式(2)

若假设Vs’(0)为0V，则可计算出下式。

V_s(t)＝KtV_DT ²/(C_load+KtV_DT)----式(3)

将式(3)代回式(1)可得下式。

I_ds(t)＝K[C_loadV_DT/(C_load+KtV_DT)]²----式(4)

根据上式(4)，可得在t＝tc＝Cload/(K*VDT)时，具有不同载子迁移率的驱动晶体管Tdrv皆可在时间点t4时汲取相同的电流iprg，其中tc为时间点t3至t4的时间差。

图14为根据本案一实施例所绘示的显示装置10的示意图。在本实施例中，显示装置10包括多个像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、…、栅极驱动电路GDrvGRST、GDrvGWRT、GDrvGPP、以及数据驱动电路DDrv。在本实施例中，像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、…皆可具有前述的像素电路100的结构。

在本实施例中，栅极驱动电路GDrvGRST用以接收信号DSGRST，并相应地输出重置信号GRST1、GRST2、…、GRST12、GRST13、…至像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、…，作为此些像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、…的重置信号GRST。

在本实施例中，栅极驱动电路GDrvGPP用以接收信号DSGPP，并相应地输出控制信号GPP1、GPP2、…、GPP12、GPP13、…至像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、…，作为此些像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、…的控制信号GPP。

在本实施例中，栅极驱动电路GDrvGWRT用以接收信号DSGWRT，并相应地输出写入信号GWRT1、GWRT2、…、GWRT12、GWRT13、…至像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、…，作为此些像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、…的写入信号GWRT。

在本实施例中，源极驱动电路DDrv用以接收信号DSDATA，并相应地输出预设电压或数据电压至像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、…，作为此些像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、…的预设电压或数据电压VDT。

同时参照图14、15，在一实施例中，在期间Pcmp1中，显示装置10可同时令一部分行(如第1-12行)的像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、…、PX(1，12)、PX(2，12)进入补偿阶段，以进行前述时间点t0-t2之间的操作，并在期间Pcmp2中，同时令另一部分行(如第13-24行)的像素电路PX(13，1)、PX(14，1)、PX(13，2)、PX(14，2)、…、PX(1，24)、PX(2，24)进入补偿阶段，以进行前述时间点t0-t2之间的操作。

在补偿阶段后，即期间Pcmp1后，显示装置10可利用重置信号GRST1、GRST2、…、GRST12、控制信号GPP1、GPP2、…、GPP12、写入信号GWRT1、GWRT2、…、GWRT12、及预测电压或数据电压VDT，依序逐行对像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、…进行前述时间点t3-t6之间的操作，以在期间Pcg(对应前述时间点t5-t6)中，对相应的显示电容Cs2进行充电。

并且，在期间Pcmp2后，显示装置10可利用重置信号GRST13、…、控制信号GPP13、…、写入信号GWRT13、…、及预测电压或数据电压VDT，依序逐行对相应的像素电路进行前述时间点t3-t6之间的操作，以在期间Pcg(对应前述时间点t5-t6)中，对相应的显示电容Cs2进行充电。

图16为根据本案一实施例所绘示的像素电路100a的示意图。在本实施例中，像素电路100a包括显示单元110、驱动单元120、重置单元130、数据单元140、以及储存单元150。像素电路100a中的显示单元110、驱动单元120、重置单元130、数据单元140、以及储存单元150与前述像素电路100中的结构与操作大致相同，故在此不赘述。

在一实施例中，像素电路100a更包括控制单元160a。控制单元160a的一端电性耦接节点gt，其另一端接收控制电压VGT，用以提供控制电压VGT至节点gt。

参照图17，在一实施例中，显示单元110包括显示元件Cbp以及显示电容Cs2。驱动单元120包括驱动晶体管Tdrv。重置单元130包括重置晶体管Trst。数据单元140包括数据晶体管Tsw。储存单元150包括储存电容Cs1。控制单元160a包括控制晶体管Tvtc。

在本实施例中，像素电路100a的显示元件Cbp、显示电容Cs2、驱动晶体管Tdrv、重置晶体管Trst、数据晶体管Tsw、储存电容Cs1的连接关系皆与像素电路100中的连接关系相同，故在此不赘述。

在本实施例中，控制晶体管Tvtc具有第一端、第二端、以及栅极端。控制晶体管Tvtc的第一端电性耦接驱动晶体管Tvtc的栅极端，且控制晶体管Tpp的第二端接收控制电压VGT。

以下将搭配图18-24说明在一实施例中的像素电路100a的操作。

同时参照图18、19。在时间点r0-r1之间，重置单元130的重置晶体管Trst用以相应于高电压电平VGH的重置信号GRST导通，提供重置电压VSS至节点px。数据单元140的数据晶体管Tsw用以相应于低电压电平VGL的写入信号GWRT关断。控制单元160a的控制晶体管Tvtc相应于高电压电平VGH的控制信号GGT导通，以提供具有电压电平GND(例如是0V)的控制电压VGT至节点gt。驱动单元110中的驱动晶体管Tdrv用以响应于其第一端上的重置电压VSS与其栅极端上的控制电压VGT导通，其中控制电压VGT与重置电压VSS的电位差大于驱动晶体管Tdrv的临界电压Vth(例如，节点gt上的电压小于-Vth)。

同时参照图18、20。在时间点r1-r2之间，重置单元110的重置晶体管Trst用以相应于低电压电平VGL的重置信号GRST关断，停止重置电压VSS提供至节点px。数据单元140的数据晶体管Tsw用以相应于低电压电平VGL的写入信号GWRT关断。控制单元160a的控制晶体管Tvtc用以相应于高电压电平VGH的控制信号GGT导通，以继续提供具有电压电平GND(例如是0V)的控制电压VGT至节点gt。驱动单元110中的驱动晶体管Tdrv用以相应于其栅极端(即节点gt)上的具有电压电平GND的控制电压VGT与其第一端(即节点px)上的电压导通，以自具有供应电压VPP的供应电压源接收补偿电流icmp，而对节点px进行充电，直到节点gt与节点px上的电位差大致相等于驱动晶体管Tdrv的临界电压Vth。此时，节点px上的电压大致等于-Vth。

而后，在时间点r2-r3之间，重置单元110的重置晶体管Trst用以相应于低电压电平VGL的写入信号GWRT关断，控制单元160a的控制晶体管Tvtc用以相应于低电压电平VGL的控制信号GGT关断，重置单元110的重置晶体管Trst用以相应于低电压电平VGL的重置信号GRST关断。

同时参照图18、21。在时间点r3-r4之间，重置单元110的重置晶体管Trst用以相应于低电压电平VGL的重置信号GRST关断。控制单元160a的控制晶体管Tvct用以相应于高电压电平VGH的控制信号GGT关断，以停止提供具有电压电平GND(例如是0V)的控制电压VGT至节点gt。数据单元140的数据晶体管Tsw用以相应于高电压电平VGH的写入信号GWRT导通，提供数据电压VDT至节点gt。驱动单元110中的驱动晶体管Tdrv用以响应于数据电压VDT，自具有供应电压VPP的供应电压源汲取充电电流Ids，对节点px进行充电，以令节点px的电压自-Vth开始增加。随节点px的电压增加，节点px与节点gt的电位差减小，以令充电电流Ids亦随之下降。

同时参照图18、22。在时间点r4时，重置单元110的重置晶体管Trst用以相应于低电压电平VGL的写入信号GWRT关断。控制单元160a的控制晶体管Tvtc用以相应于低电压电平VGL的控制信号GGT关断。数据单元140的数据晶体管Tsw用以相应于低电压电平VGL的写入信号GWRT关断，以停止提供数据电压VDT至节点gt。此时，节点px与节点gt之间具有电位差Vprg。驱动单元110中的驱动晶体管Tdrv相应于节点px与节点gt之间的电位差Vprg，自具有供应电压VPP的供应电压源汲取固定的电流iprg，对节点px进行充电。

同时参照图18、23。在时间点r4-r5之间，控制单元160a的控制晶体管Tvtc用以相应于低电压电平VGL的控制信号GGT关断。数据单元140的数据晶体管Tsw用以相应于低电压电平VGL的写入信号GWRT关断。重置单元110的重置晶体管Trst用以相应于高电压电平VGH的写入信号GWRT导通，以提供重置电压VSS至节点px，以同时拉降节点px与节点gt的电压。此时，节点px与节点gt之间具有电位差Vprg，驱动单元110中的驱动晶体管Tdrv相应于节点px与节点gt之间的电位差Vprg，自具有供应电压VPP的供应电压源汲取固定的电流iprg。

同时参照图18、24。在时间点r5-r6之间，控制单元160a的控制晶体管Tvtc用以相应于低电压电平VGL的控制信号GGT关断。数据单元140的数据晶体管Tsw用以相应于低电压电平VGL的写入信号GWRT关断。重置单元110的重置晶体管Trst用以相应于低电压电平VGL的写入信号GWRT关断，停止重置电压VSS提供至节点px。此时，节点px与节点gt之间具有电位差Vprg，驱动单元110中的驱动晶体管Tdrv相应于节点px与节点gt之间的电位差Vprg，自具有供应电压VPP的供应电压源汲取固定的电流iprg，以对节点px进行充电，以令节点px与节点gt的电压同时提升。

同时参照图18、25。在时间点t6后，控制单元160a的控制晶体管Tvtc用以相应于高电压电平VGH的控制信号GPP导通，以提供具有电压电平相同于重置电压VSS的控制电压VGT至节点gt。数据单元140的数据晶体管Tsw用以相应于低电压电平VGL的写入信号GWRT关断。重置单元110的重置晶体管Trst用以相应于低电压电平VGL的写入信号GWRT关断。此时，驱动单元110中的驱动晶体管Tdrv根据具有电压电平相同于重置电压VSS的控制电压VGT关断，以停止对节点px进行充电。显示电容Cs2两端的跨压保持在固定电平，以对显示元件Cbp进行充电。

通过上述的设置，可仅用4颗晶体管实现像素电路100，以避免降低显示装置的开口率。此外，通过上述的操作，可避免使用过高的数据电压VDT，而增加操作复杂度。

此外，相较于前述实施例，在本实施例中，由于不通过数据线DATA传递图3-10中具有电压电平GND的预设电压，故可使时间点r0-r2间的补偿期间拉长，以令储存电容Cs1储存的临界电压Vth更为准确。

再者，由于在时间点r6后，驱动晶体管Tdrv的栅极具有负电压的栅极偏压，故可减缓驱动晶体管Tdrv老化。

应注意到，在前述操作中，可藉由控制时间点r4，以对电流iprg进行补偿，以使得具有不同载子迁移率的驱动晶体管Tdrv皆可在时间点r4时汲取相同的电流iprg。具体细节可参照前述实施例，在此不赘述。

图26为根据本案一实施例所绘示的显示装置10a的示意图。在本实施例中，显示装置10a包括多个像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、PX(1，3)、PX(2，3)、…、栅极驱动电路GDrvGRST、GDrvGWRT、GDrvGGT、GDrvVGT、以及数据驱动电路DDrv。在本实施例中，像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、PX(1，3)、PX(2，3)、…皆可具有前述的像素电路100a的结构。

在本实施例中，显示装置10a的栅极驱动电路GDrvGRST、GDrvGWRT以及数据驱动电路DDrv的操作与前述显示装置10中的操作大致相似，故在此不赘述。

在本实施例中，栅极驱动电路GDrvGGT用以接收信号DSGGT，并相应地输出控制信号GGT1、GGT2、GGT3、…至像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、PX(1，3)、PX(2，3)、…，作为此些像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、PX(1，3)、PX(2，3)、…的控制信号GGT。

在本实施例中，栅极驱动电路GDrvVGT用以接收信号DSVGT，并相应地输出控制电压VGT1、VGT2、VGT3、…至像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、PX(1，3)、PX(2，3)、…，作为此些像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、PX(1，3)、PX(2，3)、…的控制电压VGT。

同时参照图26、27，在一实施例中，显示装置10a可利用重置信号GRST1、GRST2、GRST3、…、控制信号GGT1、GGT2、GGT3、…、写入信号GWRT1、GWRT2、GWRT12、GWRT13、…、控制电压VGT1、VGT2、VGT3、…、及数据电压依序对像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、PX(1，3)、PX(2，3)、…进行前述时间点r0-r6之间的操作，以在期间Pcmp(即前述时间点r0-r2)中对像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、PX(1，3)、PX(2，3)进行补偿(如时间点r0-r2之间的操作)，并在期间Pcg中对像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、PX(1，3)、PX(2，3)的显示电容Cs2进行充电(如时间点r5-r6之间的操作)。

应注意到，在显示装置10a中，因数据线DATA不需传递图3-10中具有电压电平GND的预设电压，故可不中断地提供数据电压VDT至像素电路PX(1，1)、PX(2，1)、PX(1，2)、PX(2，2)、PX(1，3)、PX(2，3)。

以下将藉由图28中的操作方法200以提供本案其它细节，然本案不以下述实施例为限。

应注意到，操作方法200可应用于相同或相似于图2中所示结构的电路。而为使叙述简单，以下将根据本发明一实施例，以图2中的像素电路100为例进行对操作方法200叙述，然本发明不以此应用为限。

另外，应了解到，在本实施方式中所提及的操作方法200的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行。

再者，在不同实施例中，此些步骤亦可适应性地增加、置换、及/或省略。

在本实施例中，操作方法200包括以下步骤。

在步骤S1中，像素电路100提供重置电压VSS至驱动晶体管Tdrv的第一端，并提供具有电压电平GND(例如0V)的预设电压至驱动晶体管Tdrv的栅极端，以令驱动晶体管Tdrv响应于重置电压VSS与该预设电压导通。

在步骤S2中，像素电路100导通具有供应电压VPP的供应电压源与驱动晶体管Tdrv的第二端，并停止提供重置电压VSS至驱动晶体管Tdrv的第一端，以令驱动晶体管Tdrv接收补偿电流icmp，以对显示单元110进行充电，直到储存电容Cs2的两端的跨压为驱动晶体管Tdrv的临界电压Vth。

在步骤S3中，像素电路100提供数据电压VDT至驱动晶体管Tdrv的栅极端，并导通具有供应电压VPP的供应电压源与驱动晶体管Tdrv的第二端，以令驱动晶体管Tdrv响应于数据电压VDT接收驱动电流Ids，以对显示单元110进行充电，直到储存电容Cst的两端的跨压为设定电压Vprg。

在步骤S4中，像素电路100停止提供数据电压VDT至驱动晶体管Tdrv的栅极端，并提供重置电压VSS至驱动晶体管Tdrv的第一端。

在步骤S5中，像素电路100停止提供数据电压VDT至驱动晶体管Tdrv的栅极端，停止提供重置电压VSS至驱动晶体管Tdrv的第一端，并导通具有供应电压VPP的供应电压源与驱动晶体管Tdrv的第二端，以令驱动晶体管Tdrv响应于设定电压Vprg接收充电电流iprg，以对显示单元110进行充电。

以下将藉由图29中的操作方法200a以提供本案其它细节，然本案不以下述实施例为限。

应注意到，操作方法200a可应用于相同或相似于图17中所示结构的像素电路。而为使叙述简单，以下将根据本发明一实施例，以图17中的像素电路100a为例进行对操作方法200a叙述，然本发明不以此应用为限。

另外，应了解到，在本实施方式中所提及的操作方法200a的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行。

在本实施例中，操作方法200a包括以下步骤。

在步骤R1中，像素电路100a提供控制电压VGT至驱动晶体管Tdrv的栅极端，并提供重置电压VSS至驱动晶体管Tdrv的第一端，以令驱动晶体管Tdrv响应于重置电压VSS与控制电压VGT导通。

在步骤R2中，像素电路100a提供控制电压VGT至驱动晶体管Tdrv的栅极端，并停止提供重置电压VSS至驱动晶体管Tdrv的第一端，以令驱动晶体管VSS接收补偿电流icmp，以对显示单元110进行充电，直到储存电容Cst2的两端的跨压为驱动晶体管Tdrv的临界电压Vth。

在步骤R3中，像素电路100a停止提供控制电压VGT至驱动晶体管Tdrv的栅极端，并提供数据电压VDT至驱动晶体管Tdrv的栅极端，以令驱动晶体管Tdrv响应于数据电压VDT接收驱动电流Ids，以对显示单元110进行充电，直到储存电容Cst2的两端的跨压为设定电压Vprg。

在步骤R4中，像素电路100a停止提供控制电压VGT至驱动晶体管Tdrv的栅极端，停止提供数据电压VDT至驱动晶体管Tdrv的栅极端，并提供重置电压VSS至驱动晶体管Tdrv的第一端。

在步骤R5中，像素电路100a停止提供控制电压VGT至驱动晶体管Tdrv的栅极端，停止提供数据电压VDT至驱动晶体管Tdrv的栅极端，停止提供重置电压VSS至驱动晶体管Tdrv的第一端，以令驱动晶体管Tdrv响应于设定电压Vprg接收充电电流Iprg，以对显示单元进行充电110。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims

1.一种像素电路，其特征在于，包括：

一显示单元，电性耦接一第一供应电压源，其中该显示单元包括一显示元件；

一驱动晶体管，具有一第一端、一第二端、以及一栅极端，其中该驱动晶体管的该第一端电性耦接该显示单元，且该驱动晶体管的该第二端电性耦接一第二供应电压源；

一重置晶体管，其一端电性耦接该驱动晶体管的该第一端，其另一端电性耦接一重置电压源；

一数据晶体管，其一端电性耦接于该驱动晶体管的该栅极端，其另一端电性耦接一数据电压源；以及

一储存电容，其一端电性耦接于该驱动晶体管的该第一端，其另一端电性耦接该驱动晶体管的该栅极端。

2.根据权利要求1所述的像素电路，其特征在于，更包括：

一控制晶体管，其一端电性耦接于该驱动晶体管的该第二端，其另一端电性耦接该第二供应电压源。

3.根据权利要求1所述的像素电路，其特征在于，更包括：

一控制晶体管，其一端电性耦接于该驱动晶体管的该栅极端，其另一端电性耦接一控制电压源。

4.一种像素电路，其特征在于，包括：

一驱动单元，其一端电性耦接于该显示单元，其另一端电性耦接一第二供应电压源，用以对该显示单元进行充电；

一重置单元，电性耦接该驱动单元与该显示单元，用以提供一重置电压至该驱动单元与该显示单元间的一操作节点；

一数据单元，电性耦接该驱动单元，用以提供一数据电压至该驱动单元；以及

一储存单元，其一端电性耦接于该数据单元，其另一端电性耦接该显示单元，用以储存该数据单元与该驱动单元间的一数据节点与该操作节点间的电位差。

5.根据权利要求4所述的像素电路，其特征在于，更包括：

一控制单元，其一端电性耦接该驱动单元，其另一端电性耦接该第二供应电压源，用以导通或关断该驱动单元与该第二供应电压源。

6.根据权利要求5所述的像素电路，其特征在于，在一第一阶段，该重置单元用以提供该重置电压至该操作节点，且该数据单元用以提供一预设电压至该数据节点，该驱动单元中的一驱动晶体管用以响应于该重置电压与该预设电压导通。

7.根据权利要求5所述的像素电路，其特征在于，在一第二阶段，该重置单元用以停止该重置电压提供至该操作节点，且该控制单元用以导通该第二供应电压源与该驱动单元，该驱动单元用以自该第二供应电压源接收一补偿电流，而对该操作节点进行充电。

8.根据权利要求5所述的像素电路，其特征在于，在一第三阶段，该数据单元用以提供该数据电压至该数据节点，且该控制单元用以导通该第二供应电压源与该驱动单元，该驱动单元用以响应于该数据电压自该第二供应电压源而对该操作节点进行充电。

9.根据权利要求8所述的像素电路，其特征在于，在一第四阶段，该重置单元用以提供该重置电压提供至该操作节点，该数据单元用以停止该数据电压提供至该数据节点，且该控制单元用以导通该第二供应电压源与该驱动单元，该驱动单元对该显示单元进行充电。

10.根据权利要求4所述的像素电路，其特征在于，在一重置阶段，该数据单元停止该数据电压提供至该数据节点，且该重置单元提供该重置电压至该操作节点。

11.根据权利要求4所述的像素电路，其特征在于，更包括：

一控制单元，电性耦接该数据节点，并用以提供一控制电压至该数据节点。

12.根据权利要求11所述的像素电路，其特征在于，在一第一阶段，该重置单元用以提供该重置电压至该操作节点，且该控制单元用以提供该控制电压至该数据节点，该驱动单元中的一驱动晶体管用以响应于该重置电压与该控制电压导通。

13.根据权利要求11所述的像素电路，其特征在于，在一第二阶段，该重置单元用以停止该重置电压提供至该操作节点，且该控制单元用以提供该控制电压至该数据节点，该驱动单元用以自该第二供应电压源接收一补偿电流，而对该操作节点进行充电。

14.根据权利要求11所述的像素电路，其特征在于，在一第三阶段，该控制单元停止该控制电压提供至该数据节点，该数据单元用以提供该数据电压至该数据节点，该驱动单元用以响应于该数据电压自该第二供应电压源而对该操作节点进行充电。

15.根据权利要求14所述的像素电路，其特征在于，在一第四阶段，该控制单元用以停止该控制电压提供至该数据节点，该重置单元用以停止该重置电压提供至该操作节点，该数据单元用以停止该数据电压提供至该数据节点，该驱动单元对该显示单元进行充电。

16.根据权利要求12所述的像素电路，其特征在于，在一维持阶段，该控制单元提供一截止电压至该数据节点，以令该驱动单元中的一驱动晶体管关断。

17.一种像素电路的操作方法，其特征在于，该像素电路包括一显示单元、一驱动晶体管、以及一储存电容，该显示单元电性耦接该驱动晶体管的一第一端，该储存电容的一端电性耦接于该驱动晶体管的该第一端，该储存电容的另一端电性耦接一栅极端，且该操作方法包括：

提供一重置电压至该驱动晶体管的该第一端，并提供一预设电压至该驱动晶体管的该栅极端；

导通该第二供应电压源与该驱动晶体管的该第二端，并停止提供该重置电压至该驱动晶体管的该第一端，以令该驱动晶体管接收一补偿电流，以对该显示单元进行充电，使该储存电容的两端的跨压逐渐接近该驱动晶体管的一临界电压；

提供一数据电压至该驱动晶体管的该栅极端，并导通该第二供应电压源与该驱动晶体管的该第二端，以令该驱动晶体管响应于该数据电压接收一驱动电流，以对该显示单元进行充电，直到该储存电容的两端的跨压为一设定电压；

停止提供该数据电压至该驱动晶体管的该栅极端，并提供该重置电压至该驱动晶体管的该第一端；以及

停止提供该重置电压至该驱动晶体管的该第一端，并导通该第二供应电压源与该驱动晶体管的该第二端，以令该驱动晶体管响应于该设定电压接收一充电电流，以对该显示单元进行充电。

18.根据权利要求17所述的操作方法，其特征在于，更包括：

截断该第二供应电压源与该驱动晶体管的该第二端，以令该驱动晶体管停止响应于该设定电压接收该充电电流。

19.一种像素电路的操作方法，其特征在于，该像素电路包括一显示单元、一驱动晶体管、以及一储存电容，该显示单元电性耦接该驱动晶体管的一第一端，该储存电容的一端电性耦接于该驱动晶体管的该第一端该储存电容的另一端一栅极端，且该操作方法包括：

提供一控制电压至该驱动晶体管的该栅极端，并提供一重置电压至该驱动晶体管的该第一端；

提供该控制电压至与该驱动晶体管的该栅极端，并停止提供该重置电压至该驱动晶体管的该第一端，以令该驱动晶体管接收一补偿电流，以对该显示单元进行充电，使该储存电容的两端的跨压逐渐接近该驱动晶体管的一临界电压；

停止提供该控制电压至该驱动晶体管的该栅极端，并提供一数据电压至该驱动晶体管的该栅极端，以令该驱动晶体管响应于该数据电压接收一驱动电流，以对该显示单元进行充电，直到该储存电容的两端的跨压为一设定电压；

停止提供该控制电压至该驱动晶体管的该栅极端，以令该驱动晶体管响应于该设定电压接收一充电电流，以对该显示单元进行充电。

20.根据权利要求19所述的操作方法，其特征在于，更包括：

提供一截止电压至该数据节点，以令该驱动晶体管关断。