CN106126126B - 内存设备、电子设备及数据处理方法 - Google Patents

内存设备、电子设备及数据处理方法 Download PDF

Info

Publication number
CN106126126B
CN106126126B CN201610509524.2A CN201610509524A CN106126126B CN 106126126 B CN106126126 B CN 106126126B CN 201610509524 A CN201610509524 A CN 201610509524A CN 106126126 B CN106126126 B CN 106126126B
Authority
CN
China
Prior art keywords
memory
data
electronic device
memory chip
main processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610509524.2A
Other languages
English (en)
Other versions
CN106126126A (zh
Inventor
张伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN201610509524.2A priority Critical patent/CN106126126B/zh
Publication of CN106126126A publication Critical patent/CN106126126A/zh
Application granted granted Critical
Publication of CN106126126B publication Critical patent/CN106126126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659Command handling arrangements, e.g. command buffers, queues, command scheduling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4418Suspend and resume; Hibernate and awake

Abstract

本申请提供了一种内存设备、电子设备及数据处理方法,通过在内存设备设置驱动器以及至少一个包含有内存控制器的内存芯片,从而用该内存设备替换现有电子设备的固态硬盘,具体使内存设备中与驱动器连接的目标内存芯片作为系统硬盘,而其他内存芯片作为系统内存使用。本申请中,由于位于内存芯片的内存控制器将通过差分信号与主处理器进行通信,提高了数据传输速率,所以,在电子设备开机时,与驱动器连接的目标内存芯片能够基于主处理器发送的第一类数据读写请求,将存储的系统信息快速发送至主处理器,从而使电子设备利用该系统信息开机,大大缩短了电子设备的开机时间。

Description

内存设备、电子设备及数据处理方法
技术领域
本申请主要涉及通信技术领域,更具体地说是涉及内存设备、电子设备及数据处理方法。
背景技术
在电子设备的实际应用中,通常使用固态硬盘作为电子设备的存储装置,用来存储电子设备系统信息、配置信息等数据内容。其中,固态硬盘通常采用USB接口、SATA(Serial ATA,串行ATA)接口或PCIE(PCI Express)接口实现与其他芯片的数据交互,来满足数据读写需求。
然而,固态硬盘的这些数据接口存在数据传输率非常有限的问题,其传输率远小于电子设备的主处理器以及内存的数据传输率,将会导致主处理器对固态硬盘的数据读取非常慢,延长了电子设备的开机时间,甚至影响电子设备性能的发挥。
发明内容
有鉴于此,本申请提供了一种内存设备、电子设备及数据处理方法,解决了现有技术中因固态硬盘的数据传输率较低,导致主处理器对固态硬盘的数据读取非常慢,而延长电子设备的开机时间,甚至影响电子设备性能的发挥的技术问题。
为了解决上述技术问题,本申请提供了以下技术方案:
一种内存设备,应用于电子设备,所述内存设备包括:
至少一个内存芯片、设置在每一个内存芯片内的内存控制器,以及与所述至少一个内存芯片中的目标内存芯片连接的驱动器,其中:
所述驱动器,用于将所述电子设备的主处理器发送的第一类数据读写请求传输至所述目标内存芯片的内存控制器;
所述目标内存芯片的内存控制器,用于基于所述第一数据读取请求,将所述目标内存芯片存储的系统信息发送至所述主处理器;或者将所述主处理器发送的所述系统信息存储至所述目标内存芯片的相应存储区域。
优选的,所述内存设备还包括:
用于供电的储能装置。
优选的,当所述至少1个内存芯片具体是多个内存芯片,且所述主处理器输出第二类数据读写请求时,将所述至少1个内存芯片中的其他内存芯片作为数据内存芯片,所述其他内存芯片不包括所述目标内存芯片;
则所述数据内存芯片中的内存控制器,用于检测所述主处理器输出的所述第二类数据读取请求,并基于所述第二类数据读取请求,将相应的数据内存芯片存储的运行数据发送至所述主处理器;或者,将所述主处理器发送的运行数据存储至相应的数据内存芯片。
优选的,
所述至少1个内存芯片包括混合内存魔方HMC芯片;
所述驱动器具体为NVMe驱动器,所述内存控制器具体为NVMe控制器。
一种电子设备,所述电子设备包括:主处理器和内存设备,所述内存设备包括至少一个内存芯片、设置在每一个内存芯片中的内存控制器,以及与所述至少一个内存芯片中的目标内存芯片连接的驱动器,其中:
所述主处理器,用于向所述内存设备发送数据读写请求;
所述驱动器,用于在所述数据读写请求为第一类数据读写请求时,将所述第一类数据读写请求发送至所述目标内存芯片的内存控制器;
所述目标内存芯片的内存控制器,用于基于所述第一类数据读写请求,将所述目标内存芯片存储的系统信息发送至所述主处理器;或者将所述主处理器发送的所述系统信息存储至所述目标内存芯片的相应存储区域。
优选的,所述电子设备还包括:
非易失性存储器,用于对所述主处理器发送的满足预设要求的数据进行备份,所述满足预设要求的数据包括所述电子设备的系统信息和/或运行数据。
优选的,所述电子设备还包括:
内存接口,用于与所述内存设备的接口部件实现可插拔连接;
则所述内存设备还包括:用于供电的储能装置。
优选的,所述主处理器还用于检测到所述内存接口连接有所述内存设备时,检测所述储能装置的当前储能,并在判断出所述储能装置的当前储能达到第一预设阀值时,将所述内存设备存储的所述满足预设要求的数据发送至所述非易失性存储器。
优选的,所述电子设备还包括供电装置以及电压转换器,其中:
所述电压转换器,用于将所述供电装置输出的电压信号转换为目标电压信号,并将所述目标电压信号发送至所述内存设备。
优选的,当所述内存设备设置在所述电子设备的壳体内,所述主处理器还用于检测所述供电装置的当前储能,并在判断出所述供电装置的当前储能达到第二预设阀值时,将所述内存设备存储的所述满足预设要求的数据发送至所述非易失性存储器。
优选的,所述至少一个内存芯片包括HMC芯片;
所述驱动器具体为NVMe驱动器,所述内存控制器具体为NVMe控制器。
优选的,所述电子设备还包括:双倍速率同步动态随机存储器DDR;
则所述主处理器还用于将接收到的所述系统信息写入所述DDR。
一种数据处理方法,其特征在于,应用于如上所述的电子设备,所述方法包括:
主处理器向内存设备发送数据读取请求;
当所述数据读写请求为第一类数据读写请求时,所述内存设备的驱动器将所述第一类数据读写请求发送至目标内存芯片的内存控制器,所述目标内存芯片是所述内存设备中的任意一个内存芯片;
目标内存芯片的内存控制器基于所述第一类数据读写请求,将所述目标内存芯片存储的系统信息发送至所述主处理器;或者将所述主处理器发送的所述系统信息存储至所述目标内存芯片的相应存储区域。
优选的,当所述内存设备包括储能装置,当所述内存设备与所述电子设备的内存接口连接时,所述方法还包括:
检测所述储能装置的当前储能;
当判断出所述储能装置的当前储能达到第一预设阀值时,对所述内存设备存储的满足预设要求的数据进行备份,所述满足预设要求的数据包括所述电子设备的系统信息和/或运行数据。
优选的,当电子设备包括供电装置时,所述方法还包括:
检测所述供电装置的当前储能;
当判断出所述供电装置的当前储能达到第二预设阀值时,将所述内存设备存储的满足预设要求的数据进行备份,所述满足预设要求的数据包括所述电子设备的系统信息和/或运行数据。
优选的,所述方法还包括:
当判断出所述储能装置的当前储能达到第三预设阀值时,控制所述电子设备的供电装置为所述储能装置充电。
由此可见,与现有技术相比,本申请提供了内存设备、电子设备及数据处理方法,本申请通过在内存设备设置驱动器以及至少一个包含有内存控制器的内存芯片,从而用该内存设备替换现有电子设备的固态硬盘,具体使该内存设备中与驱动器连接的目标内存芯片作为系统硬盘,而其他内存芯片作为系统内存使用。本申请中,由于位于内存芯片的内存控制器将通过差分信号与主处理器进行通信,提高了数据传输速率,所以,在电子设备开机时,与驱动器连接的目标内存芯片能够主处理器发送的第一类数据读写请求,将存储的系统信息快速发送至主处理器,从而使电子设备利用该系统信息开机,大大缩短了电子设备的开机时间。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请提供的一种内存设备实施例的结构示意图;
图2为本申请提供的另一种内存设备实施例的结构示意图;
图3为本申请提供的一种电子设备实施例的结构示意图;
图4为本申请提供的一种电子设备实施例的结构示意图;
图5为本申请提供的另一种电子设备实施例的结构示意图;
图6为本申请提供的又一种电子设备实施例的结构示意图;
图7为本申请提供的又一种电子设备实施例的结构示意图;
图8为本申请提供的一种数据处理方法实施例的时序图;
图9为本申请提供的另一种数据处理方法实施例的部分流程图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
目前,电子设备的存储设备通常有机械硬盘、eMMC(Embedded Multi Media Card)以及固态硬盘(Solid State Drives,SSD)等等,支持电子设备的正常运行。而由于固态硬盘具有质量轻、体积小且能耗低等优势,成为电子设备的首选。
然而,申请人发现,在实际应用中,由于固态硬盘的数据传输速率相对于电子设备的主处理器如CPU以及内存的数据传输速率要小的多,将会影响电子设备系统性能的发挥。而且,由于电子设备开机时,需要从硬盘中读取所需的系统信息(如操作系统数据以及设备驱动数据等等),这就会因硬盘的数据传输速度过慢,而延长电子设备的开机时间。
为了改善上述情况,本申请提供了一种内存设备、电子设备及数据处理方法,利用构建的内存设备替代电子设备中的固态硬盘,具体的,在内存设备设置驱动器以及至少一个包含有内存控制器的内存芯片,从而使该内存设备中与驱动器连接的目标内存芯片相应于硬盘,而其他内存芯片作为普通内存使用。此时,由于位于内存芯片的内存控制器将通过差分信号与主处理器进行通信,提高了数据传输速率,所以,在电子设备开机时,与驱动器连接的目标内存芯片能够主处理器发送的第一类数据读写请求,将目标内存芯片存储的系统信息快速发送至主处理器,从而使电子设备利用该系统信息开机,大大缩短了电子设备的开机时间。
为了使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本申请作进一步详细的说明。
如图1所示,为本申请提供的一种内存设备实施例的结构示意图,该内存设备可以应用于电子设备,可以作为电子设备的硬盘和内存使用,则内存设备可以包括:至少一个内存芯片(本实施例图1仅以内存设备包括4个内存芯片为例进行说明,即内存芯片111~114,在实际应用中,可以根据实际需要相应调整该内存芯片的数量,并不局限于图1所示的结构),设置在每一个内存芯片内的内存控制器(如图1的内存控制器121~124),以及与该至少一个内存芯片中的目标内存芯片连接的驱动器130.
需要说明的是,本实施例仅以目标内存芯片是内存芯片111为例进行说明,此时,可以将内存芯片112~114作为数据内存芯片使用,但并不局限于这一种划分方式。
在实际应用中,由于目标内存芯片111连接驱动器130,且其内置有内存控制器121,所以,本申请的该目标内存芯片111可以替换传统硬盘,作为电子设备的系统硬盘使用,可以存储电子设备的系统信息,如操作系统数据以及设备驱动数据等等,用于支持电子设备的系统运行。
由此可见,本申请的内存设备的上述各部件可以实现以下功能:
驱动器130,用于将电子设备的主处理器发送的第一类数据读写请求传输至目标内存芯片111的内存控制器121。
目标内存芯片111的内存控制器121,用于基于接收到的第一数据读取请求,将目标内存芯片111存储的系统信息发送至主处理器;或者将主处理器发送的系统信息存储至目标内存芯片11的相应存储区域。
由此可见,本申请上述第一类数据读写请求可以是电子设备系统初始化时,将系统信息写入该目标内存芯片111的请求,以便在电子设备开机等应用场景下从目标内存芯片111调取系统信息。其中,该系统信息可以包括操作系统数据和驱动数据等,用来支持电子设备系统的正常运行。
而且,该第一类数据读写请求还可以是读取目标内存芯片111存储的系统信息的请求,如在电子设备开机时,电子设备主处理器通常会读取目标内存芯片111存储的系统信息,之后,可以将其存储到其他内存芯片或电子设备的其他内存中运行,以支持电子设备系统的正常运行。需要说明的是,对于上述第一类数据读写请求并不局限于上述列举的应用场景。
基于此,在本实施例中,由于在电子设备初始化时,是直接将系统信息写入目标内存芯片111,之后将一直处于运行状态,不需要再次启动,这样,电子设备上电后,将直接启动,大大缩短了开机时间。
可选的,在实际应用中,对于电子设备主处理器与内存设备之间的通信可以采用NVMe(Non Volatile Memory express)协议实现,也就是说,两者之间通过NVMe接口进行通信连接,所以,本申请驱动器130可以是NVMe驱动器,但并不局限于。
此时,该内存设备可以通过差分信号实现与主处理器之间的数据交互,与传统硬盘与主处理器之间的单端传输方式相比,提高了数据传输速度,进一步提高了具有该内存设备的电子设备的性能。
其中,当该内存设备包括多个内存芯片时,本申请可以将除目标内存芯片之外的其他内存芯片可以作为系统内存使用,本实施例可以将这多个内存芯片中除目标内存芯片之外的内存芯片作为数据内存芯片。在实际应用中,可以在这些数据内存芯片中运行电子设备中所有程序,存储电子设备运行过程中产生的各种数据,还可以存储与硬盘(本申请的目标内存芯片)等存储器交换的数据。
也就是说,电子设备在运行过程中,数据内存芯片可以接收主处理器发送的运算数据来进行运算,并将运算结果反馈给主处理器,从而使电子设备实现各种功能,满足实际需求。
如上述分析,当内存设备通过NVMe接口与主处理器连接时,利用差分信号实现数据的传输,也提高了对数据内存芯片的数据读写速度,从而进一步提高了应用该内存设备的电子设备的性能。
可见,数据内存芯片中的内存控制器,还可以用于检测主处理器输出的第二类数据读写请求,并基于该第二类数据读写请求,用来将电子设备运行期间产生的各种运行数据写入相应的数据内存芯片,还可以根据需要从相应的数据内存芯片中读取所需数据,以支持电子设备实现各种功能。本申请对内存设备的数据内存芯片存储的具体数据内容不作限定。
综上所述,本申请构建了一个新的内存设备替换电子设备中硬盘,具体的,设置了至少一个内存芯片,并在每一个内存芯片中内置内存控制器,将其中的一个内存芯片与驱动器连接,作为电子设备的系统硬盘使用,若此时还有其他内存芯片,那么就将其他内存芯片作为系统内存使用。由于本申请的内存控制器将通过差分信号实现其所在内存芯片与主处理器之间的通信,与传统的单端数据传输相比,提高了数据传输速率,从而使电子设备开机时,其主处理器能够快速读取内存设备存储的系统信息,大大缩短了电子设备的开机时间。
在实际应用中,由于如笔记本电脑等电子设备的便携性并不是很理想,尤其是当用户需要该电子设备的系统和数据时,或者是需要将该电子设备与另一电子设备进行数据同步时,现有技术通常是使用存储设备来实现数据的交互。
具体的,现有技术通常是使用U盘或SD卡等存储设备作为系统硬盘,与不同电子设备连接,将本电子设备的系统和数据先写入这些存储设备,再将该存储设备与另一个电子设备连接,从而使另一电子设备读取这些数据并运行,花费的时间较长。
为了改善上述问题,本申请提出了另一种内存设备实施例,在上述实施例的基础上,不再将内存设备设置在电子设备的主板上,而是将其设计成可插拔的外接设备,此时,该内存设备还可以包壳体,可用来与电子书设备的内存接口可插拔连接的接口部件等等,对于该另一实施例中内存设备的内部结构可以参照上述实施例的描述,本实施在此不再赘述。
由此可见,在该另一实施例中,通过将内存设备设计成能够与电子设备可插拔连接的外接设备。在实际应用中,在对电子设备A进行初始化之前,将该内存设备插入该电子设备A,从而将初始化得到的系统信息写入该内存设备,并在内存设备中运行,而且,电子设备A运行过程中获得的各种运行数据都可以存入内存设备中,这样,当用户将该内存设备插入具有相同配置的电子设备B上,当电子设备B上电时就能够运行之前在电子设备A上的所有内容,非常方便,且这使得电子设备B的开机时间非常短,几乎为零。
其中,为了避免内存设备存储的数据丢失,还可以在内存设备内设置储能装置140,如图2所示,通过该储能装置140为内存设备供电,从而保证其存储的电子设备的运行数据不会因突然断电而丢失,而且,由于该内存设备一直处于通电状态,其存储的各种数据将保持该内存设备与电子设备断开时的运行状态,从而使该内存设备插入另一电子设备后上,能够从该运行状态开始继续运行,无需重新操作,进一步提高了该内存设备的便利性。
可选的,上述储能装置140可以是储能电池等,本申请对该储能装置140的具体结构不作限定。
在本实施例实际应用中,将内存设备与电子设备连接后,本申请还可以利用电子设备的主处理器对该储能装置140的当前储能进行监测,以便在其达到第一预设阀值时,及时对该内存设备中的满足预设要求的数据进行备份。
而且,在将内存设备插入电子设备期间,还可以利用电子设备的供电装置为该储能装置140充电,从而保证内存设备从该电子设备拔出后,其存储数据能够保持其运行状态在另一电子设备上继续运行。
综上,本申请可以将内存设备设计为独立的外接设备,将其从电子设备上拔出后,能够使其存储的各种数据保持运行状态,从而使其插入另一个电子设备后能够快速开机并继续运行其在之前电子设备上的所有内容,无需携带电子设备也能够实现移动办公,也就不需要对这两个电子设备进行数据同步,而且,与传统的其他存储设备拷贝系统信息后,在将该系统安装到另一电子设备上运行的方式相比,大大提高了工作效率。
可选的,对于上述各实施例中的内存芯片可以是HMC(Hybrid Memory Cube,混合内存魔方)芯片,其通常是利用芯片3D堆叠技术,将多层RAM(random access memory,随机存取存储器)电路层叠在一起,从而使其内存性能是现有的硬盘和存储设备的20倍,而功耗仅是现有硬盘和存储设备的十分之一。
可见,本申请采用HMC芯片构成的内存设备,与传统的硬盘或存储芯片相比,带宽有极大提高,大大提高了数据读写速度,降低了内存的延迟。
可选的,上述HMC芯片可以具有4个链路,本申请可以根据实际需要选择其中的一个或多个链路进行配置。而且,每一个链路可以由32个的差分信号通道,具体可以是16个上行差分信号通道和16个下行差分信号通道,在实际应用中,16个差分信号通道就可以达到10GB/s以上的数据传输速率,远远大于固态硬盘的数据传输速率。
由此可见,本申请仅对HMC芯片中的一个链路进行配置,就能够大大提高数据传输速度。当需要进一步提高数据传输速度时,还可以配置多个链路,利用这多个链路实现数据的并行传输,本申请对需要配置的HMC芯片的链路数量不作限定。
如图3所示,为本申请提供的一种电子设备实施例的结构示意图,该电子设备可以包括:主处理器310以及内存设备320。
其中,该内存设备320的具体结构可以参照上述内存设备实施例的描述,本实施例在此仅以内存设备包括2个内存芯片为例进行简单描述,即该内存设备320可以包括内存芯片321和内存芯片322,设置在内存芯片321中的内存控制器323以及设置在内存芯片322中的内存控制器324,以及与内存芯片321(即目标内存芯片,下文为了区别两个内存芯片,可以将内存芯片321作为目标内存芯片321,并将内存芯片322作为数据内存芯片322进行描述,但并不局限于此)的内存控制器323连接的驱动器325。
可见,在本实施例中,选择了内存芯片321为目标内存芯片与驱动器325连接后作为硬盘使用,而将内存芯片322作为系统内存使用。需要说明的是,关于目标内存芯片并不局限于内存芯片321,也可以是内存芯片322,此时,内存设备的结构与图3所述的结构类似,本申请不再赘述。而且,当内存设备包括更多内存芯片时,与图1和图3所示的结构类似,本申请也不再一一详述。
另外,关于内存设备的组成结构及其功能应用可以参照上述内存设备实施例对应部分的描述,本实施在此不再赘述。
主处理器310,用于向内存设备320发送数据读写请求。
其中,该数据读写请求可以包括第一类数据读写请求和第二类数据读写请求,关于这两类数据读写请求的具体定义及其应用可以参照上述内存设备实施例对应部分的描述,本实施在此不再赘述。
可选的,该主处理器310可以是中央处理器CPU,但并不局限于此。
而且,参照上述内存设备实施例对内存设备的应用描述可知,内存设备可以设置在电子设备的主板上,也可以与该电子设备的内存接口可插拔连接,具体可以根据实际需要设定,本申请对此不作限定。
驱动器325,用于在主处理器310发送的数据读写请求为第一类数据读写请求时,可以将第一类数据读写请求发送至目标内存芯片321(即上述内存芯片321)的内存控制器323。
目标内存芯片321的内存控制器323,可以用于基于该第一类数据读写请求,将目标内存芯片321存储的系统信息发送至主处理器310;或者将主处理器310发送的系统信息存储至目标内存芯片321的相应存储区域。
数据内存芯片322的内存控制器324,可以用于基于主处理器310发送的第二类数据读写请求,将数据内存芯片322存储的运行数据发送至主处理器310;或者可以将主处理器310发送的运行数据存储至数据内存芯片322(即上述内存芯片322)。
可见,在本实施例中,即可以将内存设备作为硬盘使用,又可以将其作为系统内存使用,从而使电子设备运行过程中的系统信息以及运行数据等在该内存设备中运行,使得该内存设备连接到另一电子设备后能够继续运行,非常方便。其中,关于内存设备作为硬盘和系统内存使用的具体应用过程可以参照上述内存设备实施例对应部分的描述,本实施在此不再详述。
综上可知,本申请构建了包含有驱动器、至少一个内存芯片以及设置在每一个内存芯片中的内存控制器的内存设备,并将其作为系统硬盘来替换电子设备中硬盘,甚至还能够同时作为系统内存使用,从而使内存设备通过差分信号实现与主处理器之间的通信,与传统的单端数据传输相比,提高了数据传输速率,大大缩短了电子设备的开机时间。
作为本申请另一实施例,在上述实施例的基础上,如图4所示,电子设备还可以包括:
非易失性存储器330,用于对主处理器310发送的满足预设要求的数据进行备份。
其中,满足预设要求的数据包可以包括电子设备的系统信息和/或运行数据等等,也就是说,用户可以根据自身需要设定需要随时进行备份存储的信息,具体可以包括系统文件、配置文件以及用户指定的数据文件等等,本申请对需要进行备份的信息内容不作具体限定。
在实际应用中,关于对满足预设要求的数据进行备份的操作可以周期性实现,具体可以由主处理器310每经过预设时间对内存设备存储的满足预设要求的数据读取并发送至非易失性存储器330进行一次备份,但并不局限于此,而且,本申请不限定该预设时间的具体数值。
其中,非易失性存储器330可以包括NVRAM(Nonvolatile RAM,非易失性内存)、FLASH memory等等,但并不局限于此。而且,在实际应用中,该非易失性存储器330可以通过PCIE(PCI Express)总线接口与主处理器310通信连接。
可选的,当内存设备310与本电子设备是可插拔连接时,该电子设备还可以包括:内存接口(图中并未画出),用于与内存设备320的接口部件实现可插拔连接。
进一步,为了保证内存设备拔出电子设备后,其存储的数据仍能够继续运行,可以在内存设备320内设置储能装置326,如图5所示,那么,当内存设备310插入电子设备(如图5所示的笔记本电脑,但并不局限于此)后,电子设备的主处理器310检测到其内存接口连接有内存设备320时,可以检测储能装置326的当前储能,并在判断出该当前储能达到第一预设阀值时,可以将内存设备320存储的满足预设要求的数据发送至非易失性存储器330进行备份。
其中,第一预设阀值可以表明该储能装置将无法再继续支持内存设备的相关器件正常工作的储能量,本申请对其具体数值不作限定。
另外,在实际应用中,还可以在内存设备320中设置处理器对储能设备的储能量进行监测,并在其当前储能量达到第一预设阀值时,通过报警器输出提示信息,来提醒用户及时对该内存设备320的储能装置进行充电,必要时还可以对其存储的满足预设要求的数据进行备份。
可选的,如图6所示,本申请电子设备还可以包括:供电装置340以及电压转换器350,该电压转换器350,可以用于将供电装置340输出的电压信号转换为目标电压信号,并将该目标电压信号发送至内存设备320。
基于此,在本实施例实际应用中,无论内存设备320是设置在电子设备的主板上,还是通过可插拔方式与电子设备连接,都可以通过该供电装置340为内存设备320供电,从而保证内存设备320正常工作。
而且,为了避免内存设备拔出电子设备后因供电不足而停止工作,将内存设备320插入电子设备后,本申请还可以由供电装置340为内存设备320的储能装置326充电,并在其当前储能达到第四预设阀值时,停止为储能装置充电。其中,该第四预设阀值可以是表明储能装置的最大储能量,本申请不限定其具体数值。
而且,当内存设备设置在电子设备的壳体内,尤其是该内存设备320没有内置储能装置326时,主处理器310还可以检测供电装置340的当前储能,并在判断出供电装置340的当前储能达到第二预设阀值时,将内存设备320存储的满足预设要求的数据发送至非易失性存储器330进行备份。当然,在该实施例中,主处理器340也可以通过上述方式对内存设备320存储的满足预设要求的数据进行定时备份,具体过程可以参照上述实施例对应部分的描述。
可见,本申请通过上述方式防止了电子设备的供电装置突发没电或故障而导致内存设备存储的系统信息丢失,提高了电子设备的可靠性。
此外,在电子设备的实际工作过程中,当其工作温度达到一定温度值时,将会影响其工作性能,甚至会导致死机,所以,在上述各实施例的基础上,电子设备还可以包括:
温度检测器,用于检测供电装置的当前温度。
则主处理器还用于判断该当前温度达到预设温度阀值时,将满足预设要求数据发送至存储器进行备份。
由此可见,本申请可以设定多个触发对内存设备中满足预设要求的数据进行备份的条件,如上述供电装置或储能装置的当前储能的方式、定时备份的方式以及工作温度的方式等等,本申请对其触发条件不作限定。
作为本申请又一实施例,如图7所示,当内存设备320包括一个内存芯片时,可以将该内存芯片与驱动器连接,并结合其内置的内存控制器作为系统硬盘使用,具体工作原理与上述目标内存芯片的工作原理相同,本实施例在此不再赘述。而且,在这种情况下,电子设备还可以包括:双倍速率同步动态随机存储器(Double Data Rate,DDR)360。
在实际应用中,可以将该双倍速率同步动态随机存储器360作为系统内存使用,则主处理器310可以将从内存设备320读取的系统信息写入该双倍速率同步动态随机存储器360,以支持电子设备系统的正常工作。
而且,电子设备运行过程中获得的各种运行数据可以写入该双倍速率同步动态随机存储器360存储,本申请对此不作限定。
由此可见,在该又一实施例中,当内存设备320仅包括一个内存芯片时,可以将其作为系统硬盘使用,从而结合双倍速率同步动态随机存储器360,保证电子设备的正常工作。其中,由于该内存设备仍可以通过差分信号实现与主处理器之间的数据传输,同样能够达到上述各实施例提高数据传输速率,缩短电子设备开机时间的目的。
另外,在该又一实施例中,也可以在内存设备中内置储能装置,从而保证内存设备为可插拔的外接设备时,能够保证该内存设备从电子设备拔出后,其存储的数据仍能够保持其运行状态,以便重新插入电子设备后,能够继续之前的运行内容,从而使用户无需再携带电子设备,也不同在两个电子设备之间进行数据同步操作等等,就能够实现移动办公,非常方便。
其中,关于该又一实施例中主处理器以及电子设备中如供电装置等其他器件对该内存设备的操作,可以参照上述实施例对应部分的描述,本实施例在此不再赘述。
如图8所示,为本申请提供的一种数据处理方法实施例的时序图,该方法可以应用于上述电子设备,该电子设备的组成结构可以参照上述电子设备实施例的描述,本实施在此不作详述,在实际应用中,该方法可以包括以下步骤:
步骤S81,主处理器向内存设备发送数据读取请求;
结合上述分析可知,在电子设备的不同运行阶段,主处理器向内存设备发送的数据读取请求的类型是不同的,所以,本申请可以将该数据读取请求划分为第一类数据读取请求和第二类数据读取请求,但并不局限于此。
其中,若该内存设备包括一个内存芯片,那么,主处理器向内存设备发送的数据读取请求通常为第一类数据读写请求,即用于读写电子设备系统信息的请求,当然,这种情况下,主处理器可以向电子设备的其他存储器发送第二类数据读写请求,即用于读写电子设备运行数据的请求。
当内存设备包括多个内存芯片时,该内存设备可以作为电子设备的系统硬盘和系统内存使用,那么,该主处理器可以向内存设备发送这两类数据读写请求,本申请对该数据读写请求发送的方式不作限定。
步骤S82,当该数据读写请求为第一类数据读写请求时,内存设备的驱动器可以将该第一类数据读写请求发送至目标内存芯片的内存控制器。
其中,该目标内存芯片可以是内存设备中的任意一个内存芯片。
步骤S83,目标内存芯片的内存控制器基于该第一类数据读写请求,将目标内存芯片存储的系统信息发送至主处理器。
其中,在对电子设备进行初始化时,可以将系统信息写入内存设备的目标内存芯片存储,所以,当内存设备的驱动器接收到主处理器发送的第一类数据读写请求,其具体可以是第一类数据读取请求,与该驱动器连接的内存控制器将从所在内存芯片读取系统信息,并通过驱动器反馈至主处理器,从而支持电子设备系统的正常运行。而当第一类数据读写请求具体是第一类数据写入请求时,目标内存芯片的内存控制器可以将主处理器发送的系统信息存储至目标内存芯片的相应存储区域。
而且,在本实施例实际应用中,主处理器可以通过NVMe接口与内存设备连接,因此,主处理器可以通过差分信号实现与内存设备的数据交互,从而提高数据传输速率,使得主处理器能够快速读取到系统信息使电子设备开机,缩短了电子设备的开机时间。
进一步地,当内存设备中的内存芯片采用的是HMC芯片时,可以配置该HMC芯片的多个链路,从而控制内存设备与主处理器实现并行数据传输,进一步提高数据传输速率。
可选的,参照上述图5和6的电子设备结构示意图,当内存设备包括有储能装置时,本申请还可以检测储能装置的当前储能,并在判断出储能装置的当前储能达到第一预设阀值时,对内存设备存储的满足预设要求的数据进行备份。
其中,上述满足预设要求的数据可以包括电子设备的系统信息和/或运行数据等,具体可以根据实际需要确定,本申请并不限定其包含的具体内容。
由此可见,本申请通过对内存设备内置的储能装置进行监测,保证在内存装置的储能装置不能支持该内存设备中的上述各器件正常工作时,可以由主处理器及时读取内存设备中满足预设要求的数据进行备份,从而避免了用户所需的各种数据的丢失。
作为本申请另一实施例,当电子设备包括供电装置的情况下,如内置储能电池等,如图9所示,该数据处理方法还可以包括:
步骤S91,检测供电装置的当前储能。
参照上述图6和7所示,供电装置输出的电压经过电压转换器的处理后,所得目标电压信号将发送至内存设备,也就是说,电子设备中的主处理器、内存设备以及其他存储器等都可以由该供电装置供电。
步骤S92,当判断出所供电装置的当前储能达到第二预设阀值时,将内存设备存储的满足预设要求的数据进行备份。
如上所述,满足预设要求的数据可以包括电子设备的系统信息和/或运行数据。
可见,在电子设备使用内存设备工作期间,通过对该电子设备的供电装置的储能进行监测,并在其达到第二预设阀值时,由处理器及时读取内存设备中运行的满足预设要求的数据,并存储至非易失性存储器中备份,从而避免了电子设备突然断电或故障而导致数据的丢失,提高了电子设备的使用可靠性。
其中,在实际应用中,当内存设备包括储能装置时,如图6所示,电子设备的主处理器可以在判断出储能装置的当前储能达到第三预设阀值时,控制供电装置为内存设备的储能装置充电,并在储能装置的当前储能达到第四预设阀值时,控制供电装置停止为内存设备的储能装置充电。
另外,关于对内存设备中满足预设要求的数据的备份,本申请还可以采用定时备份方式,即主处理器每经过预设时间就会读取一次内存设备中满足预设要求的数据,并将其存储到非易失性存储器中。当然,本申请还可以采用其他方式进行备份,如检测电子设备的工作温度是否达到预设温度阀值,若是,对内存设备中满足预设要求的数据进行备份等等,本申请在此不再一一详述。
综上所述,本申请利用构建的内存设备替代传统的固态硬盘,从而使电子设备初始化时的系统信息存储在该内存设备中,之后,利用该内存设备通过差分信号与主处理器进行数据交互,从而提高数据传输速率的特性,保证主处理器能够快速读取内存设备存储的系统信息,以实现电子设备开机,大大缩短了电子设备的开机时间。
另外,在电子设备工作过程中,系统信息将在内存设备中运行,所以,本申请还可以直接将该内存设备插入其他电子设备,不需要在两个电子设备进行数据同步,就能够继续之前所在电子设备运行的所有内容,无需携带电子设备或采用其他存储设备拷贝传输的方式,就能够实现移动办公,非法方便。
进一步,本申请还可以对内存设备中满足预设要求的数据进行备份,从而避免了电子设备突然没电或故障而导致数据的丢失,提高了电子设备的使用可靠性。
最后,需要说明的是,关于上述各实施例中,诸如第一、第二等之类的关系术语仅仅用来将一个操作、单元或模块与另一个操作、单元或模块区分开来,而不一定要求或者暗示这些单元、操作或模块之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法或者系统中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言,由于其与实施例电子设备的功能对应,所以描述的比较简单,相关之处参见电子设备部分说明即可。而且,实施例公开的电子设备,其包括的内存设备与实施例内存设备的组成结构及其功能相同,所以,关于内存设备这部分描述的也比较简单,相关之处可以参见内存设备部分说明即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (15)

1.一种内存设备,其特征在于,应用于电子设备,所述内存设备包括:
至少一个内存芯片、设置在每一个内存芯片内的内存控制器,以及与所述至少一个内存芯片中的目标内存芯片连接的驱动器,所述内存芯片与所述内存控制器一一对应,所述目标内存芯片作为所述电子设备的系统硬盘使用,其中:所述驱动器,用于将所述电子设备的主处理器发送的第一类数据读写请求传输至所述目标内存芯片的内存控制器;
所述目标内存芯片的内存控制器,用于基于所述第一类数据读取请求,将所述目标内存芯片存储的系统信息发送至所述主处理器;或者将所述主处理器发送的所述系统信息存储至所述目标内存芯片的相应存储区域;
用于供电的储能装置,在内存设备与电子设备断开时以保证存储的数据保持在运行状态,以及保持连接的电子设备的运行数据。
2.根据权利要求1所述的内存设备,其特征在于,当所述至少1个内存芯片具体是多个内存芯片,且所述主处理器输出第二类数据读写请求时,将所述至少一个内存芯片中的其他内存芯片作为数据内存芯片,所述其他内存芯片不包括所述目标内存芯片;
则所述数据内存芯片中的内存控制器,用于检测所述主处理器输出的所述第二类数据读取请求,并基于所述第二类数据读取请求,将相应的数据内存芯片存储的运行数据发送至所述主处理器;或者,将所述主处理器发送的运行数据存储至相应的数据内存芯片。
3.根据权利要求1所述的内存设备,其特征在于,
所述至少一个内存芯片包括混合内存魔方HMC芯片;
所述驱动器具体为NVMe驱动器,所述内存控制器具体为NVMe控制器。
4.一种电子设备,其特征在于,所述电子设备包括:主处理器和内存设备,所述内存设备包括至少一个内存芯片、设置在每一个内存芯片中的内存控制器,以及与所述至少一个内存芯片中的目标内存芯片连接的驱动器,所述内存芯片与所述内存控制器一一对应,所述目标内存芯片作为所述电子设备的系统硬盘使用,其中:
所述主处理器,用于向所述内存设备发送数据读写请求;
所述驱动器,用于在所述数据读写请求为第一类数据读写请求时,将所述第一类数据读写请求发送至所述目标内存芯片的内存控制器;
所述目标内存芯片的内存控制器,用于基于所述第一类数据读写请求,将所述目标内存芯片存储的系统信息发送至所述主处理器;或者将所述主处理器发送的所述系统信息存储至所述目标内存芯片的相应存储区域;
用于供电的储能装置,在内存设备与电子设备断开时以保证存储的数据保持在运行状态,以及保持连接的电子设备的运行数据。
5.根据权利要求4所述的电子设备,其特征在于,所述电子设备还包括:
非易失性存储器,用于对所述主处理器发送的满足预设要求的数据进行备份,所述满足预设要求的数据包括所述电子设备的系统信息和/或运行数据。
6.根据权利要求5所述的电子设备,其特征在于,所述电子设备还包括:
内存接口,用于与所述内存设备的接口部件实现可插拔连接。
7.根据权利要求6所述的电子设备,其特征在于,所述主处理器还用于检测到所述内存接口连接有所述内存设备时,检测所述储能装置的当前储能,并在判断出所述储能装置的当前储能达到第一预设阀值时,将所述内存设备存储的所述满足预设要求的数据发送至所述非易失性存储器。
8.根据权利要求5所述的电子设备,其特征在于,所述电子设备还包括供电装置以及电压转换器,其中:
所述电压转换器,用于将所述供电装置输出的电压信号转换为目标电压信号,并将所述目标电压信号发送至所述内存设备。
9.根据权利要求8所述的电子设备,其特征在于,当所述内存设备设置在所述电子设备的壳体内,所述主处理器还用于检测所述供电装置的当前储能,并在判断出所述供电装置的当前储能达到第二预设阀值时,将所述内存设备存储的所述满足预设要求的数据发送至所述非易失性存储器。
10.根据权利要求4-9任意一项所述的电子设备,其特征在于,所述至少一个内存芯片包括HMC芯片;
所述驱动器具体为NVMe驱动器,所述内存控制器具体为NVMe控制器。
11.根据权利要求4-9任意一项所述的电子设备,其特征在于,所述电子设备还包括:双倍速率同步动态随机存储器DDR;
则所述主处理器还用于将接收到的所述系统信息写入所述DDR。
12.一种数据处理方法,其特征在于,应用于如权利要求5-11任意一项所述的电子设备,所述方法包括:
主处理器向内存设备发送数据读取请求;
当所述数据读写请求为第一类数据读写请求时,所述内存设备的驱动器将所述第一类数据读写请求发送至目标内存芯片的内存控制器,所述目标内存芯片是所述内存设备中的任意一个内存芯片;
目标内存芯片的内存控制器基于所述第一类数据读写请求,将所述目标内存芯片存储的系统信息发送至所述主处理器;或者将所述主处理器发送的所述系统信息存储至所述目标内存芯片的相应存储区域。
13.根据权利要求12所述的方法,其特征在于,当所述内存设备包括储能装置,当所述内存设备与所述电子设备的内存接口连接时,所述方法还包括:
检测所述储能装置的当前储能;
当判断出所述储能装置的当前储能达到第一预设阀值时,对所述内存设备存储的满足预设要求的数据进行备份,所述满足预设要求的数据包括所述电子设备的系统信息和/或运行数据。
14.根据权利要求12所述的方法,其特征在于,当电子设备包括供电装置时,所述方法还包括:
检测所述供电装置的当前储能;
当判断出所述供电装置的当前储能达到第二预设阀值时,将所述内存设备存储的满足预设要求的数据进行备份,所述满足预设要求的数据包括所述电子设备的系统信息和/或运行数据。
15.根据权利要求13所述的方法,其特征在于,所述方法还包括:
当判断出所述储能装置的当前储能达到第三预设阀值时,控制所述电子设备的供电装置为所述储能装置充电。
CN201610509524.2A 2016-06-30 2016-06-30 内存设备、电子设备及数据处理方法 Active CN106126126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610509524.2A CN106126126B (zh) 2016-06-30 2016-06-30 内存设备、电子设备及数据处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610509524.2A CN106126126B (zh) 2016-06-30 2016-06-30 内存设备、电子设备及数据处理方法

Publications (2)

Publication Number Publication Date
CN106126126A CN106126126A (zh) 2016-11-16
CN106126126B true CN106126126B (zh) 2021-01-15

Family

ID=57468809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610509524.2A Active CN106126126B (zh) 2016-06-30 2016-06-30 内存设备、电子设备及数据处理方法

Country Status (1)

Country Link
CN (1) CN106126126B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107220205B (zh) * 2017-05-18 2022-01-18 联想(北京)有限公司 信息提示方法及电子设备
CN113608684B (zh) * 2021-06-30 2023-07-14 苏州浪潮智能科技有限公司 内存信息获取方法、装置、系统、电子设备及存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009082502A1 (en) * 2007-12-21 2009-07-02 Rambus Inc. Method and apparatus for calibrating write timing in a memory system
CN103902472B (zh) * 2012-12-28 2018-04-20 华为技术有限公司 基于内存芯片互连的内存访问处理方法、内存芯片及系统
CN104216834B (zh) * 2013-05-30 2017-10-10 华为技术有限公司 一种内存访问的方法、缓冲调度器和内存模块
CN204576478U (zh) * 2015-03-31 2015-08-19 池州职业技术学院 一种基于动态内存的高速硬盘

Also Published As

Publication number Publication date
CN106126126A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
US8656072B2 (en) Memory bus architecture for concurrently supporting volatile and non-volatile memory modules
CN101286086B (zh) 硬盘掉电保护方法、装置以及硬盘和硬盘掉电保护系统
CN108604456B (zh) 在存储器插槽中支持多个存储器类型
GB2437102A (en) Volatile storage device and serial mixed storage system
TWI788495B (zh) 供電設備和包括該供電設備的電子設備
US9645769B2 (en) Performance acceleration during shutdown of a data storage device
US20140365715A1 (en) Non-volatile memory storage for multi-channel memory system
JP2017079050A (ja) 保護されたデータとは別個のパリティデータの記憶
KR101678911B1 (ko) 데이터 저장 장치 및 그것을 포함하는 컴퓨팅 시스템
US9165667B2 (en) Electronic device with solid state drive and associated control method
KR101134069B1 (ko) 멀티 레벨 raid 구조를 위한 하이브리드 저장 시스템
KR101209915B1 (ko) Raid 기반 저장소 컨트롤 보드 및 그 구동 방법
CN107315698B (zh) 从储存设备的冲突检测
US10831657B2 (en) Debug data recovery after PLI event
CN106126126B (zh) 内存设备、电子设备及数据处理方法
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20230393959A1 (en) Out-of-band management method for storage apparatus, baseboard management controller and storage apparatus
WO2023149914A1 (en) Dynamic port allocation in pcie bifurcation system
US20210389885A1 (en) Fast Recovery For Persistent Memory Region (PMR) of a Data Storage Device
KR20170117776A (ko) 반도체 메모리 장치의 동작 방법
CN114730246A (zh) 成型和经优化的功率循环
US20190163602A1 (en) Memory system and operating method thereof
US20230035137A1 (en) Idle power mode for external storage device
US11893253B1 (en) Dynamic TD-PPM state and die mapping in multi-NAND channels
US20240152362A1 (en) Hibernate exit time for ufs devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant