CN106098535A - 键合晶圆制作方法 - Google Patents

键合晶圆制作方法 Download PDF

Info

Publication number
CN106098535A
CN106098535A CN201610545388.2A CN201610545388A CN106098535A CN 106098535 A CN106098535 A CN 106098535A CN 201610545388 A CN201610545388 A CN 201610545388A CN 106098535 A CN106098535 A CN 106098535A
Authority
CN
China
Prior art keywords
wafer
bonding
bonded
manufacturing
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610545388.2A
Other languages
English (en)
Inventor
邹文
胡胜
王喜龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201610545388.2A priority Critical patent/CN106098535A/zh
Publication of CN106098535A publication Critical patent/CN106098535A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供了一种键合晶圆制作方法，包括如下步骤：提供第一晶圆和第二晶圆，并在所述第一晶圆的第一面与所述第二晶圆的第一面进行键合工艺形成键合晶圆；在所述键合晶圆的第二晶圆的第二面形成保护层；以及在所述键合晶圆的第二晶圆的第二面进行后续工艺，所述后续工艺包含采用等离子体的工艺。本发明所提供的键合晶圆制作方法通过在键合晶圆表面沉积氮化物或氮氧化物的保护层，防止后续工艺中键合晶圆上器件结构受到的等离子体损伤。

Description

键合晶圆制作方法
技术领域
本发明涉及半导体制造领域，特别涉及一种键合晶圆制作方法。
背景技术
经过半个世纪的高速发展，微电子技术和依托于微电子技术的信息技术已经对人类社会的发展产生了革命性的影响。然而，当今必须面对的问题是：传统晶体管的物理极限不断逼近，更小特征尺寸的制造技术越来越困难，集成电路的功耗不断增大，晶圆厂的投资迅速攀升。在这种情况下，如何继续保持微电子技术以摩尔定律所描述的速度持续发展，已经成为今天整个行业都在努力解决的问题。
三维集成电路的出现，为半导体和微电子技术的持续发展提供了一个新的技术解决方案。所谓三维集成电路，广义上是指将具有集成电路的晶圆经过键合工艺形成键合晶圆，通过穿透晶圆的三维结构互连实现多层之间的电信号连接。三维集成电路能够实现更小的芯片面积、更短的芯片间互连、更高的数据传输带宽以及不同工艺技术的异质集成，从而大幅度降低芯片功耗，减小延时，提高性能，扩展功能，并为实现复杂功能的片上系统(SOC)提供可能。
然而在形成键合晶圆的后续工艺中，比如硅通孔工艺(TSV)、焊盘形成(PADformation)等，往往需要使用等离子体，导致键合晶圆中的器件容易受到等离子体损伤，影响产品性能。
发明内容
本发明的目的在于提供一种键合晶圆制作方法，以解决现有的工艺中键合晶圆中的器件受到等离子体损伤的问题。
为解决上述技术问题，本发明提供一种键合晶圆制作方法，包括如下步骤：提供第一晶圆和第二晶圆，并在所述第一晶圆的第一面与所述第二晶圆的第一面进行键合工艺形成键合晶圆；在所述键合晶圆的第二晶圆的第二面形成保护层；以及在所述键合晶圆的第二晶圆的第二面进行后续工艺，所述后续工艺包含采用等离子体的工艺。
优选的，在所述键合晶圆制作方法中，所述第一晶圆为载体晶圆，所述载体晶圆上设置有电路结构，所述第二晶圆为器件晶圆，所述器件晶圆上设置有器件结构。
优选的，在所述键合晶圆制作方法中，所述键合工艺为共晶键合、金属热压键合、硅熔融键合以及聚合物粘合键合中的一种。
优选的，在所述键合晶圆制作方法中，在形成保护层之前，还包括：对所述键合晶圆的第二晶圆的第二面进行减薄处理。
优选的，在所述键合晶圆制作方法中，所述减薄处理包括刻蚀减薄和/或化学机械研磨，所述减薄处理所减薄的厚度为500um～800um。
优选的，在所述键合晶圆制作方法中，所述保护层为氮化硅或氮氧化硅。
优选的，在所述键合晶圆制作方法中，所述保护层的厚度为
优选的，在所述键合晶圆制作方法中，所述保护层通过化学气相沉积工艺形成，所述化学气相沉积工艺采用的温度范围为300℃～400℃。
优选的，在所述键合晶圆制作方法中，所述后续工艺包括硅通孔工艺(TSV)或焊盘形成(PAD formation)。
优选的，在所述键合晶圆制作方法中，所述第一晶圆与所述第二晶圆中至少有一个是已完成的键合晶圆。
本发明所提供的键合晶圆制作方法可以应用于不同的键合晶圆，通过在键合晶圆表面沉积氮化物或氮氧化物，防止键合晶圆的器件结构在后续工艺中受到等离子体的影响，减少键合晶圆的器件结构在后续工艺中受到的等离子体损伤，减少器件结构的缺陷与游离电荷，从而提升产品性能。
附图说明
图1是本发明实施例的键合晶圆制作方法的流程示意图；
图2～图6是本发明实施例的键合晶圆制作方法中键合晶圆的剖面示意图。
具体实施方式
为了清楚，不描述实际实施例的全部特征，在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图具体地描述本发明，根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为解决上述技术问题，本发明提供一种键合晶圆制作方法，如图1所示，包括如下步骤：
S1：提供第一晶圆和第二晶圆，并在所述第一晶圆的第一面与所述第二晶圆的第一面进行键合工艺形成键合晶圆；
S2：在所述键合晶圆的第二晶圆的第二面形成保护层；以及
S3：在所述键合晶圆的第二晶圆的第二面进行后续工艺，所述后续工艺包含采用等离子体的工艺。
下面参考图1所示步骤结合键合晶圆的剖面示意图更详细的介绍本实施例的键合晶圆制作方法。
如图2所示，首先，提供第一晶圆10，本实施例中，所述第一晶圆10为载体晶圆，所述载体晶圆上设置有电路结构11，所述电路结构11包括组合逻辑电路、时序逻辑电路，通过所述电路结构11为晶圆的键合提供连接载体。
如图3所示，接着，提供第二晶圆20，本实施例中，所述第二晶圆20为器件晶圆，所述器件晶圆上设置有与所述电路结构11对应的器件结构21，所述器件结构21包括微机电系统(MEMS)、存储器(Memory)和感应器(Sensor)等，所述器件结构具有微系统、存储、传感器等功能。
如图4所示，接着，在所述第一晶圆10的第一面与所述第二晶圆20的第一面进行键合工艺形成键合晶圆，键合晶圆能够提高芯片的功能且不受单个芯片制造工艺的限制，还能缩短功能芯片之间的金属互连，以有效地减小发热、功耗、延迟等性能，所述键合工艺为共晶键合、金属热压键合、硅熔融键合以及聚合物粘合键合中的一种。
如图5所示，接着，在所述第二晶圆20的第二面形成保护层30，优选的，采用化学气相沉积工艺。所述保护层30优选为氮化物或氮氧化物，例如氮化硅或氮氧化硅，氮化硅和氮氧化硅具有较好的隔绝等离子体电荷、水气等的能力，通过所述保护层30防止后续工艺中第二晶圆20的器件结构受到等离子损伤。优选的，所述保护层30的厚度为通过所述厚度的保护层能很好的隔离等离子体从而起到保护所述器件结构的作用，所述保护层30的厚度越厚其隔离等离子体的能力越强，但是会增加工艺的难度，所述保护层30的厚度太低则起不到足够的保护作用，可以根据需要进行设置，所述化学气相沉积工艺沉积所述保护层30采用的温度范围为300℃～400℃，实验发现，在此温度区间内效果较佳。
接着，进行后续工艺，所述后续工艺包含采用等离子体的工艺，例如采用等离子体的工艺的硅通孔工艺(TSV)或焊盘形成(PAD formation)，通常需要进行高能量等离子体的干法蚀刻，如图6所示，在本实施例中，通过硅通孔工艺形成所需要的通孔结构40，所述通孔结构40将所述电路结构11和所述器件结构21电连接，通过所述硅通孔工艺实现键合晶圆内的垂直互连。
较佳方案中，在晶圆之间完成键合工艺之后，对所述键合晶圆的第二晶圆20的第二面进行减薄处理，包括对所述键合晶圆的第二晶圆20的第二面进行的刻蚀和/或化学机械研磨，使所述键合晶圆降低厚度或使其表面达到后续工艺的平坦度，所述减薄处理所减薄的厚度为500um～800um，从而达到晶圆平坦度以及厚度的要求。
优选的，所述第一晶圆10与所述第二晶圆20中至少有一个是已完成的键合晶圆，也就是说，本发明公开的键合晶圆制作方法还包括依次键合的第三晶圆至第N晶圆，即第一晶圆和/或第二晶圆为已完成的键合晶圆，再进一步进行键合形成更复杂的结构，在不同晶圆之间通过共晶键合或聚合物粘合键合的方式形成键合晶圆，从而实现更为复杂的功能，提高形成的键合晶圆的性能，然后通过在键合晶圆表面形成保护膜减少后续工艺中受到的等离子体损伤。
本发明所提供的键合晶圆制作方法可以应用于不同的键合晶圆，通过在键合晶圆表面沉积氮化物或氮氧化物，防止键合晶圆的器件结构在后续工艺中受到等离子体的影响，减少键合晶圆的器件结构在后续工艺中受到的等离子体损伤，减少器件结构的缺陷与游离电荷，从而提升产品性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种键合晶圆制作方法，其特征在于，包括如下步骤：
提供第一晶圆和第二晶圆，并在所述第一晶圆的第一面与所述第二晶圆的第一面进行键合工艺形成键合晶圆；
在所述键合晶圆的第二晶圆的第二面形成保护层；以及在所述键合晶圆的第二晶圆的第二面进行后续工艺，所述后续工艺包含采用等离子体的工艺。
2.如权利要求1所述的键合晶圆制作方法，其特征在于，所述第一晶圆为载体晶圆，所述载体晶圆上设置有电路结构，所述第二晶圆为器件晶圆，所述器件晶圆上设置有器件结构。
3.如权利要求1所述的键合晶圆制作方法，其特征在于，所述键合工艺为共晶键合、金属热压键合、硅熔融键合以及聚合物粘合键合中的一种。
4.如权利要求1所述的键合晶圆制作方法，其特征在于，在形成保护层之前，还包括：对所述键合晶圆的第二晶圆的第二面进行减薄处理。
5.如权利要求4所述的键合晶圆制作方法，其特征在于，所述减薄处理包括刻蚀减薄和/或化学机械研磨，所述减薄处理所减薄的厚度为500um～800um。
6.如权利要求1所述的键合晶圆制作方法，其特征在于，所述保护层为氮化硅或氮氧化硅。
7.如权利要求1所述的键合晶圆制作方法，其特征在于，所述保护层的厚度为
8.如权利要求1所述的键合晶圆制作方法，其特征在于，所述保护层通过化学气相沉积工艺形成，所述化学气相沉积工艺采用的温度范围为300℃～400℃。
9.如权利要求1所述的键合晶圆制作方法，其特征在于，所述后续工艺包括硅通孔工艺或焊盘形成。
10.如权利要求1所述的键合晶圆制作方法，其特征在于，所述第一晶圆与所述第二晶圆中至少有一个是已完成的键合晶圆。
CN201610545388.2A 2016-07-12 2016-07-12 键合晶圆制作方法 Pending CN106098535A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610545388.2A CN106098535A (zh) 2016-07-12 2016-07-12 键合晶圆制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610545388.2A CN106098535A (zh) 2016-07-12 2016-07-12 键合晶圆制作方法

Publications (1)

Publication Number Publication Date
CN106098535A true CN106098535A (zh) 2016-11-09

Family

ID=57219808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610545388.2A Pending CN106098535A (zh) 2016-07-12 2016-07-12 键合晶圆制作方法

Country Status (1)

Country Link
CN (1) CN106098535A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223999A (zh) * 2021-04-01 2021-08-06 光华临港工程应用技术研发(上海)有限公司 晶圆键合方法及晶圆键合结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752448A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 背照式cmos图像传感器及其形成方法
US20160104626A1 (en) * 2014-10-13 2016-04-14 UTAC Headquarters Pte. Ltd. Methods for singulating semiconductor wafer
CN105655361A (zh) * 2014-11-14 2016-06-08 中芯国际集成电路制造(上海)有限公司 背照式cmos图像传感器及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752448A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 背照式cmos图像传感器及其形成方法
US20160104626A1 (en) * 2014-10-13 2016-04-14 UTAC Headquarters Pte. Ltd. Methods for singulating semiconductor wafer
CN105655361A (zh) * 2014-11-14 2016-06-08 中芯国际集成电路制造(上海)有限公司 背照式cmos图像传感器及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223999A (zh) * 2021-04-01 2021-08-06 光华临港工程应用技术研发(上海)有限公司 晶圆键合方法及晶圆键合结构

Similar Documents

Publication Publication Date Title
CN107644837B (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
US7510907B2 (en) Through-wafer vias and surface metallization for coupling thereto
TWI545693B (zh) 關於形成具有犧牲插件之基板通孔之裝置、系統、及方法
JP3904228B2 (ja) 三次元回路装置の製造方法
CN103107128B (zh) 一种三维芯片结构的金属键合的方法
JP6049555B2 (ja) スクライブライン貫通シリコンビア
JP2017536248A (ja) ３次元集積回路（３ｄ ｉｃ）集積化のためのマイクロ電気機械システム（ｍｅｍｓ）結合剥離構造およびウェハ移載の方法
US9834436B2 (en) Cap and substrate electrical connection at wafer level
KR20010070316A (ko) 다적층 3차원 고밀도 반도체 디바이스 및 그 제조 방법
US20150155242A1 (en) Integrated semiconductor device and method for fabricating the same
CN107644838B (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN105006440B (zh) 一种真空键合大气加压混合键合方法
CN106571376A (zh) 半导体器件及其制作方法、电子装置
CN105513943A (zh) 一种半导体器件的制作方法
CN105990222B (zh) 半导体器件制作方法、半导体器件及电子装置
CN106098535A (zh) 键合晶圆制作方法
CN108609577B (zh) 一种mems器件的制作方法
EP3180802B1 (en) Semiconductor structure with multiple active layers in an soi wafer
US11329010B2 (en) Integrated circuit shield
TWI754864B (zh) 接合一對半導體基底的方法
CN106783646B (zh) 晶圆键合方法
US20160284626A1 (en) Semiconductor devices having conductive vias and methods of forming the same
Chen et al. Implementation of memory stacking on logic controller by using 3DIC 300mm backside TSV process integration
CN106298627B (zh) 一种半导体器件的制造方法和电子装置
CN105097677B (zh) 一种半导体器件及其制作方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161109

RJ01 Rejection of invention patent application after publication