CN106095720A - 一种多路计算机系统 - Google Patents

Abstract

本发明公开了一种多路计算机系统，包括四个计算模组，每个计算模组内包括两个相连的处理单元；处理单元用于进行数据运算处理；四个计算模组两两相连，两个计算模组相连具体为两个计算模组内部的处理单元连接；各个处理单元之间通过总线相连。本发明使任意两个计算模组均可直接进行信号传输，而不再需要其他计算模组作为传输桥梁；且各个处理单元之间可直接进行信号传输，避免了对信号进行多级转换，降低了数据传输的时延，同时也尽可能避免了对信号的准确性产生影响，可靠性高。

Description

一种多路计算机系统

技术领域

本发明涉及芯片耦合技术领域，特别是涉及一种多路计算机系统。

背景技术

多路计算机系统是一种包括多个计算系统的大系统(即可理解为一个计算机内设置有多个处理器系统)，每个计算系统内需包含一个计算模组。

各个计算系统之间有时会需要信号传输，现有的多路计算机系统中的多个计算模组之间往往采用松耦合的连接方式，各个计算模组之间采用类似串联成一个环形的连接方式，导致部分计算模组之间进行信号传输时还需通过其他计算模组作为传输桥梁，增加了数据传输的延时时间；

且多个计算模组之间主要通过以太网络等类似链接进行连接，该种方式需要外置网络设备，将计算模组输出的信号转换成网络信号后，再通过以太网进行传输至其他计算模组，需要对信号进行多级转换，数据传输时延高，同时，容易影响信号的准确性，可靠性差；

因此，如何提供一种数据传输时延低且传输可靠性高的多路计算机系统是本领域技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种多路计算机系统，使任意两个计算模组均可直接进行信号传输，而不再需要其他计算模组作为传输桥梁；且各个处理单元之间可直接进行信号传输，避免对信号进行多级转换，降低数据传输的时延，同时也尽可能避免对信号的准确性产生影响，可靠性高。

为解决上述技术问题，本发明提供了一种多路计算机系统，包括：

四个计算模组，每个所述计算模组内包括两个相连的处理单元；所述处理单元用于进行数据运算处理；

四个所述计算模组两两相连，两个所述计算模组相连具体为两个所述计算模组内部的所述处理单元连接；

各个所述处理单元之间通过总线相连。

优选地，四个所述计算模组分别为第一计算模组、第二计算模组、第三计算模组以及第四计算模组；其中：

所述第一计算模组内的两个所述处理单元分别与所述第二计算模组内的两个所述处理单元对应相连；

所述第三计算模组内的两个所述处理单元分别与所述第四计算模组内的两个所述处理单元对应相连；

所述第一计算模组内的两个所述处理单元分别与所述第三计算模组内的一个处理单元以及所述第四计算模组内的一个处理单元对应相连；

所述第二计算模组内的两个所述处理单元，分别与所述第三计算模组内未与所述第一计算模组相连的一个处理单元以及所述第四计算模组内未与所述第一计算模组相连的一个处理单元对应相连。

优选地，所述总线为UPI总线。

优选地，还包括：

N个全局共享模组，每个所述全局共享模组分别与所述第一计算模组内的一个处理单元、所述第二计算模组内的一个处理单元、所述第三计算模组内的一个处理单元以及所述第四计算模组内的一个处理单元相连，N为正整数；

所述全局共享模组，用于实现四个所述计算模组之间的PCIE资源共享；其中，所述PCIE资源为通过PCIE标准接口传输的数据资源。

优选地，所述全局共享模组上还包括：

用于与基于PCIE接口规范的设备连接的PCIE扩展插槽；

所述全局共享模组，还用于实现四个所述计算模组与连接在所述PCIE扩展插槽上的所述基于PCIE接口规范的设备之间的PCIE资源共享。

优选地，N取2，且两个所述全局共享模组分别与不同的处理单元相连。

本发明提供了一种多路计算机系统，包括四个计算模组，四个计算模组两两相连，即本发明中的多路计算机系统采用的是紧耦合的方式，任意两个计算模组之间均有连接，故任意两个计算模组均可直接进行信号传输，而不再需要其他计算模组作为传输桥梁，减少了数据传输的延时时间；且本发明中两个计算模组相连具体为两个计算模组内部的处理单元连接，各个处理单元之间通过总线相连；处理单元通过总线连接后，可直接进行信号传输，而不再需要将信号转变为网络信号传输，故本发明避免了对信号进行多级转换，降低了数据传输的时延，同时也尽可能避免了对信号的准确性产生影响，可靠性高。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种多路计算机系统中任意两个计算模组之间的一种连接结构示意图；

图2为本发明提供的一种多路计算机系统中任意两个计算模组之间的另一种连接结构示意图；

图3为本发明提供的一种多路计算机系统中任意两个计算模组之间的另一种连接结构示意图；

图4为本发明提供的一种多路计算机系统中任意两个计算模组之间的另一种连接结构示意图；

图5为本发明提供的另一种多路计算机系统中四个计算模组的连接结构示意图；

图6为本发明提供的另一种多路计算机系统中的全局共享模组的结构示意图；

图7为本发明提供的另一种多路计算机系统的结构示意图。

具体实施方式

本发明的核心是提供一种多路计算机系统，使任意两个计算模组均可直接进行信号传输，而不再需要其他计算模组作为传输桥梁；且各个处理单元之间可直接进行信号传输，避免对信号进行多级转换，降低数据传输的时延，同时也尽可能避免对信号的准确性产生影响，可靠性高。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

本发明提供了一种多路计算机系统，该系统包括：

四个计算模组，每个计算模组内包括两个相连的处理单元；处理单元用于进行数据运算处理；

四个计算模组两两相连，两个计算模组相连具体为两个计算模组内部的处理单元连接；

各个处理单元之间通过总线相连。

可以理解的是，任意两个计算模组之间连接时，可以包括以下几种连接方式：

方式一：为一个计算模组内的一个处理单元与另一个计算模组内的一个处理单元相连，该种情况下，两个计算模组内分别选择哪个处理单元进行连接本发明并不做限定；参见图1所示，图1为本发明提供的一种多路计算机系统中任意两个计算模组之间的一种连接结构示意图；

方式二：为第一个计算模组内的一个处理单元分别与第二个计算模组内的两个处理单元相连，此时，本发明不限定第一个计算模组内选择哪个处理单元来进行连接；参见图2所示，图2为本发明提供的一种多路计算机系统中任意两个计算模组之间的一种连接结构示意图；

方式三：为一个计算模组内的两个处理单元分别与另一个计算模组内的两个处理单元对应相连；参见图3所示，图3为本发明提供的一种多路计算机系统中任意两个计算模组之间的一种连接结构示意图；

方式四：为第一个计算模组内的两个处理单元均分别与第二个计算模组内的两个处理单元相连。参见图4所示，图4为本发明提供的一种多路计算机系统中任意两个计算模组之间的一种连接结构示意图；

本发明并不限定各个计算模组之间的连接方式，对于任意两个计算模组，均可采用以上任一种连接方式。

本发明提供了一种多路计算机系统，包括四个计算模组，四个计算模组两两相连，即本发明中的多路计算机系统采用的是紧耦合的方式，任意两个计算模组之间均有连接，故任意两个计算模组均可直接进行信号传输，而不再需要其他计算模组作为传输桥梁，减少了数据传输的延时时间；且本发明中两个计算模组相连具体为两个计算模组内部的处理单元连接，各个处理单元之间通过总线相连；处理单元通过总线连接后，可直接进行信号传输，而不再需要将信号转变为网络信号传输，故本发明避免了对信号进行多级转换，降低了数据传输的时延，同时也尽可能避免了对信号的准确性产生影响，可靠性高。

实施例二

基于实施例一的基础上，本发明还提供了一种计算机系统，参见图5所示，图5为本发明提供的另一种多路计算机系统中四个计算模组的连接结构示意图。

作为优选地，四个计算模组分别为第一计算模组、第二计算模组、第三计算模组以及第四计算模组；其中：

第一计算模组内的两个处理单元分别与第二计算模组内的两个处理单元对应相连；

第三计算模组内的两个处理单元分别与第四计算模组内的两个处理单元对应相连；

第一计算模组内的两个处理单元分别与第三计算模组内的一个处理单元以及第四计算模组内的一个处理单元对应相连；

第二计算模组内的两个处理单元，分别与第三计算模组内未与第一计算模组相连的一个处理单元以及第四计算模组内未与第一计算模组相连的一个处理单元对应相连。

可以理解的是，采用以上连接方式，可以尽量减少四个计算模组之间的接线数量，且每个处理单元想要访问位于另一个计算模组内的处理单元时，所需要的访问跳数最多为2跳，减少了数据访问和传输时的中转次数，降低了数据访问和传输的时延，且尽可能避免了对数据的准确性造成影响。通过以上连接拓扑结构，使四个计算模组可以在逻辑上实现动态分区的目的，即四个计算模组可以在逻辑上组建成单分区，即1个8路系统(包括四个计算模组，即8个处理单元)；或双分区，即2个独立的4路系统(每个4路系统包括两个计算模组，即4个处理单元)；或四分区，即4个独立的2路系统(每个两路系统包括一个计算模组)。多路计算机系统可以动态选择以上任一种分区方式。

同时，当采用单分区时，如果有1个计算模组内出现故障，多路计算机系统可以自动将出现故障的计算模组进行隔离，此时多路计算机系统降级到6路系同结构来保证多路计算机系统的持续运行；当采用双分区时，每个分区内含有2个计算模组，且这两个计算模组在逻辑上组成1个4路系同结构，2个分区间可以实现完全的备份。当采用四分区时，四个分区可互为冗余，当某一分区出现故障时，可将其进行隔离，剩余的三个分区仍可保证多路计算机系统正常工作。

可见，该种拓扑结构支持多路计算机系统的动态分区功能，提高了多路计算机系统的冗余性，且支持容错，避免了多路计算机系统中某一个计算模组出现硬件故障而导致多路计算机系统无法运行的情况出现，提高了多路计算机系统的可靠性。

其中，处理单元之间用于连接的总线为UPI总线。单个UPI总线的带宽可达10.4GT/s。当然，本发明不限定连接处理单元的总线类型。

作为优选地，该系统还包括：

N个全局共享模组，每个全局共享模组分别与第一计算模组内的一个处理单元、第二计算模组内的一个处理单元、第三计算模组内的一个处理单元以及第四计算模组内的一个处理单元相连，N为正整数；

全局共享模组，用于实现四个计算模组之间的PCIE资源共享；其中，PCIE资源为通过PCIE标准接口传输的数据资源。

可以理解的是，正常情况下，四个计算模组之间若想共享PCIE资源的话，只能进行两两互传(例如将第一计算模组内的PCIE资源传输至第二计算模组内)，便利性差；而增加全局共享模组后，四个计算模组可将自身的PCIE资源均传输至全局共享模组，当某一个计算模组需要其他任一计算模组的PCIE资源时，即可通过全局共享模组获取，即全局共享模组的设置实现了PCIE资源的池化，大大提高了计算模组获取PCIE资源时的便利性。

进一步可知，全局共享模组上还包括：

用于与基于PCIE接口规范的设备连接的PCIE扩展插槽；

全局共享模组，还用于实现四个计算模组与连接在PCIE扩展插槽上的基于PCIE接口规范的设备之间的PCIE资源共享。

其中，这里的基于PCIE接口规范的设备包括网络设备卡(Ethernet、Infiniband)、光纤连接设备(FC)、异构加速运算设备(FPGA，GPU)及存储数据加速设备(PCIE SSD)等。当然，本发明对此不作限定，任何基于PCIE接口规范的设备均可连接在上述PCIE插槽上。

可以理解的是，当全局共享模组上设置有PCIE扩展插槽后，使得全局共享模组可以与除计算模组以外的基于PCIE接口规范的设备相连，故此时不仅可以实现四个计算模组之间的PCIE资源共享，四个计算模组内的PCIE资源可以共享给接在PCIE扩展插槽上的基于PCIE接口规范的设备，而接在PCIE扩展插槽上的基于PCIE接口规范的设备内的PCIE资源也可共享给四个计算模组，即扩大了PCIE资源的池化范围。

作为优选地，N取2，且两个全局共享模组分别与不同的处理单元相连。

本发明不限定N的具体数值，全局共享模组设置的数量越多，可以连接的基于PCIE接口规范的设备的数量也越多，故工作人员可根据实际需要来决定N的大小。

参见图6所示，图6为本发明提供的另一种多路计算机系统中的全局共享模组的结构示意图。全局共享模组基于PLX PXE9797芯片进行设计，PLX PXE9797芯片共支持97路的PCIE数据，其中，PLX PXE9797芯片的上行端口设计为32路，并分成4组传输链路(每组包括8路)分别与四个计算模组中的一个处理单元进行连接。PLX PXE9797芯片的下行端口设计为64路，并分成8组，每组的带宽可达64Gb/s，8组中的4组先分别连接到PCIE MUX单元，然后通过PCIE MUX单元分别与支持8路的扩展槽位相连，每个支持8路的扩展槽位可独立支持PCIEx8的标准设备；另外，这4组也可与另外与4组联合组成另外4组，每组与支持8路的扩展槽位相连，用来支持PCIE x16的设备，单组带宽可达128Gb/s。

当然，图6中仅为优选设计，本发明对全局共享模组的具体电路结构不作特别限定。

参见图7所示，图7为本发明提供的另一种多路计算机系统的结构示意图。

在该多路计算机系统中，每个计算模组由2个处理单元、主控单元、管理单元和网络控制单元组成，处理单元是基于传统的x86处理器设计，2个处理单元间通过1条UPI总线进行连接，处理单元主要负责数据的运算处理、核心控制指令编解码以及控制指令的生成等；主控单元负责除计算外的控制功能，是处理单元与其余单元之间通讯的桥梁，主控单元与处理单元之间通过DMI总线连接，DMI总线带宽可达32Gb/s,主控单元通过PCIE3.0x8链路将处理单元的控制类数据或指令传送给网络控制单元，PCIE3.0x8链路的带宽可达64Gb/s；网络控制单元用于将接收到的控制类数据或指令转换成适合网络传输格式的报文后，发送给通信模组；通信模组用于对接收到的报文进行解析，确定传输的目的源IP或MAC地址，之后在自身的路由表中进行表对，将报文根据路由表中对应的地址与传送端口的对应关系将报文发出，其中SFP+(Small Form-factor Pluggables)为光纤模块，即一种可热插拔的，独立于通信协议的光学收发器。主控单元与管理单元之间通过I2C和USB总线进行连接，管理单元主要负责对整个计算模组的运行状态进行监控，检测计算模组内部的核心器件的实时状况(包括电压值和运行温度)，同时记录计算模组运行期间的状态数据，还用于计算模组出现故障后的分析定位，管理单元通过SGMII总线与信息管理模组进行连接，统一将各自的管理数据汇聚到信息管理模组中。

其中，信息管理模组上设置有用于连接外部设备的USB接口、VGA接口、RJ45接口以及COM接口。

全局共享模组有两组，分布在系统的左右两侧，分别是全局共享模组1和全局共享模组2。全局共享模组1接收4个计算模组中处理单元0、处理单元2、处理单元4和处理单元6中的PCIE数据，通过身的PCIE交换单元将PCIE数据进行全局共享。全局共享模组中支持标准的PCIE扩展插槽，可以在PCIE扩展插槽上搭配标准的PCIE卡，PCIE卡的资源会全局共享给4个计算模组共同使用，同时扩展插槽支持热插拔的操作，增强易维护性。

存储模组用来存放计算模组计算的信息，由数据交换单元、存储控制器、存储扩展器和物理存储介质单元组成。4个计算模组中处理单元1、处理单元3、处理单元5和处理单元7分别引出1组PCIE3.0x8的信号连接数据交换单元，链路数据带宽可达64Gb/s。数据交换单元在接收到各个处理单元传来的PCIE数据后，会将PCIE数据汇聚并分别转发给两个存储控制器，其中，两个存储控制器间通过心跳线进行连接，如果检测到单个存储控制器出现故障，可自动切换到另外正常的控制器来使用，降低单点故障，提高了冗余安全性。存储控制器用于将处理单元传来的PCIE数据转换成SAS数据后传递给存储扩展器，还用于磁盘读写指令的下发。物理存储介质单元中由多个物理磁盘设备组成，用来存放具体的信息和数据。每个存储扩展器分别与两个存储控制器以及物理存储介质单元相连，由于存储控制器本身连接物理磁盘设备的数量有限，故通过存储扩展器可以连接使一个存储控制器连接更多的物理磁盘设备。

当然，图7仅为一种具体的实施例，本发明对多路计算机系统的具体结构不作限定。

与实施例一相比，本实施例提供了四个计算模组之间的一种具体的连接结构，使得每个处理单元想要访问位于另一个计算模组内的处理单元时，所需要的访问跳数最多为2跳，减少了数据访问和传输时的中转次数，降低了数据访问和传输的时延，且尽可能避免了对数据的准确性造成影响；同时该种连接结构可以实现单分区或双分区或四分区等分区方式，支持容错，提高了多路计算机系统的冗余性和可靠性。另外，本实施例还增加了全局共享模组，实现了PCIE资源的池化，使得四个计算模组以及其他基于PCIE接口规范的设备之间的PCIE资源能够实现共享，提高了多路计算机系统的便利性。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种多路计算机系统，其特征在于，包括：

四个计算模组，每个所述计算模组内包括两个相连的处理单元；所述处理单元用于进行数据运算处理；

四个所述计算模组两两相连，两个所述计算模组相连具体为两个所述计算模组内部的所述处理单元连接；

各个所述处理单元之间通过总线相连。

2.根据权利要求1所述的系统，其特征在于，四个所述计算模组分别为第一计算模组、第二计算模组、第三计算模组以及第四计算模组；其中：

所述第一计算模组内的两个所述处理单元分别与所述第二计算模组内的两个所述处理单元对应相连；

所述第三计算模组内的两个所述处理单元分别与所述第四计算模组内的两个所述处理单元对应相连；

所述第一计算模组内的两个所述处理单元分别与所述第三计算模组内的一个处理单元以及所述第四计算模组内的一个处理单元对应相连；

所述第二计算模组内的两个所述处理单元，分别与所述第三计算模组内未与所述第一计算模组相连的一个处理单元以及所述第四计算模组内未与所述第一计算模组相连的一个处理单元对应相连。

3.根据权利要求2所述的系统，其特征在于，所述总线为UPI总线。

4.根据权利要求2或3所述的系统，其特征在于，还包括：

N个全局共享模组，每个所述全局共享模组分别与所述第一计算模组内的一个处理单元、所述第二计算模组内的一个处理单元、所述第三计算模组内的一个处理单元以及所述第四计算模组内的一个处理单元相连，N为正整数；

所述全局共享模组，用于实现四个所述计算模组之间的PCIE资源共享；其中，所述PCIE资源为通过PCIE标准接口传输的数据资源。

5.根据权利要求4所述的系统，其特征在于，所述全局共享模组上还包括：

用于与基于PCIE接口规范的设备连接的PCIE扩展插槽；

所述全局共享模组，还用于实现四个所述计算模组与连接在所述PCIE扩展插槽上的所述基于PCIE接口规范的设备之间的PCIE资源共享。

6.根据权利要求5所述的系统，其特征在于，N取2，且两个所述全局共享模组分别与不同的处理单元相连。