CN106057777A - 包括空腔式盖状物的半导体器件 - Google Patents

Abstract

本发明提供了包括空腔式盖状物的半导体器件，具体而言，涉及具有盖状物的半导体器件和制造具有盖状物的半导体器件的方法。半导体器件包括衬底。器件位于衬底。将由半导体材料制成的盖状物设置在器件上，以在器件周围形成空腔。使用半导体工艺形成盖状物。在其他示例中，可以由非导电材料制成盖状物，例如聚合物材料。盖状物可以作为批量处理的部分形成。

Description

包括空腔式盖状物的半导体器件

背景技术

诸如传感器的半导体器件常常包括位于空腔内的电气组件。会需要空腔具有相对高的容积(例如用于麦克风)或者在谐振部件上仅需要相对薄的空腔(例如SAW滤波器)、盖状物或外壳位于电气组件上，用以产生空腔，保护电气组件(例如振动组件)免于额外的处理，例如模塑材料的包封。此外，盖状物可以提供针对电磁干扰(EMI)的一定程度的屏蔽。

典型的盖状物由金属构成。可以使用冲压过程来产生它们。冲压的盖状物仅可以缩小(即使得更小)到一定程度，并需要按照批量材料来处理。装配工作需要分离的步骤来拾取冲压的金属盖并放置在组件上以形成半导体器件空腔。半导体器件不断要求更小的包封和节省成本的工艺，使得难以使用常规金属盖工艺。

为此及其他的原因，需要本发明。

发明内容

一个实施例提供了一种具有盖状物的半导体器件，以及制造具有盖状物的半导体器件的方法。半导体器件包括衬底。器件位于衬底上。由半导体材料制成的盖状物位于器件上，用以在器件周围形成保护空腔。

附图说明

包括了附图以提供对实施例进一步的理解，附图包含在本说明书中并构成其一部分。附图示出了实施例，连同说明一起用于解释实施例的原理。易于意识到其他实施例和实施例的许多预期优点，因为参考以下的详细说明可以更好地理解它们。附图的元素不一定按照相对于彼此的比例。相似的参考标记标明相应的相似部分。

图1示出了具有盖状物的半导体器件的一个实施例。

图2示出了盖状物的一个实施例。

图3示出了包括有图案的表面的盖状物的另一个实施例。

图4示出了由具有屏蔽特性的材料制成的盖状物的另一个实施例。

图5示出了具有屏蔽特性的盖状物的另一个实施例。

图6示出了具有屏蔽特性的盖状物的另一个实施例。

图7示出了盖状物的另一个实施例，包括一个或多个有源器件或组件。

图8A-8D示出了用于制造包括盖状物的半导体器件的方法的一个实施例。

图9A-9F示出了用于制造包括盖状物的半导体器件的方法的一个实施例。

图10A-10D示出了用于制造包括盖状物的半导体器件的方法的一个实施例。

图11A-11F示出了用于制造包括盖状物的半导体器件的方法的一个实施例。

图12A-12F示出了用于制造包括盖状物的半导体器件的方法的一个实施例。

图13A-13D示出了用于制造包括盖状物的半导体器件的方法的一个实施例。

图14A-14E示出了用于制造包括盖状物的半导体器件的方法的一个实施例。

具体实施方式

在以下的详细说明中参考了附图，附图构成说明的一部分，在附图中借助图示显示了可以实践本公开内容的具体实施例。在这点上，参考被说明的附图的方向使用了诸如“顶”、“底”、“前”、“后”、“开头”、“结尾”等的方向性术语。由于实施例的组件可以设置在多个不同方向上，为了图示，而绝非限制性地使用了方向性术语。会理解，在不脱离本公开内容的范围的情况下，可以使用其他实施例，并可以做出结构或逻辑上的变化。以下的详细说明因而不应认为是限制性意义的，本公开内容的范围仅有所附权利要求书来限定。

会理解，本文所述的多个示例性实施例的特征可以彼此组合，除非另有明确指出。

本文使用的术语“电耦合的”并非意图表示元件必须直接耦合在一起，在“电耦合的”元件之间可以提供居间的元件。

在以下说明中说明的半导体器件包含诸如传感器或其他电气组件的器件。在此情况下器件的具体实施例不重要。例如，器件可以是传感器芯片，其包含机电或电光功能元件。机电传感器的一个示例是麦克风。电光情况的示例是光电二极管或二极管激光器。传感器芯片还可以完全电气地运行，例如霍尔效应传感器。传感器芯片可以体现为MEMS(微机电系统)，其中，可以提供微机械可移动结构，例如桥、膜或簧片结构。这种传感器芯片可以是运动传感器，其可以体现为加速度传感器(检测不同空间方向上的加速度)或旋转传感器。此类传感器也称为陀螺仪传感器、翻滚传感器、碰撞传感器、惯性传感器等。例如它们在汽车工业中用于ESP(电子稳定性程序)系统、ABS(防抱死制动系统)、气囊等中的信号检测。这种传感器芯片通常由半导体材料制成。但传感器芯片不限于由特定半导体材料来制造。它们还可以包含不导电的无机和/或有机材料。

还存在示出的器件，其进一步包括半导体芯片，可以用于控制传感器芯片的功能或者处理由传感器芯片发送和/或产生的信号。示例性地，在传感器芯片是运动传感器的情况下，传感器芯片中包括的可移动元件的偏转可以由半导体芯片借助压电电阻效应或电容性地读取，并随后处理。为了(双向)数据交换，半导体芯片可以耦合到传感器芯片。半导体芯片例如可以体现为ASIC(专用集成电路)。

在衬底与传感器芯片紧密接触的一个实施例中，支撑传感器芯片的衬底可以具有与传感器芯片的热膨胀系数类似或接近的热膨胀系数。衬底因而可以由具有在0.3×10^-6/K到8.2×10^-6/K范围中和4.0×10^-6/K到4.5×10^-6/K范围中的热膨胀系数的材料来制造。

图1示出了大致在100的半导体器件的一个实施例。半导体器件100包括衬底102。器件104位于衬底102。盖状物或外壳106位于器件104上，以在器件104周围形成保护空腔108。在一个示例中，使用半导体工艺由半导体材料制成盖状物106。在另一个示例中，盖状物106由聚合物材料制成。材料层110可以位于衬底102和盖状物106上。在一个示例中，材料层110由塑封材料制成。

在一个示例中，衬底102由以上的老板(PCB)材料制成。衬底102包括第一表面120和第二表面122。器件104位于第一表面120上。盖状物106位于或布置在衬底102上，以使得壁124构成空腔108的边界。一个或多个其他器件(未示出)也可以位于衬底102上。通过在器件104周围提供空腔108，盖状物106保护器件104免于与半导体器件的其他部分(例如材料层110)接触。在一个示例中，器件104是传感器芯片，例如麦克风。在另一个示例中，器件104包括SAW滤波器。空腔108可以是相对较大、高容积的空腔或者仅是极薄的空腔。

图2示出了盖状物的一个示例，其可以用于半导体器件中，指示为盖状物106a。使用半导体工艺由半导体材料制成盖状物106a。在一个示例中，盖状物106a由硅制成。盖状物106a可以由其他半导体材料制成。盖状物106a包括空腔壁124，当放置在衬底上的器件上时，被配置并成形以提供空腔108。在另一个示例中，盖状物106a由其他材料制成，例如模塑材料或聚合物材料。

图3示出了盖状物的另一个示例，其可以用于半导体器件中，指示为盖状物106b。盖状物106b类似于本文所述的其他盖状物。使用半导体工艺由半导体材料制成盖状物106b。盖状物106b包括在半导体制造过程中形成的极精细的细节。在一个示例中，盖状物106b包括一个或多个有图案的表面125。盖状物106b包括第一内表面126和第二外表面128。使第一表面126和第二表面128形成图案。第一表面126包括一个或多个凸起130和凹陷132。类似地，第二表面128包括一个或多个凸起134和凹陷136。在另一个示例中，盖状物106b由其他材料制成，例如模塑材料或聚合物材料。

图4示出了盖状物的另一个示例，其可以用于半导体器件中，指示为盖状物106c。盖状物106c类似于本文所述的其他盖状物。盖状物106c进一步提供屏蔽，例如EMI屏蔽，其对于某些设备是需要的。在一个示例中，通过由导电材料制成盖状物106c来提供屏蔽，例如高掺杂半导体材料。在一个示例中，材料是高掺杂硅材料，具有极低的比电阻。在一个示例中，比电阻小于一欧姆米，可以低至2毫欧米。在另一个示例中，盖状物106c由其他材料制成，例如模塑材料或聚合物材料，可以搀入导电材料用于屏蔽。

图5示出了盖状物的另一个示例，其可以用于半导体器件中，指示为盖状物106d。盖状物106d类似于本文所述的其他盖状物。盖状物106d进一步包括EMI屏蔽特性。在一个示例中，盖状物106d包括第一层140和第二层142。第一层140类似于本文在前说明的盖状物106a，由诸如硅的半导体材料制成。第二层142是屏蔽层，在一个示例中，是由导电材料制成，例如高导电性金属。在一个示例中，金属是铜。在其他示例中，屏蔽层142由其他金属制成。第一层140包括第一内表面126和第二外表面128。第二层142至少部分地形成于第二表面128上。在一个示例中，使用金属沉积工艺将第二层142沉积在第二表面128上。在另一个示例中，盖状物106d由其他材料制成，例如模塑材料或聚合物材料。

图6示出了盖状物的一个示例，其可以用于半导体器件中，指示为盖状物106e。除了第二层142至少部分地形成于第一内表面126上以外，盖状物106e与盖状物106d类似。第一层140可以由半导体材料制成，例如硅，或其他材料，例如模塑材料或聚合物材料。

图7示出了盖状物的一个示例，其可以用于半导体器件中，指示为盖状物106f。盖状物106f类似于本文在前所述的盖状物106a-106e，并进一步包括一个或多个有源器件150。有源器件150可以是单个组件、半导体芯片或集成电路。有源器件150可以与盖状物106f整体形成，或者至少部分地位于盖状物的一个表面上(内或外)。

图8A-8B示出了制造具有盖状物的半导体器件的方法的一个实施例，该半导体器件类似于图1中所示的半导体器件100。如图8A所示的，提供了半导体衬底102。在一个示例中，衬底102由印刷电路板材料制成。如图8B所示的，器件104位于衬底102。在一个或多个示例中，器件是传感器、传感器组件或传感器芯片。例如，传感器可以包括麦克风。进一步的有源或无源器件105也可以位于衬底102。

在图8C中，盖状物或外壳106位于器件104上。盖状物106也可以位于一个或多个器件105上。盖状物106位于器件104上，以使得其在半导体器件104周围构成空腔108。盖状物106包括盖侧壁，其接触衬底102，密封盖状物的内部空腔。盖状物106保护器件104，还可以为器件104提供EMI屏蔽。在一个示例中，盖状物106使用半导体工艺形成，可以由半导体材料制成。在其他示例中，盖状物106由其他材料制成，例如聚合物材料。在一个示例中，盖状物106类似于本文在前详细说明的至少一个盖状物106a-106f。本说明书中详细说明了制造盖状物106的一个或多个方法。在将盖状物106设置在器件104上后，可以增加额外的材料层，例如材料层110。在一个示例中，材料层110由包封材料制成，例如塑封材料。材料层110形成于盖状物106和衬底102位于盖状物106内部空腔外的部分上。

随后的附图示出了使用半导体制造工艺制造盖状物的多个实施例。通过使用这些工艺，盖状物可以在尺寸上比使用常规工艺(例如金属冲压)制造的盖状物小得多，还可以形成具有极精细的细节和结构，此外，盖状物自身可以具有屏蔽特性，可以包括一个或多个额外的有源或无源器件或组件。

图9A-9D示出了使用半导体制造工艺制造盖状物106的一个实施例，包括从两侧蚀刻半导体以形成盖状物几何结构。如图9A所示的，提供了半导体衬底200，例如是半导体晶圆的形式。半导体衬底200包括第一侧202和第二侧204。在一个示例中，第一侧202是半导体衬底后侧，第二侧204是半导体前侧。掩膜层206位于第一侧202上。掩膜层206包括在半导体衬底200上执行蚀刻工艺所期望的图案。在一个示例中，掩膜层206包括蚀刻开口208。在一个示例中，掩膜层206由氧化硅制成。认识到掩膜层206可以是由其他蚀刻停止材料制成的涂层。

如图9B所示的，从第一侧202将半导体衬底蚀刻到蚀刻深度209。在一个示例中，蚀刻深度209约等于所期望的盖状物的宽度。

如图9C所示的，掩膜层210沉积在半导体衬底200的第二侧204上。掩膜层210包括在半导体衬底200上执行蚀刻工艺所期望的图案。在一个示例中，掩膜层210包括蚀刻开口212，其与掩膜层206中以前的蚀刻开口208对准。此外，掩膜层210包括开口214，用于形成盖状物的内壁。在一个示例中，掩膜层210由氧化硅制成。认识到掩膜层210可以是由其他蚀刻停止材料制成的涂层。

如图9D所示的，从第二侧204蚀刻半导体衬底200。执行蚀刻工艺，直到蚀刻通过第一开口和第二开口与在前蚀刻的通孔相遇，蚀刻开口214以形成盖体218，其由盖状物空腔的内壁来限定，以蚀刻深度216来指示。一旦完成蚀刻工艺，盖状物106的结构就完成了。

在一个示例中，蚀刻的盖状物由硅制成。另外，盖状物可以包括屏蔽特性。在一个示例中，盖状物由高掺杂硅制成，用以为盖状物提供屏蔽特性。可替换地，可以提供额外的处理，以薄金属层涂覆盖状物。在一个示例中，使用沉积处理(例如溅射或电镀)以金属层涂覆盖状物。

图9E示出了掩膜层206的平面图的一个示例。掩膜层206包括第一蚀刻开口208，但不包括在掩膜中心区的开口。图9F示出了掩膜层210的平面图的一个示例。掩膜层210包括第二开口212，其与掩膜层206第一蚀刻开口208相对应并对准。掩膜层219进一步包括第二蚀刻开口214，其也用于形成/限定盖侧壁和中心空腔。

图10A-10D示出了使用半导体制造工艺制造盖状物的一个实施例，包括仅从一侧蚀刻半导体以形成期望的盖状物几何结构。如图10A所示的，提供了第一衬底220，例如是半导体晶圆的形式。第一衬底220包括第一衬底侧222和第一衬底侧224。第一衬底掩膜层226位于第一衬底侧222上。掩膜层226包括在半导体衬底220上执行蚀刻工艺所期望的图案。在一个示例中，掩膜层226包括蚀刻开口228。在一个示例中，掩膜层226由氧化硅制成。认识到掩膜层226可以是由其他蚀刻停止材料制成的涂层。

如图10B所示的，提供了第二衬底230，例如是半导体晶圆的形式。第二衬底230包括第二衬底侧232和第二衬底侧234。第二衬底掩膜层236位于第二衬底侧232上，第二衬底掩膜层238位于第二衬底侧234上。第二衬底掩膜层236、238包括在第二衬底230上执行蚀刻工艺所期望的图案。在一个示例中，第二衬底掩膜层236包括壁蚀刻开口240和空腔蚀刻开口242。类似地，第二衬底掩膜层238包括壁蚀刻开口244和空腔蚀刻开口246。当位于相应的第二衬底侧232和234上时，壁蚀刻开口240与壁蚀刻开口244对准，空腔蚀刻开口242与空腔蚀刻开口246对准。在一个示例中，掩膜层236和238由氧化硅制成。认识到掩膜层236和238可以是由其他蚀刻停止材料制成的涂层。

如图10C所示的，将第二衬底230(具有掩膜236和掩膜238)粘接到第一衬底220(具有掩膜226)上，以形成衬底组件250。第一衬底侧222粘接到第二衬底侧234，包括掩膜226和掩膜238。因而，第一衬底掩膜226蚀刻开口228与第二衬底掩膜238蚀刻开口244对准。

如图10D所示的，从上侧在衬底组件250上执行蚀刻工艺，上侧是第二衬底侧232。执行蚀刻工艺，直到蚀刻衬底组件一直通过开口240、244和228以形成盖状物106的外壁。此外，由于掩膜层226不具有与掩膜空腔开口242和246(在252所示的)对准的开口，掩膜层226充当蚀刻停止层，用以限定盖状物106空腔252的内容积。

在一个示例中，蚀刻的盖状物由硅制成。另外，盖状物可以包括屏蔽特性。在一个示例中，盖状物由高掺杂硅制成，用以为盖状物提供屏蔽特性。可替换地，可以提供额外的处理，以薄金属层涂覆盖状物。在一个示例中，使用沉积处理(例如溅射或电镀)以金属层涂覆盖状物。

图11A-11F示出了使用半导体制造工艺由聚合物材料制造盖状物的一个实施例，以形成期望的几何结构的盖状物。在这个实施例中，首先由半导体材料形成盖状物几何结构的阴模。阴模随后用于由聚合物材料形成具有期望结构的盖状物。在一个示例中，还以金属层电镀阴模，以便将金属层转移到由此得到的聚合物盖状物。

如图11A所示的，提供了半导体衬底260，例如是半导体晶圆的形式。半导体衬底260包括第一侧262和第二侧264。在一个示例中，第一侧262是半导体衬底后侧，第二侧264是半导体前侧。掩膜层266位于第一侧262上。掩膜层266包括在半导体衬底260上执行蚀刻工艺所期望的图案。在一个示例中，掩膜层266包括蚀刻开口268。在一个示例中，掩膜层266由氧化硅制成。应当认识到掩膜层266可以是由其他蚀刻停止材料制成的涂层。

如图11B所示的，从第一侧262蚀刻半导体衬底直到达到期望的蚀刻停止深度270。在一个示例中，蚀刻停止深度270约等于所期望的盖状物空腔内壁的长度。如图11C所示的，金属层272位于第一侧262上，包括在蚀刻开口268中。在一个示例中，使用金属沉积工艺将金属层272沉积在第一侧262上。

如图11C所示的，使塑封材料274在金属层272上包覆成形。在一个示例中，塑封材料是聚合物材料。如图11D所示的，在衬底第二侧264上执行硅蚀刻工艺，直到去除所有衬底。如图11F所示的，切割分离得到的结构以提供具有期望的结构或形式的盖状物106。盖状物106由聚合物材料层274制成，进一步包括金属层272中的屏蔽层。

在另一个示例中，聚合物材料层274可以是具有低电阻的高导电性材料层。例如，可以将诸如金属颗粒的导电材料搀入高导电性材料层。

图12A-12F示出了使用半导体制造工艺由聚合物材料制造盖状物的一个实施例，以形成期望的几何结构的盖状物。在这个实施例中，首先由金属形成盖状物几何结构的阴模。阴模随后用于由聚合物材料形成具有期望结构的盖状物。

如图12A所示的，提供了金属衬底280，例如铜板。衬底280包括第一侧282和第二侧284。在一个示例中，第一侧282是金属衬底后侧，第二侧284是金属衬底前侧。掩膜层286位于第一侧282上。掩膜层286包括在金属衬底280上执行蚀刻工艺所期望的图案。在一个示例中，掩膜层286包括蚀刻开口288。在一个示例中，掩膜层286由适合于与印刷电路板一起使用的掩膜材料制成。应当认识到掩膜层286可以是由其他蚀刻停止材料制成的涂层。

如图12B所示的，从第一侧282蚀刻金属衬底直到达到期望的蚀刻停止深度290。在一个示例中，蚀刻停止深度290约等于所期望的盖状物空腔内壁的长度。如图12C所示的，金属层292位于第一侧282上，包括在蚀刻开口288中。在一个示例中，使用金属沉积工艺将金属层292沉积在第一侧282上。在一个示例中，金属层292由镍制成。

如图12D所示的，使塑封材料294在金属层292上包覆成形。在一个示例中，塑封材料是聚合物材料。如图12E所示的，在衬底第二侧284上执行金属蚀刻工艺(例如铜蚀刻工艺)，直到去除所有衬底。如图12F所示的，切割分离得到的结构以提供具有期望的结构或形式的盖状物106。盖状物106由聚合物材料层294制成，进一步包括金属层292中的屏蔽层。

认识到还可以使用可替换的过程。例如，可以以特定期望的斜面形状沉积(例如借助溅射或电镀)金属层292。此外，作为图11C的金属沉积的可替换方案，可以在半导体衬底中产生过模具通孔(例如借助激光)。随后可以通过使用背面电镀处理来提供屏蔽。借助激光在模具中产生通孔，并随后以金属电镀，或者可以将金属衬底蚀刻到不同程度。在蚀刻掉例如铜之后，镍保持与空腔分离，并例如可以借助研磨来连接，不损害空腔。在另一个示例中，塑封材料294可以是具有低电阻的高导电性塑封材料。在一个示例中，可以将诸如金属颗粒的导电颗粒搀入高导电性塑封材料。

图13A-13D示出了半导体器件的大规模生产/批量处理的一个实施例，具体而言，公开了过程，示出了成批盖状物到半导体器件的连接。在这个示例中，盖状物由半导体材料制成，在将它们连接到半导体器件后切割分离。

如图13A所示的，形成结构化硅衬底300或晶圆。结构化衬底300包括柱301，限定位于柱310之间的具有第一深度304的第一(盖状物)空腔302，和具有第二深度308的第二空腔306。在一个示例中，第一深度304与第二设备308不同。在一个示例中，第二深度308大于第一深度304。可以使用与本说明书中前述的相似的蚀刻工艺来形成结构化衬底300。例如，可以通过将多个有掩膜的硅衬底粘接在一起，导致在不同深度的掩膜蚀刻停止来形成结构化衬底300。随后在一侧蚀刻硅晶圆，例如从上侧，以获得具有不同深度、宽度和容积的第一空腔304和第二空腔308。

如图13B所示的，提供需要盖状物的包封器件318。在一个示例中，包封器件318包括器件322，它是使用eWLB技术制造的麦克风。包封器件318包括塑封材料320。器件322位于塑封材料320之间。在一个示例中，器件322是具有在塑封材料320之间延伸的薄膜的麦克风。如图13C所示的，将结构化衬底300粘接到包封器件318以形成整批盖状物组件324。在一个示例中，通过使用适合的粘接剂321将柱301粘接到相应的塑封材料320来形成整批盖状物组件。

如图13D所示的，现在可以分离由半导体材料制成的具有盖状物的半导体器件。例如，通过在第二空腔306背面研磨结构化半导体衬底，并例如通过切割来切割分离塑封材料320，可以将整批盖状物组件分离为单独的半导体器件。

图14A-14E示出了半导体器件的大规模生产/批量处理的另一个实施例，具体而言，公开了过程，示出了成批盖状物到半导体器件的连接。在这个示例中，盖状物由塑封材料制成，将结构化硅衬底用作阴模以形成盖状物。在这个示例中，在将盖状物连接到半导体器件后切割分离具有盖状物的半导体器件。

如图14A所示的，形成结构化硅衬底350或晶圆。结构化衬底350用作阴模，以便由聚合物材料形成成批盖状物。可以使用本文前述的过程以不同蚀刻深度来制造结构化衬底350。在一个示例中，结构化衬底350包括柱351，限定空腔352，具有的结构是所期望的盖状物结构的阴模。如图14B所示的，以诸如聚合物材料的塑封材料354包覆成形结构化衬底，以形成包覆成形的晶圆叠层356。如图14C所示的，使用蚀刻工艺去除硅衬底350，以形成整批盖状物组件358，包括限定每一个盖状物空腔的柱359。

如图14D所示的，提供需要盖状物的包封器件360。在一个示例中，包封器件360包括器件362。器件362是晶圆形式的半切割SAW模块。在一个示例中，使用eWLB技术形成器件362。包封器件360包括塑封材料370。器件362位于塑封材料370之间。将整批盖状物结构358粘接到包封器件360以形成整批盖状物组件374。在一个示例中，通过使用适合的粘接剂将柱359粘接到相应的塑封材料370来形成整批盖状物组件374。

如图14E所示的，现在可以分离由塑封材料制成的半导体器件。例如，通过从上侧到下侧研磨可以将整批盖状物组件分离为单独的半导体器件。

本公开内容的实施例提供包括盖状物的半导体器件。盖状物或外壳位于器件上，以在器件周围形成保护空腔。在一个实例中，器件是传感器。在一个示例中，使用半导体工艺由半导体材料制成盖状物。材料层可以位于盖状物上。在一个示例中，材料层由塑封材料制成。在另一个示例中，盖状物由聚合物材料制成。盖状物可以作为批量处理的部分形成，并作为整批盖状物组件处理的部分来装配。

尽管本文示出并说明了具体实施例，但本领域普通技术人员会意识到，在不脱离本公开内容的范围的情况下，可以用多种可替换的和/或等价的实现方式来替代所示的和所述的具体实施例。本申请旨在覆盖本文所述的具体实施例的任何适应修改或变化。因此，其意图是本公开内容仅由权利要求书及其等效替代来限定。

Claims (27)

1.一种半导体，包括：

衬底；

半导体器件，所述半导体器件位于所述衬底处；

由半导体材料制成的盖状物，所述盖状物位于所述半导体器件上方以在所述半导体器件周围形成空腔。

2.根据权利要求1所述的半导体，其中，所述半导体器件是传感器器件。

3.根据权利要求1所述的半导体，其中，所述传感器是麦克风。

4.根据权利要求1所述的半导体，其中，所述半导体器件是SAW滤波器。

5.根据权利要求1所述的半导体，其中，所述盖状物由硅制成。

6.根据权利要求5所述的半导体，其中，所述硅是经掺杂的硅。

7.根据权利要求1所述的半导体，其中，所述盖状物包括EMI屏蔽材料，所述EMI屏蔽材料屏蔽电气器件使其免受电磁干扰。

8.根据权利要求7所述的半导体，其中，所述EMI屏蔽材料包括由经掺杂的硅材料制成的所述盖状物。

9.根据权利要求8所述的半导体，其中，所述经掺杂的硅材料是导电的。

10.根据权利要求7所述的半导体，包括：

包括顶部表面的所述盖状物；以及

金属层，所述金属层至少部分地位于所述顶部表面上方。

11.根据权利要求7所述的半导体，包括：

包括内表面的所述盖状物；以及

金属层，所述金属层至少部分地位于所述内表面上方。

12.根据权利要求1所述的半导体，包括：

在第一表面或第二表面中形成的图案。

13.根据权利要求1所述的半导体，其中，所述图案包括凸起或凹陷中的至少一个。

14.根据权利要求1所述的半导体，包括：

形成于所述盖状物中的一个或多个有源器件。

15.一种制造半导体的方法，包括：

提供衬底；

将半导体器件设置在所述衬底处；

使用半导体工艺制造盖状物，制造所述盖状物包括将所述盖状物设置在所述半导体器件上方以在所述半导体器件周围形成空腔。

16.根据权利要求15所述的方法，其中，所述半导体器件是传感器器件。

17.根据权利要求16所述的方法，其中，所述传感器是麦克风。

18.根据权利要求15所述的方法，其中，所述半导体器件是SAW滤波器。

19.根据权利要求15所述的方法，包括利用屏蔽材料制造所述盖状物，所述屏蔽材料屏蔽电气器件使其免受电磁干扰。

20.根据权利要求19所述的方法，其中，所述屏蔽材料包括由经掺杂的硅材料制成盖状物。

21.根据权利要求20所述的方法，其中，所述经掺杂的硅材料是导电的。

22.根据权利要求19所述的方法，包括：

所述盖状物包括顶部表面；以及

将金属层至少部分地设置在所述顶部表面上方。

23.根据权利要求19所述的方法，包括：

所述盖状物包括内表面；以及

将金属层至少部分地设置在所述内表面上方。

24.根据权利要求15所述的方法，包括：

所述盖状物包括第一表面和第二表面；以及

在所述第一表面或所述第二表面中形成图案。

25.根据权利要求24所述的方法，其中，所述图案包括凸起或凹陷中的至少一个。

26.根据权利要求1所述的半导体，包括：

在所述盖状物中形成一个或多个有源器件。

27.根据权利要求15所述的方法，包括：

在所述衬底的至少部分和所述盖状物上方形成包封材料。