CN106053990A - 一种监测无线电台内置电路模件性能指标的多路适配器 - Google Patents

Abstract

本发明为一种监测无线电台内置电路模件性能指标的多路适配器，包括有综合处理模件(1)、信号处理模件(2)、接口模件(3)，共3部分，且综合处理模件(1)与信号处理模件(2)、接口模件(3)呈双向相连接，同时信号处理模件(2)与接口模件(3)呈双向相连接，相结合构成一个整体。本发明连接测试平台和被测模件，同时为无线电台内的5个电路模件的监测提供物理接口、电信号连接和专用信号的处理，与测试平台配合，完成各模件的自动测试，提高了无线电台内电路模件的测试效率，具有设计合理、使用方便、检测快捷、工作可靠、连接方便、操作简单等特点。

Description

一种监测无线电台内置电路模件性能指标的多路适配器

技术领域

本发明涉及一种多路适配器，特别是一种监测无线电台内置电路模件性能指标的多路适配器。

背景技术

随着现代科学技术的迅速发展，军用无线电台更新换代速度也随之加快，设备的规模和复杂程度越来越大，技术含量越来越高，同时通信设备测试和维修的难度也越来越大。传统的无线电台监测主要是场地级的维修，并且需要专业人员来完成，要求测试仪器与被测设备一一对应，而且不能自动测试，不利于通信电台的快速检测诊断和维修保障。

为了提高通信设备保障效率、降低通信设备全寿命周期费用、实现资源整合等重大难题，采用“测试平台+适配器”的设备配套建设思路，即一个测试平台配置多个适配器的方式完成通信设备整机和模件的监测。

无线电台内模件众多，若单独配置适配器则会造成操作繁琐和资源浪费，如何对无线电台内主要电路模件功能进行整合，在一台适配器上完成其性能指标的自动测试，从而达到无线电台的快速检测维修是一个亟待解决的问题。

发明内容

本发明的目的是为了克服上述已有技术存在的问题，提供一种监测无线电台内置电路模件性能指标的多路适配器。

为了达到上述目的，本发明采用的技术方案是：

一种监测无线电台内置电路模件性能指标的多路适配器，包括有综合处理模件1，信号处理模件2，接口模件3，共3部分，且综合处理模件1与信号处理模件2、接口模件3呈双向相连接，同时信号处理模件2与接口模件3呈双向相连接，相结合构成一个整体。其中：

所述综合处理模件1为模块化结构，又包括ARM处理器11，FPGA大规模现场可编程门阵列12，用以完成对测试数据的处理，和测试平台的信息交互，对其他模件的控制及与其他模件的信息交互。

所述信号处理模件2为模块化结构，又包括信号分类处理电路21和信号切换电路22，用以完成信号的转接及通路的切换，对各类信号进行分类处理。

所述接口模件3为模块化结构，又包括测试平台接口31和被测模件接口32，用以完成外部测试平台和外部被测模件与适配器各模件之间的连接。

值得特别说明的是：

1.本发明在无线设备板级检测与维修系统中连接测试平台和被测模件，为测试平台提供测试信号、监测控制信号，为被测模件提供物理连接和电性能连接。

2.本发明能同时提供5个被测模件的连接测试，涵盖了无线电台的主要电路模件，提供对电台内的电源模件、收发处理模件、频率合成模件、滤波模件和功率放大模件性能指标的自动测试，完成电台的快速检测和维修，达到实时板级维修的目的。

3.本发明作为一种多路适配器，减少了适配器的种类，提高了测试平台的利用效率，具有设计合理、使用方便、检测快捷、工作可靠、连接方便、操作简单等特点。

附图说明

图1是本发明整机架构电原理图。

图2是本发明综合处理模件电原理图。

图3是本发明信号处理模件电原理图。

图4是本发明接口模件电原理图。

图中符号说明：

1为综合处理模件；

11为ARM处理器；

111为NAND固态存储器；

112为DDR2内存储器；

113为接口电路；

12为FPGA大规模现场可编程门阵列

121为接口电路；

122为接口电路；

2为信号处理模件；

21为信号分类处理电路；

211为滤波电路；

212为阻抗匹配电路；

213为射频开关电路；

214为功率检测电路；

22为信号切换电路；

3为接口模件；

31为测试平台接口模件；

311为电源适配电路；

312为数据适配电路；

313为仪表适配电路；

32为被测模件接口板。

具体实施方式

请参阅图1至图4所示，为本发明具体实施图例。

从图1可以看出：

本发明为一种监测无线电台内置电路模件性能指标的多路适配器，包括有综合处理模件1，信号处理模件2，接口模件3，共3部分，且综合处理模件1与信号处理模件2、接口模件3呈双向相连接，同时信号处理模件2与接口模件3呈双向相连接，相结合构成一个整体。

结合图1和图2可以看出：

所述综合处理模件1为模块化结构，又包括ARM处理器11，FPGA大规模现场可编程门阵列12，其中

所述ARM处理器11的第0脚至第7脚，依次分别与所述FPGA大规模现场可编程门阵列12的第33脚至第40脚相连接，用以进行芯片间的数据通信。

所述ARM处理器11，设置有NAND固态存储器111、DDR2内存112、接口电路113。

所述ARM处理器11的第0脚至7脚，依次分别与所述NAND固态存储器111的第0脚至第7脚相连接，同时依次分别与所述接口电路113的第0脚至第7脚相连接，所述ARM处理器11的第0脚至15脚，依次分别与所述DDR2内存112的第0脚至第15脚相连接，用以完成程序和数据的读取与存储。

所述NAND固态存储器111，用以存放程序及数据。

所述DDR2内存112，用以处理器工作时数据的存放。

所述接口电路113，与接插件XP1相连接，用以与接口板3的数据交换。

所述FPGA大规模现场可编程门阵列12，设置有接口电路121，接口电路122，其中：

所述FPGA大规模现场可编程门阵列12的第0脚至第15脚与所述接口电路121的第1脚至第16脚相连接；所述FPGA大规模现场可编程门阵列12的第17脚至第40脚与所述接口电路122的第1脚至第24脚相连接，用以完成与信号处理模件2和接口模件3接口控制。

所述接口电路121，与接插件XP1相连接，用以与接口模件3的信号交换。

所述接口电路122，与接插件XP2相连接，用以与信号处理模件2的信号交换。

结合图1和图3可以看出：

所述信号处理模件2为模块化结构，又包括信号分类处理电路21和信号切换电路22，其中：

所述信号分类处理电路21的第0脚至第9脚分别依次与所述信号切换电路22的第0脚至第9脚相连接，用以对信号进行分类、切换、转换工作。

所述信号分类处理电路21，设置有滤波电路211、阻抗匹配电路212、射频开关电路213、功率检测电路214，其中：

所述信号分类处理电路21的第21脚至24脚与所述滤波电路211的第1脚至第4脚相连接，用以对电压和I/O信号进行滤波处理。

所述信号分类处理电路21的第27脚至第32脚与所述阻抗匹配电路212的第1脚至第6脚相连接，用以对负载阻抗进行匹配。

所述信号分类处理电路21的第33脚至第38脚与所述射频开关电路213的第1脚至第6脚相连接，用以射频信号的切换。

所述信号分类处理电路21的第40脚至第44脚与所述功率检测电路214的第1脚至第5脚相连接，用以对功率信号的转换及控制。

所述滤波电路211的第6脚至第8脚、所述阻抗匹配电路212的第10脚至第14脚、所述射频开关电路213的第8脚至第12脚、所述功率检测电路214的第8脚至的14脚，分别与接插件XP5相连接，用以与接口模件3的信号交换。

所述信号切换电路22的第15脚至第33脚，与接插件XP3相连接，用以与综合处理模件1的信号交互。

结合图1和图4可以看出：

所述接口模件3为模块化结构，又包括测试平台接口31和被测模件接口板32，用以完成接口互连，其中：

所述测试平台接口31，通过接插件XS1、XS2、XS3与测试平台相连接，通过接插件XP6与信号处理模件2相连接，通过接插件XP7与综合处理模件1相连接，完成测试平台与本发明内各模件间的连接；所述被测模件接口板32，通过接插件XS4与模件1电源模件相连接、通过接插件XS5与模件2收发处理模件相连接、通过接插件XS6与模件3频率合成模件相连接、通过接插件XS7与模件4滤波模件相连接、通过接插件XS8与模件5功率放大模件相连接，通过接插件XP8与信号处理模件2相连接，完成被测模件与本发明内各模件间的连接；所述测试平台接口31的第10脚至第18脚与被测模件接口板32的第1脚至第9脚相连接，完成测试平台与被测模件之间直通信号的连接。

所述测试平台接口模件31，又包括电源适配电路311、数据适配电路312、仪表适配电路313，用以完成与外接测试平台的接口连接，其中：

所述电源适配电路311的第1脚至第8脚与接插件XS1相连接，用以完成与测试平台电源插口的信号连接；

所述数据适配电路312的第2脚至第12脚与接插件XS2相连接，用以完成与测试平台数字I/O插口的信号连接；

所述仪表适配电路313的第1脚至第3脚与接插件XS3相连接，用以完成与测试平台通用仪表插口的信号连接。

本发明主要模块型号依次为：ARM处理器11为OMAP138，FPGA大规模现场可编程门阵列12为XC3S1200F，其余为工业级通用件。

以上实施例，仅为本发明的较佳实例而已，用以说明本发明的技术特征和可实施性，并非用以限定本发明的申请专利权利；同时以上的描述，对于熟知本技术领域的专业人士应可明了并加以实施，因此，其他在未脱离本发明所揭示的前提下所完成的等效的改变或修饰，均应包含在所述的申请专利范围之内。

Claims (5)

1.一种监测无线电台内置电路模件性能指标的多路适配器，包括有综合处理模件(1)、信号处理模件(2)、接口模件(3)，共3部分，且综合处理模件(1)与信号处理模件(2)、接口模件(3)呈双向相连接，同时信号处理模件(2)与接口模件(3)呈双向相连接，相结合构成一个整体，其特征是：

a)所述综合处理模件(1)为模块化结构，又包含ARM处理器(11)，FPGA大规模现场可编程门阵列(12)；所述ARM处理器(11)的第0脚至第7脚，依次分别与所述FPGA大规模现场可编程门阵列(12)的第33脚至第40脚相连接；用以完成对测试数据的处理，和测试平台的信息交互，对模件的控制及信息交互；

b)所述信号处理模件(2)为模块化结构，又包含信号分类处理电路(21)和信号切换电路(22)；所述信号分类处理电路(21)的第0脚至第9脚分别依次与所述信号切换电路(22)的第0脚至第9脚相连接；用以完成信号的转接及通路的切换，对各类信号进行分类处理；

c)所述接口模件(3)为模块化结构，又包括测试平台接口(31)和被测模件接口(32)；所述测试平台接口(31)的第10脚至第18脚与被测模件接口板(32)的第1脚至第9脚相连接；用以完成外部测试平台和外部被测各模件之间的连接。

2.如权利要求1所述的一种监测无线电台内置电路模件性能指标的多路适配器，其特征是：

所述ARM处理器(11)，设置有NAND固态存储器(111)、DDR2内存(112)、接口电路(113)，其中：

所述ARM处理器(11)的第0脚至7脚，依次分别与所述NAND固态存储器(111)的第0脚至第7脚相连接，同时依次分别与所述接口电路(113)的第0脚至第7脚相连接，所述ARM处理器(11)的第0脚至15脚，依次分别与所述DDR2内存(112)的第0脚至第15脚相连接，用以完成程序和数据的读取与存储；

所述NAND固态存储器(111)，用以存放程序及数据；

所述DDR2内存(112)，用以处理器工作时数据的存放；

所述接口电路(113)，与接插件XP1相连接，用以与接口板(3)的数据交换。

3.如权利要求1所述的一种监测无线电台内置电路模件性能指标的多路适配器，其特征是：

所述FPGA大规模现场可编程门阵列(12)，设置有接口电路(121)和接口电路(122)，其中：

所述FPGA大规模现场可编程门阵列(12)的第0脚至第15脚与所述接口电路(121)的第1脚至第16脚相连接；所述FPGA大规模现场可编程门阵列(12)的第17脚至第40脚与所述接口电路(122)的第1脚至第24脚相连接，用以完成与信号处理模件(2)和接口模件(3)接口控制；

所述接口电路(121)，与接插件XP1相连接，用以与接口模件(3)的信号交换；

所述接口电路(122)，与接插件XP2相连接，用以与信号处理模件(2)的信号交换。

4.如权利要求1所述的一种监测无线电台内置电路模件性能指标的多路适配器，其特征是：

所述信号分类处理电路(21)，设置有滤波电路(211)、阻抗匹配电路(212)、射频开关电路(213)、功率检测电路(214)，其中：

所述信号分类处理电路(21)的第21脚至24脚与所述滤波电路(211)的第1脚至第4脚相连接，用以对电压和I/O信号进行滤波处理；

所述信号分类处理电路(21)的第27脚至第32脚与所述阻抗匹配电路(212)的第1脚至第6脚相连接，用以对负载阻抗进行匹配；

所述信号分类处理电路(21)的第33脚至第38脚与所述射频开关电路(213)的第1脚至第6脚相连接，用以射频信号的切换；

所述信号分类处理电路(21)的第40脚至第44脚与所述功率检测电路(214)的第1脚至第5脚相连接，用以对功率信号的转换及控制；

所述滤波电路(211)的第6脚至第8脚、所述阻抗匹配电路(212)的第10脚至第14脚、所述射频开关电路(213)的第8脚至第12脚、所述功率检测电路(214)的第8脚至的14脚，分别与接插件XP5相连接，用以与接口模件(3)的信号交换。

5.如权利要求1所述的一种监测无线电台内置电路模件性能指标的多路适配器，其特征是：

所述测试平台接口模件(31)，又包括电源适配模件(311)、数据适配模件(312)、仪表适配模件(313)，用以完成与外接测试平台的接口连接，其中：

所述电源适配模件(311)的第1脚至第8脚与接插件XS1相连接，用以完成与测试平台电源插口的信号连接；

所述数据适配模件(312)的第2脚至第12脚与接插件XS2相连接，用以完成与测试平台数字I/O插口的信号连接；

所述仪表适配模件(313)的第1脚至第3脚与接插件XS3相连接，用以完成与测试平台通用仪表插口的信号连接。