CN1060300C - 选取抽头系数的判决反馈均衡器 - Google Patents

Abstract

一种选取抽头系数的判决反馈均衡器，它包括：同步信号分离电路，数字信号处理器(DSP)，有限脉冲响应滤波器部分和无限脉冲响应滤波器部分；有限脉冲响应滤波器部分从输入端接收数字信号输入，其输出送到无限脉冲响应滤波器部分；无限脉冲响应滤波器部分具有判决电路、延迟线电路、电子开关和付径线路等，判决电路的输出送到由多个D触发器组成的延迟线电路的输入，每个D触发器的输出通过电子开关与多个付径线路相连接；所说同步信号分离电路从输入数字信号中分离出同步信号，将它输出到所说数字信号处理器，所说数字信号处理器(DSP)控制无限脉冲响应滤波器部分中的电子开关，以将上述多个付径线路与对应的若干个D触发器连接。

Description

选取抽头系数的判决反馈均衡器

本发明涉及一种均衡器，更具体地涉及一种选取抽头系数的判决反馈均衡器。

在现代数字通讯系统里，均衡器是必不可少的一个部件。均衡器通常使用横向滤波器结构。横向滤波器可以构成FIR和IIR，这两种结构都被用作均衡，即前馈的均衡和判决反馈均衡。

前馈均衡器的优点是：①环路总是稳定的。②既可以消除延迟的付径也可以消除超前的付径。

缺点是：①在消除一个付径干扰时，会产生另一个付径干扰。②在消除付径干扰时，将信号延迟、乘系数、加到原信号中，在这个过程中，噪声将增大。

在消除一个付径干扰时，前馈均衡器会产生另一个时延是原付径两倍、幅度为原付径平方的多径干扰。这个次生的付径干扰也可以消除，但要产生一系列幅度逐渐变小的次生多径干扰。到最后，新产生未被消除的次生干扰幅度变得很小，类似于信号中的噪声，可以被纠错编码纠正，或在“量化”过程中消失。而要达到这种效果，要求横向滤波器相当长，具有足够多的节点和抽头系数。

判决反馈均衡器的优点是：①在消除多径时不产生新的多径；②如果判决正确，不发生误判，则反馈信号中的噪声被去除了，因而输出信号噪声不会增大。

它的缺点是：①只能消除延迟的多径，不能消除超前的多径；②在实际应用中，由于电路器件必然存在固有的延迟，判决反馈均衡器不能对付时延很短的多径。而这在实际信道中往往是幅度最大的多径。因此，判决反馈均衡不能单独使用，必须和前馈均衡器一起使用。③判决反馈均衡器存在稳定性问题，为保证系统稳定，要求信道质量较好，即信噪比高、多径幅度较小，以保证大多数判决是正确的。

在通带内出现深的凹坑等信道条件比较恶劣的情况下，带有判决反馈部分的均衡器性能明显优于线性均衡器(FIR均衡器)。

根据美国大联盟(GA)方案HDTV功能样机测试结果，HDTV信道最坏情况为：

1．短时延(0．18μS)的付径最大幅度可达主径的-2dB(0．8倍)。

2．长时延(3．2μS)的付径最大幅度可达主径的-6dB(0．5倍)。

3．绝大多数强的付径时延不超过10μS。

4．大幅度的付径，达主径的-10dB(0．3倍)，在短的和长的时间间隔内存在。

可见，无线传输HDTV的信道是相当恶劣的，信道通带内将出现明显的凹坑。

通过计算机仿真，得出下表所示的在理想情况下均衡器对付付径的性能。所谓理想情况是指：

1．信道中没有噪声

2．加运算精度足够高

3．均衡器充分收敛表1    FIR均衡器理想情况下对付付径的性能(均衡器输出信噪、信扰比)训练点数=49000点，步长=0．00036^*128／TAP

	D=3				D=43			D=125
										TAP	A=0．8	A=0．5	A=0．3	A=0．1	A=0．5	A=0．3	A=0．1	A=0．3	A=0．1
10	-30．74	19．44	38．32	76．85	2．44	7．34	16．98	7．40	16．98
										20	3．55	38．07	69．83	＞120	2．53	7．42	17．11	7．65	17．20
30	10．23	56．02	99．96	＞120	2．41	7．33	17．08	7．45	17．05
										40	19．01	80．20	＞120	＞120	2．63	7．40	17．05	7．43	16．97
50	24．97	97．12	＞120	＞120	8．80	17．94	37．19	7．33	16．92
										60	31．18	＞120	＞120	＞120	8．76	17．95	37．23	7．31	16．88
70	39．21	＞120	＞120	＞120	8．62	17．87	37．16	7．38	17．03
										80	45．33	＞120	＞120	＞120	8．53	17．80	37．08	7．24	16．97
90	51．15	＞120	＞120	＞120	14．50	28．17	57．01	7．28	16．99
										100	58．74	＞120	＞120	＞120	14．60	28．23	57．03	7．28	17．01
110	64．77	＞120	＞120	＞120	14．52	28．15	56．96	7．36	17．05
										120	70．62	＞120	＞120	＞120	14．55	28．21	56．99	7．33	17．05
130	78．45	＞120	＞120	＞120	20．47	38．61	76．91	17．87	37．07
										140	84．28	＞120	＞120	＞120	20．48	38．59	76．88	17．95	37．11
150	90．11	＞120	＞120	＞120	20．52	38．62	76．92	17．91	37．09
										160	97．08	＞120	＞120	＞120	20．49	38．59	76．89	17．91	37．08
170	103．68	＞120	＞120	＞120	20．47	38．58	76．89	17．89	37．06
										180	＞120	＞120	＞120	＞120	26．48	49．06	96．13	17．98	37．13
190	＞120	＞120	＞120	＞120	26．45	49．03	96．06	17．98	37．11
										200	＞120	＞120	＞120	＞120	26．46	49．02	96．08	17．93	37．08
210	＞120	＞120	＞120	＞120	26．44	49．01	96．07	17．87	37．01
										220	＞120	＞120	＞120	＞120	32．53	59．50	＞120	17．79	36．97
230	＞120	＞120	＞120	＞120	32．49	59．46	＞120	17．83	37．00
										240	＞120	＞120	＞120	＞120	32．46	59．45	＞120	17．90	37．05
250	＞120	＞120	＞120	＞120	32．46	59．46	＞120	17．84	37．03
										256	＞120	＞120	＞120	＞120			＞120	28．30	57．07

表中，D为付径时延，A为付径相对主径的幅度。表中给出的表中，D为付径时延，A为付径相对主径的幅度。表中给出的是经过均衡后有用信号(S)与残余码间干扰(N₁)之比S／N₁，单位是dB。表2 DFE均衡器(31级非因果FIR+IIR)理想情况下对付付径的性能(均衡器输出信噪、信扰比)训练点数=49000点，FIR步长=0．0002，IIR步长=0．00005^*128／TAP

	D=3				D=43			D=125
										IIRTAP	A=0.8	A=0.5	A=0.3	A=0.1	A=0.5	A=0.3	A=0.1	A=0.3	A=0.1
10	12.79	30.62	52.16	97.60	6.15	10.19	19.55	10.37	19.63
										20	＞120	＞120	＞120	＞120	6.06	10.11	19.45	10.26	19.49
30	＞120	＞120	＞120	＞120	6.08	10.09	19.40	10.20	19.44
										40	＞120	＞120	＞120	＞120	6.06	10.09	19.37	10.16	19.41
50	＞120	＞120	＞120	＞120	＞120	＞120	86.64	10.17	19.40
										60	＞120	＞120	＞120	＞120	＞120	＞120	＞120	10.18	19.42
70	＞120	＞120	＞120	＞120	＞120	＞120	＞120	10.19	19.42
										80	＞120	＞120	＞120	＞120	＞120	＞120	＞120	10.22	19.42
90	＞120	＞120	＞120	＞120	＞120	＞120	＞120	10.24	19.44
										100	＞120	＞120	＞120	＞120	＞120	＞120	＞120	10.31	19.48
110	＞120	＞120	＞120	＞120	＞120	＞120	＞120	10.39	19.56
										120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	10.44	19.58
130	＞120	＞120	＞120	＞120	＞120	＞120	＞120	93.00	91.56
										140	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120
150	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120
										160	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120
170	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120
										180	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120
190	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120
										200	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120
210	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120
										220	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120
230	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120
										240	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120
250	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120
										256	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120	＞120

比较以上两表，根据HDTV地面广播信道的传输特性，DFE性能明显优于FIR均衡器，在硬件条件允许的情况下应使用DFE。

传统的DFE的结构如图l所示。图中左边是FIR部分，右边是IIR部分，两部分分别都是一个横向滤波器。FIR滤波器的输入是外部输入，IIR滤波器的输入是输出信号的判决结果。将输出信号反馈到输入端是IIR滤波器的特征。在反馈回路中有判决电路，故称判决反馈均衡器(DFE)。

DFE均衡器工作原理的数学表达式如下：

均衡器输入信号为：

r(kT)

均衡器输出信号为： $\left(\mathrm{KT}\right)=\underset{n=1}{\overset{N-1}{\mathrm{\Σ}}}\mathrm{Cn}\·r(\mathrm{KT}-\mathrm{nT})-\underset{m=1}{\overset{M-1}{\mathrm{\Σ}}}{b}_m\widehat{X(\mathrm{KT}-\mathrm{mT})}$ Z(KT)经判决得 $\hat{X}$ (KT)，误差信号为 $e\left(\mathrm{KT}\right)=Z\left(\mathrm{KT}\right)-\hat{X}\left(\mathrm{KT}\right)$

C_n(K+1)=C_n(K)-△·e(KT)·r(KT-nT)

b_m(K+1)=b_n(K)+△·e(KT)· $\hat{X}$ (KT-mT)

在HDTV中，由于副径时延较大，DFE均衡器级数很多，对付时延10μS至40μS的付径需要一百多级到五百多级。这使硬件结构异常复杂，除了制造专用集成电路芯片以外，其他方法难以实现数百节的DFE均衡器。

即使制造专用芯片也存在问题：如占用芯片的面积过大，成本太高，由于运算精度有限，数百节的抽头将引入相当大的附加噪声。因此，必须突破传统方法，使用创新的DFE均衡器。

在时域上分析，如图2所示，判决反馈IIR利用输出的冲击响应函数逐一对消延迟的码间干扰，当系数bi正确调节时，可以把滞后的码间干扰完全地消除掉。与主径相隔一个时钟周期的付径(时延为Ts的付径)依靠IIR滤波器的第一个抽头系数消除，与主径相隔2个时钟周期的付径(时延为2×Ts的付径)依靠IIR滤波器的第2个抽头系数消除，与主径相隔3个时钟周期的付径(时延为3×Ts的付径)依靠IIR滤波器的第3个抽头系数消除，…依此类推。

由此而来可以得出结论：信道中有几个付径，就需要几个IIR滤波器的抽头系数来消除；信道中没有付径的地方，IIR滤波器抽头系数等于零。

另一方面，根据HDTV信道的特征，无线视距传输存在反射，折射等，产生付径。这种付径的数目是有限的几条。加拿大通信研究中心在渥太华地区201MHz频道的实测结果表明，发射机到接收机的传输信号的多径数目平均为3．33条。

因此，DFE均衡器中IIR部分的抽头系数只有有限的几个不为零，其余绝大多数都应该为零。当然这是在只有多径而无噪声的情况下分析得到的结论。计算机仿真发现：IIR部分抽头系数一般为一个小的数值，这是由于真实信道中存在着噪声影响，计算得到的系数大部分不为零，而是一些很小的数值。

HDTV系统中，信道编解码有相当强的纠错能力。因为门限信噪比为15dB，所以纠错编码可以对付-15dB的噪声，也可以对付-15dB的码间干扰。因此，均衡器只要设计成能对付幅度大于-15dB的付径即可。

考虑到HDTV信道的特征，副径的数目不是很多。因此可以合理地分配DFE均衡器中IIR部分的抽头系数，通过可编程的延时电路，使用有限的几个抽头系数分配在副径出现的位置，可以最有效地消除副径。这样，有限的几个抽头系数可以抵消时延很长的副径。与传统结构的DFE相比，在HDTV信道中达到同样效果，芯片面积减小十倍以上。

基于上述的分析，本发明的目的是提供一种智能化地选取抽头系数的判决反馈均衡器。

按照本发明的智能化地选取抽头系数的判决反馈均衡器，其特征在于它包括：同步信号分离电路，数字信号处理器(DSP)，FIR部分和IIR部分；FIR部分从输入端接收数字信号输入，经过各D触发器的延迟后，与系数相乘后再叠加，其输出送到IIR部分；IIR部分具有判决电路、延迟线电路、电子开关和付径线路等，判决电路的输出送到由多个D触发器组成的延迟线电路的输入，每个D触发器的输出通过电子开关与若干个付径线路相连接；所说同步信号分离电路从输入数字信号中分离出同步信号，将它输出到所说数字信号处理器，所说数字信号处理器(DSP)控制IIR部分中的电子开关，以将上述若干个付径线路与对应的若干个D触发器连接。

下面将结合附图对本发明的实施例进行详细描述。

图1是DFE均衡器的原理结构图。

图2是解释均衡器利用主径信号逐一对消码间干扰的工作原理图。

图3按照本发明的智能化地选取抽头系数的判决反馈均衡器原理结构图。

如图3所示，本发明的智能化地选取抽头系数的判决反馈均衡器包括：同步信号分离电路，数字信号处理器(DSP)，FIR部分和IIR部分。FIR部分从输入端接收数字信号输入，经过各D触发器的延迟后，与系数相乘后再叠加，其输出送到IIR部分；IIR部分具有判决电路、延迟线电路、电子开关和付径线路等，判决电路的输出送到由多个D触发器组成的延迟线电路的输入，每个D触发器的输出通过电子开关与若干个节点抽头(在本实施例中，一个节点抽头即为一个付径线路，图中显示了3个付径线路)相连接，每个付径线路包括一套乘加电路；所说同步信号分离电路从输入数字信号中分离出同步信号，将它输出到所说数字信号处理器，所说数字信号处理器(DSP)控制IIR部分中的电子开关，使该开关电路将有限的几个IIR抽头系数分配到这些大付径的位置上，即将上述几个付径线路与对应的几个D触发器连接。

数字信号处理(DSP)用作为一个独立的均衡器。由于DSP做均衡器输入码流速度很慢，故这个“独立的均衡器”只能处理数据码流中的同步信号。同步信号在接收端是已知的，在均衡器中用作训练序列。同步信号占总数据码流的约三百分之一。“独立的均衡器”根据其抽头系数的大小，检测到大的付径的位置(即在使用DSP计算得到的相应系数中，数值较大的系数位置)。使用开关电路将有限的几个IIR抽头系数分配到这些大付径的位置上。

如图3所示。图中左边是FIR部分，右边是可分配抽头系数的IIR部分。与图1相比，一般DFE均衡器是固定节点，一个D触发器对应一套乘加电路。而改进的电路是节点抽头系数可分配的，D触发器很多；乘加电路不多，由开关根据需要分配。因为乘加电路规模远远大于D触发器，所以这种改进可以节省很多芯片面积。

由于IIR部分的抽头系数(均衡器的节点)只在有付径处出现。即使有大时延大幅度的付径，对改进的DFE均衡器而言，只增加延迟电路的延迟级数，即D触发器的数目，而不必增加均衡器的级数，即不必增加由乘法和加法电路构成的均衡器的节点数目。

相对于固定级数的均衡器，可编程地分配级数使硬件规模小多了。少量抽头系数就可以对付时延很大的付径。例如，HDTV中在极端情况下会出现40微秒时延的付径，使用传统结构的DFE，节数至少要500多级，要500多个乘加器，这在硬件实现时是不可能做到的。使用优化结构，前面没有付径处不分配系数，即不配置乘加电路，只有D触发器，而在时延500多节的付径的地方分配一个抽头系数，即把一个乘加电路用开关连结到第500多个D触发器，就可以解决问题。

最终，HDTV接收机是要做成专用集成电路芯片的。在做芯片时，完全可以采用灵活的结构，做一个长的延时电路(包含很多个D触发器)，再增加抽头系数分配电路(多路开关)在芯片内部。这样，约16个可分配的抽头系数就可以代替500多个固定的抽头系数。DFE均衡器的芯片面积可以降低十倍以上；而且，减少传统结构均衡器的节点抽头数量还可以降低噪声，提高均衡器性能。

Claims (3)

1，一种选取抽头系数的判决反馈均衡器，其特征在于它包括：同步信号分离电路，数字信号处理器(DSP)，有限脉冲响应滤波器(FIR)部分和无限脉冲响应滤波器(IIR)部分；有限脉冲响应滤波器部分从输入端接收数字信号输入，经过各D触发器的延迟后，与系数相乘后再叠加，其输出送到无限脉冲响应滤波器部分；无限脉冲响应滤波器部分具有判决电路、延迟线电路、电子开关和付径线路，判决电路的输出送到由多个D触发器组成的延迟线电路的输入，每个D触发器的输出通过电子开关与多个付径线路相连接；所说同步信号分离电路从输入数字信号中分离出同步信号，将它输出到所说数字信号处理器，所说数字信号处理器(DSP)控制无限脉冲响应滤波器部分中的电子开关，以将上述多个付径线路与对应的多个D触发器连接。

2，按照权利要求1选取抽头系数的判决反馈均衡器，其特征在于所说的多个付径线路为3个。

3，按照权利要求1选取抽头系数的判决反馈均衡器，其特征在于所说的数字信号处理器(DSP)为TMS320C31芯片。

Images