CN106024780A - 功率器件及其制备方法 - Google Patents
功率器件及其制备方法 Download PDFInfo
- Publication number
- CN106024780A CN106024780A CN201610557571.4A CN201610557571A CN106024780A CN 106024780 A CN106024780 A CN 106024780A CN 201610557571 A CN201610557571 A CN 201610557571A CN 106024780 A CN106024780 A CN 106024780A
- Authority
- CN
- China
- Prior art keywords
- groove
- district
- source region
- source
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract 3
- 239000002184 metal Substances 0.000 claims abstract description 146
- 229910052751 metal Inorganic materials 0.000 claims abstract description 146
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 87
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims description 83
- 238000002955 isolation Methods 0.000 claims description 37
- 238000009792 diffusion process Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 23
- 238000002360 preparation method Methods 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000012141 concentrate Substances 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 semimetal Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开提供功率器件及其制备方法。功率器件包括：第一器件，具有多个第一源区和多个第一沟槽，多个第一沟槽把多个第一源区彼此电学隔离；至少一个第二器件，具有多个第二源区和多个第二沟槽，多个第二沟槽把多个第二源区彼此电学隔离，其中第二器件内嵌在第一器件中，并且第二源区与第一源区通过金属间距区被电学隔离；其中，第二器件的第二沟槽与第一器件的第一沟槽是断开的，但通过多晶硅结构相连通，该多晶硅结构位于第一沟槽和第二沟槽之上。根据本公开的功率器件及其制备方法，通过利用多晶硅结构，第二器件的工作沟道与第一器件的工作沟道能够彻底断开，而第二器件的沟槽与第一器件的沟槽能够实现连通。
Description
技术领域
本公开涉及半导体领域，尤其涉及功率器件及其制备方法。
背景技术
对于功率器件，为了监控该器件工作状态，要定量(通常是按主器件电流量缩小一个比例系数，这个系数一般用CSR表示)适时全量程测量该器件传导的电流量，以确保该器件的安全可靠，例如汽车电子领域。传统地，可以在整个器件(称为主器件)内选择一个适当位置耦合进诸如镜像电流器件的电流传感器件来提供这种测量。电流传感器件与主器件的耦合与隔离是非常重要的。
发明内容
根据本公开的一方面，提供一种功率器件，包括：第一器件，第一器件具有多个第一源区并具有多个第一沟槽，其中，多个第一沟槽把多个第一源区彼此电学隔离；至少一个第二器件，第二器件具有多个第二源区并具有多个第二沟槽，多个第二沟槽把多个第二源区彼此电学隔离，其中第二器件内嵌在第一器件中，并且第二源区与第一源区通过金属间距区被电学隔离；其中，第一沟槽与第二沟槽是断开的，但通过多晶硅结构被连通，该多晶硅结构位于第一沟槽和第二沟槽之上。
根据本公开的另一方面，提供一种功率器件的制备方法，包括：提供衬底；在衬底上形成第一器件的体区和至少一个第二器件的体区；在第一器件的体区内形成用于第一器件的多个第一沟槽，并且在第二器件的体区内形成用于第二器件的多个第二沟槽，第一沟槽与第二沟槽是断开的；形成多晶硅结构，该多晶硅结构将第一沟槽与第二沟槽相连通；形成用于第一器件的多个第一源区和用于第二器件的多个第二源区，其中，多个第一源区通过多个第一沟槽被彼此电学隔离，多个第二源区通过多个第二沟槽被彼此电学隔离，其中，第二器件的第二源区与第一器件的第一源区通过金属间距区被电学隔离，并且其中，多晶硅结构位于第一沟槽和第二沟槽之上。
根据本公开的功率器件及其制备方法，通过利用多晶硅结构，第二器件工作的沟道能够与第一器件工作的沟槽彻底断开，而第二器件与第一器件的沟槽能够实现连通，从而提供一种简单有效的耦合与隔离方式。
附图说明
通过参考附图会更加清楚地理解本发明的特征和优点，附图是示意性的而不应理解为对本公开进行任何限制，在附图中：
图1是示出根据本公开一些示例性实施例的功率器件的简化平面视图；
图2是示出根据本公开一些示例性实施例的功率器件的细节的平面视图；
图3是示出根据本公开一些示例性实施例的多晶硅结构的布置方式；
图4是示出图2的区域a中的P+区的布置图示；
图5-图9分别示出图2中沿A-A、B-B、C-C、D-D、E-E的剖面视图；
图10是示出根据本公开一些示例性实施例的布置有另外的高浓度扩散区的示例剖面视图；
图11是示出根据本公开一些示例性实施例的功率器件的细节的平面视图；
图12是示出图11的区域c中的P+区的布置图示；
图13-图14分别示出图11中沿F-F、G-G的剖面视图；
图15是示出根据本公开一些示例性实施例的图11的区域c中的P+区的布置图示；
图16是示出根据本公开一些示例性实施例的功率器件的平面视图；
图17是示出图16中沿H-H的剖面视图；
图18是示出根据本公开一些示例性实施例的功率器件的平面视图；
图19是示出根据本公开一些示例性实施例的功率器件的平面视图；以及
图20是示出根据本公开一些示例性实施例的功率器件的制备方法的流程图。
具体实施方式
下面对本公开的实施例的详细描述涵盖了许多具体细节，以便提供对本公开实施例的全面理解。但是，对于本领域技术人员来说显而易见的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更清楚的理解。本发明绝不限于下面所提出的任何具体配置，而是在不脱离本发明的精神的前提下覆盖了相关元素、部件的任何修改、替换和改进。
下面的详细说明实际上仅仅是示例性的，并且无意于限制本发明或本发明的应用和使用。而且，无意于使本发明受限于前述的技术领域、背景技术或下面详细的说明书中提出的所表达或暗示的任何理论。
在本公开中使用了缩写“MOSFET”和“IGBT”，它们分别指金属氧化物半导体场效应晶体管和绝缘栅双极型晶体管。MOSFET和IGBT具有导体栅电极，然而应理解导体材料并非一定是金属材料，而可以是例如金属合金、半金属、金属半导体合金或化合物、掺杂半导体、它们的组合。在本公开中，提及的“金属接触”及类似物应该广义地解释为包括上面讨论的各种导体形式而不意欲仅仅限制为金属化导体。适合用在MOSFET和IGBT的绝缘材料的非限制示例有氧化物、氮化物、氧氮混合物、有机绝缘材料及其它电介质。
为了简单清楚地说明，附图说明了通常的结构方式，且可能省略对众所周知的特征和技术的描述和细节，以避免不必要地模糊本发明。另外，附图中的元件不一定是按比例绘制的。例如，可能相对于其它元件或区域而放大了附图中的一些元件或区域的尺寸，以帮助提高对本发明的实施例的理解。
在说明书和权利要求书中的诸如“第一”、“第二”、“第三”、“第四”等序数词可用于类似的元件或步骤之间的区分而不必然用于描述一个特定序列或先后顺序。需要理解，如此使用的术语在适当的情况下是可以互换的，以使本文所描述的发明中的实施例，例如，能够按照除了本文说明的或其它方式描述的那些顺次而工作或排列。此外，术语“包含”、“包括”、“具有”以及它们的各种变化，意指覆盖了非排除的包括，以使包括一系列元件或步骤的工艺、方法、产品或设备不必限制为那些元件或步骤，而是可以包括没有明确列出或固有属于这些工艺、方法、产品或设备的其它元件或步骤。这里所使用的术语“连通”定义为直接或间接以电性或非电性方式的连接。如文中所使用的，术语“实质上的”和“实质上地”意味着在实践方式中足以完成所声称的目的，而且那些次要的缺陷，如果有的话，对所声称的目的没有明显的影响。
在说明书和权利要求书中的“另外的”是指超正常之外的。例如，“另外的高浓度扩散”是指在正常的有源区扩散之外的扩散，并且浓度高于本体浓度；如文中所使用的，术语“衬底”可指半导体衬底，所用半导体不论单晶、多晶还是非晶，并且包括IV族半导体、非IV族半导体、化合物半导体以及有机和无机半导体，并且可以例如是薄膜结构或层叠结构。
为了说明的方便和不受局限，本文用硅半导体来描述功率器件及其制备方法，但是本领域技术人员将会理解也可以使用其它半导体材料。此外，各种器件类型和/或掺杂半导体区域可标记为N型或P型，但这只是为了说明的方便而不意欲限制，并且这样的标记可用“第一导电类型”或“第二、相反导电类型”的更通用的描述来代替，其中第一导电类型既可是N型也可是P型，而且第二导电类型也可是P型或N型。
根据本公开的一方面，提供一种功率器件，包括：第一器件，第一器件具有多个第一源区并具有多个第一沟槽，其中，多个第一沟槽把多个第一源区彼此电学隔离；至少一个第二器件，第二器件具有多个第二源区并具有多个第二沟槽，多个第二沟槽把多个第二源区彼此电学隔离，其中第二器件内嵌在第一器件中，并且第二源区与第一源区通过金属间距区被电学隔离；其中，第一沟槽与第二沟槽是断开的，但通过多晶硅结构被连通，该多晶硅结构位于第一沟槽和第二沟槽之上。
在一些示例性实施例中，第二器件的多个第二源区集中排布。在一些示例性实施例中，第二器件的多个第二源区以相邻两个第二源区相隔至少一个第一器件的第一源区的方式被分散排布。每相邻两个第二源区间相隔相同数量的第一器件的第一源区，或者每相邻两个第二源区间相隔不同数量的第一器件的第一源区。
在一些示例性实施例中，多晶硅结构为一整体的多晶硅结构，并且多个第一沟槽和多个第二沟槽通过该整体的多晶硅结构被连通。在一些示例性实施例中，多晶硅结构包括多个子结构，每个子结构将第二器件的至少一个第二沟槽与第一器件的相应至少一个第一沟槽相连通。
在一些示例性实施例中，第二器件的每个第二源区与第一器件的相应一个第一源区相对应。功率器件还包括多个第三沟槽和多个第四沟槽，其中，每个第三沟槽把第二器件的相应一个第二源区两侧的第二沟槽的端部相连通，每个第四沟槽把第一器件的与第二源区对应的第一源区两侧的第一沟槽相连通，并且多晶硅结构包括多个子结构，每个子结构将每个第三沟槽与相应的第四沟槽相连通。替代地，功率器件还包括多个第三沟槽和多个第四沟槽，其中，每个第三沟槽把第二器件的相应一个第二源区两侧的两个第二沟槽的端部相连通，每个第四沟槽把第一器件的不与第二源区对应的第一源区两侧的两个第一沟槽相连通，并且多个第三沟槽与多个第四沟槽通过多晶硅结构被连通。第三沟槽和第四沟槽分别为半环形或直条形。
在一些示例性实施例中，第二器件具有源极引出线金属，该源极引出线金属被连接到功率器件的源极引出端，其中，该源极引出线金属下方有一定数量的第一器件的第一源区。金属间距区以及第二器件的源极引出线金属下方的第一器件的源区部分中的至少一者内没有另外的高浓度扩散区或者这二者都有另外的高浓度扩散区。在一些示例性实施例中，在第二器件的第二源区被分散排布的情况中，第二器件的第二源区相隔的至少一个第一器件的第一源区的部分中没有另外的高浓度扩散区。替代地，在第二器件的第二源区被分散排布的情况中，第二器件的第二源区相隔的至少一个第一器件的第一源区的部分中有另外的高浓度扩散区。另外的高浓度扩散区可以为另外的P++区。
在一些示例性实施例中，第一器件的第一源区具有第一P+区，第二器件的第二源区具有第二P+区，其中，第一P+区与第二P+区相连通。在一些示例性实施例中，在金属间距区下方的体区中具有第三P+区，第三P+区大致与相连的第一P+区和第二P+区垂直。在一些示例性实施例中，第三P+区包括多个子P+区，这多个子P+区互不相连，并且每个子P+区与第二器件的一个第二源区相对应。
第一器件和第二器件被形成在P+N衬底上并且功率器件为绝缘栅双极型晶体管，或者第一器件和第二器件被形成在N+N衬底上并且功率器件为金属氧化物半导体场效应晶体管。
根据本公开的功率器件及其制备方法，通过利用多晶硅结构，第二器件工作的沟道能够与第一器件工作的沟槽彻底断开，而第二器件的沟槽与第一器件的沟槽能够相连通，从而提供一种简单有效的耦合与隔离方式。
下面将参照附图来更详细的描述根据本发明的实施例。
图1是示出根据本公开一些示例性实施例的功率器件100的简化平面视图。如图1所示，功率器件100包括第一器件1和第二器件2。在一个示例中，第二器件2可以为电流传感器件，例如镜像电流器件。第二器件2形成在与第一器件1相同的衬底3上，即，第二器件2和第一器件1被耦合在同一个芯片内，从而第二器件2与第一器件1能够尽可能处于同样的条件(例如温度)下。衬底3可以为P+N衬底，由此功率器件100可为绝缘栅双极型晶体管(IGBT)，或者衬底可以为N+N衬底，由此功率器件100可为金属氧化物半导体场效应晶体管(MOSFET)。
第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1被电学隔离。实质上，第二器件2与第一器件1具有相连的漏极和栅极，只不过源区被电学隔离。第二器件2与第一器件1藉由一金属间距区(未图示)而被电学隔离。也就是说，第二器件2的源区与第一器件1的源区可以通过源区金属相距一定间距而被电学隔离。
如图1所示，功率器件100还包括栅电极引出端4，第一器件1和第二器件2的每一个栅极都与该栅电极引出端4连接。具体地，第一器件1和第二器件2的各个栅极沟槽中的多晶硅与该栅电极引出端4连接。此外，功率器件100还包括第二器件源极引出端5，第二器件2的每一个源区金属接触通过所连接的上层金属以及源极引出线金属而与该源极引出端5连接。
应理解，虽然图中示出仅一个第二器件2并且该第二器件2位于如图所示的位置，但是这仅仅是示例。实际上，可以布置至少一个第二器件2，并且第二器件2可以位于其他位置，这依赖于芯片的温度分布和具体需求。
第二器件2的总有效尺寸面积(即，金属源区面积)与第一器件1的总有效尺寸面积成一定缩小比例(CSR)，以便获取与第一器件1的电流成比例的电流。如此，通过第二器件2收集的电流便可确定出第一器件1传导的电流量，从而实现对第一器件1的状态的监控。
图2是示出根据本公开一些示例性实施例的功率器件200的细节的平面视图。如图2所示，功率器件200包括第一器件1和第二器件2。第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1通过金属间距区6被电学隔离，实质上是第二器件2的源区与第一器件1的源区被电学隔离。在图2中，外侧虚线以外的区域表示第一器件1的金属11，内侧虚线以内的区域表示第二器件2的金属21。更确切地，芯片的最上层为金属层，在外侧虚线以外的区域布满了第一器件1的金属，内侧虚线以内的区域布满第二器件2的金属。两个虚线之间的区域为金属间距区6，以把第一器件1的金属和第二器件2的金属隔开，相应地把第一器件1的源区和第二器件2的源区隔开。
接着参考图2，第一器件1具有多个第一源区12，每个第一源区12具有其第一金属接触14。第一器件1工作时通过这些第一源区12来收集电流。类似地，第二器件2具有多个第二源区22，每个第一源区22具有其第二金属接触24。第二器件2通过这些第二源区22来收集电流。第二器件2通过所有第二源区22收集的电流与第一器件1通过所有第一源区12收集的电流应成预定比例关系。通过测量第二器件2收集的电流便能确定出第一器件1传导的电流量，进而实现对第一器件1状态的监控。应理解，这些源区12和22实际上位于金属层的下方，这在后文中的剖面视图中清楚图示出。
此外，如图2所示，第一器件1还包括多个第一沟槽13。在一些示例中，第一沟槽13可为条形沟槽。这些第一沟槽13把第一器件1的多个第一源区12彼此电学隔离。类似地，第二器件2还包括多个第二沟槽23。在一些示例中，第二沟槽23可为条形沟槽。这些第二沟槽23把第二器件2的多个第二源区22彼此电学隔离。应注意，本公开中提及的“沟槽”是指填充有多晶硅的沟槽。实质上，第一沟槽13和第二沟槽23分别位于第一器件1和第二器件2的体区内，并且第一沟槽13和第二沟槽23分别对应于第一器件1的栅极和第二器件2的栅极。第一沟槽13与第二沟槽23是断开的，即相距一定距离。
如图2所示，功率器件200还可以包括多晶硅结构7。该多晶硅结构7位于第一沟槽13和第二沟槽23之上。该多晶硅结构7把第二器件2的第二沟槽23与第一器件1的第一沟槽12相连通。由此，第一器件1的栅极与第二器件2的栅极相连通。在所图示的实施例中中，该多晶硅结构7可以跨越金属间距区。应注意，实际上，多晶硅结构7与金属间距区6并没有直接关系，而是多晶硅结构7位于金属层下方并且二者之间还布置有氧化层。在本示例性实施例中，第二器件2的每个第二源区22与第一器件1的相应一个第一源区12相对应，并且第二器件2的所有第二沟槽23与第一器件1的所有沟槽13通过一个整体的多晶硅结构7被连通。
应理解，虽然图2中通过一个整体的多晶硅结构7来将第二器件2的所有沟槽23与第一器件1的所有沟槽13相连通，实践中可以采用多种方式。例如，多晶硅结构7可以包括多个子结构，每个子结构将第二器件2的至少一个第二沟槽23与第一器件1的相应至少一个第一沟槽13相连通。图3给出了三个示例性实例，其中图3(a)中示出一个多晶硅子结构7-1将第二器件2的一个第二沟槽23与第一器件1的一个第一沟槽23相连通；图3(b)中示出一个多晶硅子结构7-2将第二器件2的相邻两个第二沟槽23与第一器件1的相应的相邻两个第一沟槽23相连通；图3(c)中示出一个多晶硅子结构7-3将第二器件2的相邻三个第二沟槽23与第一器件1的相应的相邻三个第一沟槽23相连通。应理解，上述只是示例性实施例，本发明并不限于此。
第二器件2的多个第二源区22可以集中排布，即相邻两个第二源区22之间没有相隔任何其他源区。替代地，第二器件2的多个第二源区22可以每相邻两个第二源区22相隔至少一个第一器件1的第一源区12的方式而分散排布，这在后面的示例性实施例中将进行说明。应理解，虽然在图2中示出了第二器件2的七个源区以及相应金属接触，但是这仅仅是示例，第二器件2可以具有更多或更少的源区以及相应金属接触，这依赖于第二器件2与第一器件1的预定比例CSR。
接着参考图2，图中还图示出了虚线线条，这些虚线线条表示源区的P+区。如图所示，第一器件1的第一源区12具有第一P+区，第二器件2的第二源区22具有第二P+区，其中，第一P+区与第二P+区相连。此外，在金属间距区下方的体区内，还布置有第三P+区，第三P+区大致与相连的第一P+区和第二P+区垂直。更具体地，图4是示出图2的区域a中P+区的布置图示。
如图4所示，第一器件1的第一源区12在第一金属接触14下方为第一P+区81，第二器件2的第二源区22在第二金属接触24下方为第二P+区82，其中，第一P+区81与第二P+区82相连。此外，在金属间距区6下方的体区内，还布置有第三P+区83，第三P+区83大致与相连的第一P+区81和第二P+区82垂直。这些P+区均为正常有源区的P+扩散。
图5-图9分别示出图2中沿A-A、B-B、C-C、D-D、E-E的剖面视图。图5示出图2中沿A-A的剖面视图。返回参考图2，A-A线跨越第一器件1的金属区和第二器件2的金属区，并且A-A线的两端正好位于第一器件1的源区金属接触14和第二器件2的源区金属接触24上。如图5所示，第一器件1与第二器件2形成于同一衬底3上。具体地，在衬底3上，形成有源区，有源区由N型层和P型层构成。在P型层上形成有P+层。应理解，此P+层包括第一器件1的源区的P+区81、第二器件2的源区的P+区82，只不过此二者相连通，由此在图示中示出整体的P+层。此外，P+层上方为多晶硅结构7，该多晶硅结构7把第二器件2的沟槽23与第一器件1的沟槽13相连通。多晶硅结构7上方为氧化层10。氧化层10的两侧分别为第一器件1的金属11和第二器件2的金属21，第一器件1的金属11和第二器件2的金属21通过金属间距区6被隔离开，相应地，第一器件1的源区12和第二器件2的源区22被电学隔离。
图6示出图2中沿B-B的剖面视图。返回参考图2，B-B线跨越第一器件1的金属区和第二器件2的金属区，并且B-B线的两端正好分别位于第一器件1的沟槽13和第二器件2的沟槽23上。如图6所示，第一器件1与第二器件2形成于同一衬底3上，并且第一器件1的金属11与第二器件2的金属21被金属间距区6隔开。由于B-B线的两端正好位于第一器件1的沟槽13和第二器件2的沟槽23上，因此，图6中图示出第一器件1的沟槽13和第二器件2的沟槽23，并且沟槽13和沟槽23通过多晶硅结构7被连通，即第一器件1的栅极和第二器件2的栅极被连通。此外，如图所示，多晶硅结构7的下方具有P+区8。更准确地，图中所示的P+区为沿金属间距区6方向的那部分P+区，即上文所述第三P+区83。多晶硅结构7上方为氧化层10。氧化层10的两侧分别为第一器件1的金属11和第二器件2的金属21，第一器件1的金属11和第二器件2的金属21通过金属间距区6被隔离开。
图7示出图2中沿C-C的剖面视图。返回参考图2，C-C完全在第一器件1的金属区内，并且C-C线跨越第一器件1的两个源区12和其间的一个沟槽13，并且C-C线在多晶硅结构7之外。如图7所示，上层均为第一器件1的金属11，且在体区内显示有一个沟槽13。由于C-C线跨越第一器件1的两个源区，因此这两个源区分别通过相应金属接触14按照表示电流流向的箭头I分别收集沟槽13两侧的电流。此外，由于C-C线在多晶硅结构7之外，因此。在沟槽13上方没有另外的多晶硅结构，而是氧化层10。图中所示的P+区位于金属接触14下方，均为第一P+区81。
图8示出图2中沿D-D的剖面视图。返回参考图2，D-D完全在第一器件1的金属区内，并且D-D线的跨越第一器件1的一个沟槽13，并且D-D线在多晶硅结构7之内。如图8所示，上层均为第一器件1的金属11，且在体区内显示一个沟槽13。由于D-D线没有涉及第一器件1的源区金属接触，因此没有电流表述。此外，由于D-D线在多晶硅结构7之内，因此，在沟槽13上方显示为多晶硅结构7，多晶硅结构7之上为氧化层10。此外，图中还示出了P+区，此处的P+区是第一器件1的P+区81，更确切地说，此处的P+区是正好在第一接触14的下方的P+区的延伸部分。
图9示出图2中沿E-E的剖面视图。返回参考图2，E-E线处于区域b内，完全在第二器件2的金属区内，但相应体区内为一定数量的第一器件1的源区和沟槽，并且E-E线跨越一个沟槽。如图9所示，上层均为第二器件2的金属12，且在体区内显示一个沟槽13。由于E-E线没有涉及源区金属接触，因此没有图示电流表述。沟槽13上方为氧化层10。此外，图中还示出了P+区，此处的两个P+区是第一器件1的P+区81，因为这部分没有第二器件2的源区。实际上，图2中表示的区域b的上层金属21作为第二器件2的源极引出线金属，第二器件2的源区金属接触的上层金属与该源极引出线金属相连并进而被连接到如图1所示的源极引出端5。
应注意，在上面的描述中，金属间距区6以及第二器件2的源极引出线金属下方的第一器件1的源区部分中的至少一者中没有另外的高浓度扩散区(应理解，在其中一者没有另外的高浓度扩散区的情况下，另一者包括另外的高浓度扩散区)，例如P++区，如此第二器件2的嵌入较为平顺。在这两部分都没有另外的高浓度扩散区的情况下，体区内除了沟槽之外的部分均为有源区，从而第二器件的嵌入并不会给第一器件1造成结构上的改变。
替代地，金属间距区6以及第二器件2的源极引出线金属下方的第一器件1的源区部分这二者都可以包括另外的高浓度扩散区，例如P++区，以去除相应部分的源区，从而实现第二器件2与第一器件1的充分隔离。图10是示出根据本公开一些示例性实施例的布置有另外的高浓度扩散区的示例剖面视图，其中(a)-(c)分别图示出当功率器件200在金属间距区下方的体区内具有另外的高浓度扩散区时关于线A-A、B-B、D-D的剖面视图，(d)图示出当功率器件200在第二器件的源极引出线金属下方的第一器件的源区部分中具有另外的高浓度扩散区时的关于线E-E的剖面视图。与图5、6、8、9相比，如图10(a)-(d)中在体区中增加了P++区，相应地源区被去除。在上面的示例性描述中，另外的高浓度扩散区为P++区，但应理解，图示的导电类型均可以翻转。
图11是示出根据本公开一些示例性实施例的功率器件300的细节的平面视图。如图11所示，与图2中所示的功率器件200相同，功率器件300包括第一器件1和第二器件2。第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1通过金属间距区6被隔离。此外，第一器件1具有多个源区12和多个沟槽13。这些第一沟槽13把第一器件1的多个金属接触12彼此电学隔离。第二器件2具有多个源区22和多个沟槽23。这些第二沟槽23把第二器件2的多个源区22彼此电学隔离。此外，应注意，第二器件2的沟槽23与第一器件1的沟槽13是断开的(即，沟槽23与沟槽13相距一定距离)，但通过多晶硅结构7被连通。
图11中的功率器件300与图2所示的功率器件200不同之处在于第二源区的布置方式以及金属间距区下方的体区内的P+区的布置方式。因此，关于与图2所示的功率器件200一致的方面及细节，在此不再赘述。下面详细讨论功率器件300的第二源区的布置方式以及金属间距区下方的体区内的P+区的布置方式。
具体地，替代第二器件2的第二源区集中排布，在本示例性实施例中，第二器件2的第二源区以每相邻两个第二源区相隔至少一个第一器件1的第一源区的方式被分散排布，从而第二器件2每间隔至少一个第一器件1的第一源区通过第二源区金属接触来提取电流。为便于理解，在图11中示出了器件1、器件2、器件1、器件2、器件1、器件2、器件1、器件2、器件1的图示，这指示第二器件2的相邻两个第二源区22相隔第一器件1的一个第一源区12。实际上，在第二器件2的相邻两个第二源区22间被标示“器件1”的位置处并没有第一器件1的源区金触接触，而是反映出该位置处的电流是由第一器件1的相应源区收集的。
虽然在图11中示出了相邻两个第二源区22相隔第一器件1的一个源区，但是应理解，相邻两个第二源区22可以相隔更多的第一器件1的源区，只要第二器件2的多个第二源区22能够被分散排布即可。例如，相邻两个第二源区22可以相隔第一器件1的两个源区、可相隔第一器件1的三个源区，等等。
此外，虽然在图11中示出了每两个相邻两个第二源区22相隔相同数量的第一器件1的源区，从而这多个第二源区22被均匀排布，但是应理解，第二器件2的多个第二源区22也可以非均匀排布。例如，对于一些第二源区22，相邻两个第二源区22相隔第一器件1的一个源区，而对于另一些第二源区22，相邻两个第二源区22可相隔两个或其他数目的第一器件1的源区。应理解，可以有更多种设计使得第二器件2的多个第二源区22分散排布。这可以根据第一器件1上面的温度分布的复杂程度来确定。
此外，本示例实施例中的金属间距区下方的体区内的P+区的布置方式与图2中不同，这将在下面参照图12来说明。图12是示出图11的区域c中源区的P+区的布置图示。如图12所示，第一器件1的第一源区12在第一金属接触14下方为第一P+区81，第二器件2的第二源区22在第二金属接触24下方为第二P+区82，其中，第一P+区81与第二P+区82相连。此外，在金属间距区6内，还布置有第三P+区83，第三P+区83大致与相连的第一P+区81和第二P+区82垂直。第三P+区83包括不连续的子部分831，每个子部分831与第二器件2的一个第二源区22相对应。也就是说，随着第二器件2的第二源区22被隔开，第三P+区83也被分割成相应的子部分。
图13示出图11中沿F-F的剖面视图。返回参考图11，F-F线跨越第一器件1的金属区和第二器件2的金属区，并且F-F线的一端正好位于第一器件1的源区金属接触14上，另一端位于第二器件2的源区内但不在金属接触24上。如图13所示，第一器件1与第二器件2形成于同一衬底上，并且第一器件1的金属11与第二器件2的金属21被金属间距区6隔开。由于F-F线的一端正好位于第一器件1的源区金属接触上，因此，图13中图示出第一器件1的源区金属接触14，该金属接触14沿着表示电流流向的箭头I收集电流。金属接触14下方为第一P+区81。此外，图中还示出了多晶硅结构7，该多晶硅结构7上方为氧化层10。
图14示出图11中沿G-G的剖面视图。返回参考图11，G-G完全在第一器件1的金属区内，并且G-G线跨越第一器件1的一个沟槽13，并且G-G线在多晶硅结构7之内。如图14所示，上层均为第一器件1的金属11，且在体区内显示一个沟槽13。由于G-G线没有涉及第一器件1的源区金属接触，因此没有图示电流表述。此外，由于G-G线在多晶硅结构7之内，因此。在沟槽13上方显示为多晶硅结构7，多晶硅结构7与沟槽13中的多晶硅相连通。多晶硅结构7之上为氧化层10。此外，图中还示出了P+区，注意此处的P+区是第一器件1的P+区，更准确地，此处的P+区是正好在第一接触14的下方的P+区81的延伸部分。
如上所述，关于第二器件2的第二源区的分散排布方式，可以是每相邻两个第二源区间隔至少一个第一器件1的源区，例如一个、两个、三个，等等。图15示出了当第二器件2的相邻两个第二源区相隔两个第一器件1的源区的情况中图11的区域c中源区的P+区的布置图示。如图15所示，为便于理解，在图15中示出了器件2、器件1、器件1、器件2的图示，这指示第二器件2的相邻两个第二源区22相隔第一器件1的两个第一源区12。在此情况下，第一器件1的第一源区12在第一金属接触14下方为第一P+区81，第二器件2的第二源区22在第二金属接触24下方为第二P+区82，其中，第一P+区81与第二P+区82相连。此外，在金属间距区6内，还布置有第三P+区83，第三P+区83大致与相连的第一P+区81和第二P+区82垂直。第三P+区83包括不连续的子部分831，每个子部分831与第二器件2的一个第一源区22相对应。与图12中当第二器件2的相邻两个第二源区22相隔第一器件1的一个源区的情况相比，第三P+区83的子部分831由于相邻两个第二源区22而多间隔了一个第一源区而间距被拉长。
应注意，在本示例性实施例中，第二器件2的第二源区22可以被分散排布，在此情况中，在第二器件2的第二源区22相隔的至少一个第一器件1的第一源区12的部分中可以没有另外的高浓度扩散区，或者替代地，可以包括另外的高浓度扩散。还应注意，这部分的高浓度扩散区的布置可以与前述示例实施例中关于金属间距区以及第二器件的源极引出线金属下方的第一器件的源区部分所讨论的另外的高浓度扩散区的布置相结合。也就是说，金属间距区6、第二器件2的源极引出线金属下方的第一器件1的源区部分、以及在第二器件2的第二源区22相隔的至少一个第一器件1的第一源区12的部分中的至少一者中可以没有另外的高浓度扩散区(同样地，在其中一者或一些没有另外的高浓度扩散区的情况下，另一者或者另一些包括另外的高浓度扩散区)，或者这些部分中都可包括另外的高浓度扩散区。
图16是示出根据本公开一些示例性实施例的功率第二器件400的平面视图。如图16所示，与图10中所示的功率器件300相同，功率器件400包括第一器件1和第二器件2。第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1通过金属间距区6被隔离。此外，第一器件1具有多个源区12和多个沟槽13。这些第一沟槽13把第一器件1的多个金属接触12彼此电学隔离。第二器件2具有多个源区22和多个沟槽23。这些第二沟槽23把第二器件2的多个源区22彼此电学隔离。第一器件1的第一沟槽13与第二器件2的第二沟槽23是断开的。此外，第二器件2的第二源区22以相邻两个第二源区22相隔第一器件1的一个第一源区12的方式被分散排布。为便于理解，图16中示出了器件2、器件1、器件2、器件1、器件2、器件1、器件2的图示。
图16中的功率器件400与图11所示的功率器件300不同之处在于多晶硅结构的布置方式以及金属间距区下方体区的P+区的布置形式。因此，关于与图11所示的功率器件300一致的方面及细节，在此不再赘述。下面详细讨论功率器件400的多晶硅结构的布置方式以及金属间距区下方体区的P+区的布置形式。
如图16所示，在本示例实施例中，功率器件400还具有多个第三沟槽151和多个第四沟槽152，其中每个第三沟槽151对应于一个第二源区22，并且把该第二源区22两侧的两个第二沟槽23的端部相连通，并且每个第四沟槽152对应于一个第一源区12，并且把该第一源区12两侧的两个第一沟槽13的端部相连通。第二器件2的一个源区与第二器件2的一个源区相对应，因此，每个第三沟槽151与相应的一个第四沟槽152相对应。多晶硅结构7包括多个子结构，每个子结构将每个第三沟槽151和相应的第四沟槽152相连通。
此外，关于金属间距区下方体区的P+区，与图12不同，由于第二器件2的第二源区22与第一器件1的第一源区12通过沟槽151和152被充分隔离，因此在本示例性实施例中，在多晶硅结构7下方并没有设置P+区。但是，在第二器件2的源极引出线金属下方的第一器件1的源区可如图12那样设置有正常的P+区。
图17示出图16中沿H-H的剖面视图。返回参考图16，H-H线跨越第一器件1的金属区和第二器件2的金属区，并且H-H线的两端分别位于第一器件1的源区金属接触上14和第二器件2的源区金属接触24上。如图17所示，第一器件1与第二器件2形成于同一衬底上，并且第一器件1的金属11与第二器件2的金属21被金属间距区6隔开。在该剖面视图中，示出了两个沟槽，即沟槽151和沟槽152，沟槽151和沟槽152分别用于把第一器件1的相应源区两侧的沟槽13和第二器件2的相应源区两侧的沟槽23相连通。此外，如图所示，在沟槽151和152之上具有多晶硅结构7，该多晶硅结构7把沟槽151和152相连通，如此第一器件1的栅极与第二器件2的栅极实现连通。多晶硅结构7之上为氧化层10。此外，由于H-H线的两端分别位于第一器件1的源区金属接触上14和第二器件2的源区金属接触24上，剖面视图中图示出第一器件1和第二器件2分别经由源区金属接触14和24沿着表示电流流向的箭头I收集电流。金属接触14和24下方分别为第一P+区81和第二P+区82。
图18是示出根据本公开另一个示例性实施例的功率器件500的平面视图。如图18所示，与图16中所示的功率器件400相同，功率器件400包括第一器件1和第二器件2。第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1通过金属间距区5被隔离。此外，第一器件1具有多个源区12和多个沟槽13。这些第一沟槽13把第一器件1的多个金属接触12彼此电学隔离。第二器件2具有多个第二源区22和多个第二沟槽23。这些第二沟槽23把第二器件2的多个源区22彼此电学隔离。第一器件1的第一沟槽13与第二器件2的第二沟槽23是断开的。此外，功率器件500还具有多个第三沟槽151和多个第四沟槽152，其中每个第三沟槽151对应于一个第二源区22，并且把该第二源区22两侧的两个第二沟槽23的端部相连通，并且每个第四沟槽152对应于一个第一源区12，并且把该第一源区12两侧的两个第一沟槽13的端部相连通。第二器件2的每个第二源区与第一器件1的一个第一源区相对应，因此，每个第三沟槽151与相应的一个第四沟槽152相对应。多晶硅结构7包括多个子结构，每个子结构将每个第三沟槽151和相应的第四沟槽152相连通。此外，在多晶硅结构7下方并没有设置P+区，而在第二器件2的源极引出线金属下方的第一器件1的源区设置有正常的P+区。
图18中的功率器件500与图16所示的功率器件400不同之处在于第二器件的源区的布置方式。因此，关于与图16所示的功率器件400一致的方面及细节，在此不再赘述。下面详细讨论功率器件500的第二器件的源区的布置方式。
如图18所示，在本示例实施例中，第二器件2的每个第二源区22与第一器件1的相应一个第一源区12相对应，第二器件2的多个第二源区22以每相邻两个第二源区22被相隔第一器件1的两个第一源区12的方式被分散排布。为便于理解，在图18中示出了器件2、器件1、器件1、器件2、器件1、器件1、器件2的图示，这指示第二器件2的相邻两个第二源区22相隔第一器件1的两个第一源区12。实际上，在标示“器件1”的位置处并没有第一器件1的源区金属接触，而是反映出该位置处的电流是由第一器件1的相应源区收集。因此，与图16中第二器件2的相邻第二源区22相隔第一器件1的一个源区的情况相比，由于第二器件2的相邻第二源区22相隔了更多的第一器件1的源区，因此，多晶硅子结构之间的距离被拉大。应理解，以上关于第二器件的源区的分散排布的具体方式仅是示例性的，本发明并不限于此。
图19是示出根据本公开另一个示例性实施例的功率器件600的平面视图。如图19所示，与图16中所示的功率器件400相同，功率器件600包括第一器件1和第二器件2。第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1通过金属间距区5被隔离。此外，第一器件1具有多个源区12和多个沟槽13。这些第一沟槽13把第一器件1的多个金属接触12彼此电学隔离。第二器件2具有多个第二源区22和多个第二沟槽23。这些第二沟槽23把第二器件2的多个源区22彼此电学隔离。第一器件1的第一沟槽13与第二器件2的第二沟槽23是断开的。此外，第二器件2的第二源区22以相邻两个第二源区22相隔第一器件1的一个第一源区12的方式被分散排布。
图19中的功率器件600与图16所示的功率器件400不同之处在于沟槽以及多晶硅结构的设置方式。因此，关于与图16所示的功率器件400一致的方面及细节，在此不再赘述。下面详细讨论功率器件600的沟槽以及多晶硅结构的设置方式。
如图19所示，在本示例实施例中，功率器件600还具有多个第三沟槽151和多个第四沟槽152，其中每个第三沟槽151对应于一个第二源区22，并且把该第二源区22两侧的两个第二沟槽23的端部相连通，并且每个第四沟槽152对应于第一器件1中不与第二源区对应的一个第一源区12，并且把该第一源区12两侧的两个第一沟槽13的端部相连通。多晶硅结构7将所有第三沟槽151和第四沟槽152相连通。在本示例实施例中，多晶硅结构7大致呈S型。第三沟槽151和第四沟槽152可以为半环形或直条形。
此外，在本示例性实施例中，第二器件的源区的P+区与第一器件的源区的P+区由于第三沟槽的设置而是断开，并且在第二器件2的源区之间间隔的第一器件的源区的P+区与第一器件的金属下方的第一器件的源区的P+区由于第四沟槽的设置而被断开。
上面描述了根据本公开的各种示例性实施例的功率器件。在以上公开的示例实施例中，第二器件的源区可以集中分布，或者也可以被均匀地或者非均匀地分散排布。第一器件的沟槽和第二器件的沟槽是断开的，但通过多晶硅结构被连通。此外，金属间距区内在多晶硅结构的下方、第二器件2的源极引线金属下方的第一器件的源区部分和/或第二器件的源区相隔的至少一个第一器件的源区部分可以选择性地布置另外的高浓度扩散区，以促进第二器件与第一器件的充分隔离。
应理解，虽然在上述各种示例性实施例的各图中图示出一定数量的源区和沟槽，但这仅是示例性的，实践中源区和沟槽的数量可以与所描述的实施例相同或不同。还应注意，在各平面视图中，第二器件与第一器件在图中左半部分和右半部分的结构是相同的，关于左半部分的描述也适用于右半部分的相应结构，并且关于右半部分的描述也适用于左半部分的相应结构。
还应理解，虽然在以上在图中所示和描述的实施例中，多晶硅结构被布置为跨越金属间距区，但是多晶硅结构也可以被布置在金属间距区内，即第一器件和第二器件的沟槽间的间距比较窄，从而多晶硅结构比金属间距区窄。注意，如上所述，多晶硅结构与金属间距区没有直接关系，因为他们是上下层的关系，中间还隔着氧化层，只不过为了图示和描述的方便而做了以上描述。
上面通过实施例描述了根据本公开的功率器件的结构，本公开还提供一种功率器件的制备方法。图20示出了根据本发明一个示例实施例的功率器件的制备方法2000。如图20所示，方法2000包括：在步骤2001，提供衬底；在步骤2002，在衬底上形成第一器件和至少一个第二器件的体区；在步骤2003，在第一器件的体区内形成用于第一器件的多个第一沟槽，并且在第二器件的体区内形成用于第二器件的多个第二沟槽，第一沟槽与第二沟槽是断开的；在步骤2004，形成多晶硅结构，该多晶硅结构位于第一沟槽和第二沟槽之上，将第一器件的第一沟槽与第二器件的第二沟槽相连通；在步骤2005，形成用于第一器件的多个第一源区和用于第二器件的多个第二源区，其中，多个第一源区通过多个第一沟槽被彼此电学隔离，多个第二源区通过多个第二沟槽被彼此电学隔离，并且第二器件的第二源区与第一器件的第一源区通过金属间距区被电学隔离。
如上，借助于具体实施例论述了根据本公开的功率器件及其制备方法。根据本公开的技术，在同一衬底上通过相同的工艺同时制备出第一器件和第二器件，其中第一器件和第二器件被很好地电学隔离并且栅极通过多晶硅结构来连通，结构简单。此外，第二器件具有多个源区，这多个源区通过被相隔至少一个第一器件的源区而分散地排布，从而扩大了第二器件占据的芯片面积，使得第二器件提取的电流能够反映更大芯片面积范围内的状态变化。
虽然在前述本发明的详细描述中已经出现了至少一个示例性实施例和制备方法，应该意识到仍然存在大量的变换。也应该意识到一个示例性实施例或多个示例性实施例仅仅是作为举例，且目的不在于以任何方式来限制本发明的范围、应用或结构。相反地，前述的详细描述将为本领域技术人员提供一套方便地实施本发明示例性实施例的路线图，应该理解可在示例性实施例中描述的元件的功能和布置上做各种变化，而不脱离本发明如所附权利要求及其法律等同物所阐明的范围。
Claims (19)
1.一种功率器件，包括：
第一器件，所述第一器件具有多个第一源区并具有多个第一沟槽，其中，所述多个第一沟槽把所述多个第一源区彼此电学隔离；
至少一个第二器件，所述第二器件具有多个第二源区并具有多个第二沟槽，所述多个第二沟槽把所述多个第二源区彼此电学隔离，其中所述第二器件内嵌在所述第一器件中，并且所述第二源区与所述第一源区通过金属间距区被电学隔离；
其中，所述第一沟槽与所述第二沟槽本身是断开的，但通过多晶硅结构被连通，所述多晶硅结构位于所述第一沟槽和所述第二沟槽之上。
2.根据权利要求1所述的功率器件，其中，所述第二器件的所述多个第二源区集中排布。
3.根据权利要求1所述的功率器件，其中，所述第二器件的所述多个第二源区以相邻两个第二源区相隔至少一个所述第一器件的所述第一源区的方式被分散排布。
4.根据权利要求1所述的功率器件，其中，所述多晶硅结构为一整体的多晶硅结构，并且所述多个第一沟槽和所述多个第二沟槽通过该整体的多晶硅结构被连通。
5.根据权利要求1所述的功率器件，其中，所述多晶硅结构包括多个子结构，每个子结构将所述第二器件的至少一个第二沟槽与所述第一器件的相应至少一个第一沟槽相连通。
6.根据权利要求3所述的功率器件，其中，所述第二器件的每个所述第二源区与所述第一器件的相应一个第一源区相对应。
7.根据权利要求6所述的功率器件，其中，所述功率器件还包括多个第三沟槽和多个第四沟槽，其中，每个第三沟槽把所述第二器件的相应一个第二源区两侧的第二沟槽的端部相连通，每个第四沟槽把所述第一器件的与所述第二源区对应的第一源区两侧的第一沟槽相连通，并且所述多晶硅结构包括多个子结构，每个子结构将每个所述第三沟槽与相应的所述第四沟槽相连通。
8.根据权利要求6所述的功率器件，其中，所述功率器件还包括多个第三沟槽和多个第四沟槽，其中，每个第三沟槽把所述第二器件的相应一个第二源区两侧的两个第二沟槽的端部相连通，每个第四沟槽把所述第一器件的不与所述第二源区对应的第一源区两侧的两个第一沟槽相连通，并且所述多个第三沟槽与所述多个第四沟槽通过所述多晶硅结构被连通。
9.根据权利要求7或8所述的功率器件，其中，所述第三沟槽和所述第四沟槽分别为半环形或直条形。
10.根据权利要求2或3所述的功率器件，其中，所述第二器件具有源极引出线金属，该源极引出线金属被连接到所述功率器件的源极引出端，其中，所述源极引出线金属下方有一定数量的所述第一器件的第一源区。
11.根据权利要求10所述的功率器件，其中，所述金属间距区以及所述第二器件的所述源极引出线金属下方的第一器件的第一源区部分中的至少一者内没有另外的高浓度扩散区或者这二者都有另外的高浓度扩散区。
12.根据权利要求11所述的功率器件，其中，在所述第二器件的第二源区被分散排布的情况中，所述第二器件的第二源区相隔的至少一个所述第一器件的所述第一源区的部分中没有另外的高浓度扩散区或者有另外的高浓度扩散区。
13.根据权利要求2或3所述的功率器件，其中，所述第二器件的第二源区具有第二P+区，所述第一器件的第一源区具有第一P+区，其中，所述第二P+区与所述第一P+区相连通。
14.根据权利要求12所述的功率器件，其中，所述金属间距区下方的体区中具有第三P+区，所述第三P+区大致与相连的所述第一P+区和所述第二P+区垂直。
15.根据权利要求13所述的功率器件，其中，在所述第二器件的所述多个第二源区被分散排布的情况中，所述第三P+区包括多个子P+区，这多个子P+区互不相连，并且每个子P+区与所述第二器件的一个第二源区相对应。
16.根据权利要求7或8所述的功率器件，其中，所述金属间距区下方的体区中没有P+区。
17.根据权利要求3所述的功率器件，其中，每相邻两个第二源区间相隔相同数量的所述第一器件的第一源区，或者每相邻两个第二源区间相隔不同数量的所述第一器件的第一源区。
18.根据权利要求1所述的功率器件，其中，所述第一器件和所述第二器件被形成在P+N衬底上并且所述功率器件为绝缘栅双极型晶体管，或者所述第一器件和所述第二器件被形成在N+N衬底上并且所述功率器件为金属氧化物半导体场效应晶体管。
19.一种功率器件的制备方法，包括：
提供衬底；
在衬底上形成第一器件和至少一个第二器件的体区；
在所述第一器件的体区内形成用于所述第一器件的多个第一沟槽，并且在所述第二器件的体区内形成用于所述第二器件的多个第二沟槽，所述第一沟槽与所述第二沟槽是断开的；
形成多晶硅结构，所述多晶硅结构将所述第一器件的所述第一沟槽与所述第二器件的所述第二沟槽相连通；
形成用于所述第一器件的多个第一源区和用于所述第二器件的多个第二源区，其中，所述多个第一源区通过所述多个第一沟槽被彼此电学隔离，所述多个第二源区通过所述多个第二沟槽被彼此电学隔离，其中，所述第二器件的第二源区与所述第一器件的第一源区通过金属间距区被电学隔离，并且其中，所述多晶硅结构位于所述第一沟槽和所述第二沟槽之上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610557571.4A CN106024780B (zh) | 2016-07-14 | 2016-07-14 | 功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610557571.4A CN106024780B (zh) | 2016-07-14 | 2016-07-14 | 功率器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106024780A true CN106024780A (zh) | 2016-10-12 |
| CN106024780B CN106024780B (zh) | 2019-03-01 |
Family
ID=57118946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610557571.4A Active CN106024780B (zh) | 2016-07-14 | 2016-07-14 | 功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106024780B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106601801A (zh) * | 2016-12-01 | 2017-04-26 | 王培林 | 绝缘栅双极晶体管及其制备方法 |
| CN106783985A (zh) * | 2016-11-21 | 2017-05-31 | 王培林 | 功率器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030136977A1 (en) * | 2002-01-23 | 2003-07-24 | Genichi Tanaka | Semiconductor integrated circuit |
| US20120220091A1 (en) * | 2003-05-20 | 2012-08-30 | Ashok Challa | Methods of making power semiconductor devices with thick bottom oxide layer |
| CN103489862A (zh) * | 2012-06-12 | 2014-01-01 | 飞思卡尔半导体公司 | 功率mosfet电流传感结构和方法 |
| CN105428359A (zh) * | 2014-09-15 | 2016-03-23 | 英飞凌科技奥地利有限公司 | 具有电流传感器的半导体器件 |
-
2016
- 2016-07-14 CN CN201610557571.4A patent/CN106024780B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030136977A1 (en) * | 2002-01-23 | 2003-07-24 | Genichi Tanaka | Semiconductor integrated circuit |
| US20120220091A1 (en) * | 2003-05-20 | 2012-08-30 | Ashok Challa | Methods of making power semiconductor devices with thick bottom oxide layer |
| CN103489862A (zh) * | 2012-06-12 | 2014-01-01 | 飞思卡尔半导体公司 | 功率mosfet电流传感结构和方法 |
| CN105428359A (zh) * | 2014-09-15 | 2016-03-23 | 英飞凌科技奥地利有限公司 | 具有电流传感器的半导体器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783985A (zh) * | 2016-11-21 | 2017-05-31 | 王培林 | 功率器件及其制备方法 |
| CN106783985B (zh) * | 2016-11-21 | 2019-09-13 | 王培林 | 功率器件及其制备方法 |
| CN106601801A (zh) * | 2016-12-01 | 2017-04-26 | 王培林 | 绝缘栅双极晶体管及其制备方法 |
| CN106601801B (zh) * | 2016-12-01 | 2019-07-05 | 王培林 | 绝缘栅双极晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106024780B (zh) | 2019-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8653583B2 (en) | Sensing FET integrated with a high-voltage transistor | |
| CN102169836B (zh) | 用于超级结器件的拐角布局 | |
| CN105428359B (zh) | 具有电流传感器的半导体器件 | |
| CN102306651B (zh) | 棋盘式高电压垂直晶体管布局 | |
| CN102222696B (zh) | 高电压垂直晶体管的分段式柱布局 | |
| CN108155087A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN106463540A (zh) | 半导体装置 | |
| CN103489862B (zh) | 功率mosfet电流传感结构和方法 | |
| CN105321992B (zh) | 包括场电极的半导体器件 | |
| CN104969348A (zh) | 碳化硅半导体装置 | |
| CN104518032A (zh) | 半导体器件及其制造方法 | |
| TW201513360A (zh) | 場板渠溝場效電晶體及半導體元件 | |
| CN110277452A (zh) | 嵌入式场极板场效应晶体管 | |
| CN106229313A (zh) | 功率器件及其制备方法 | |
| CN106711191A (zh) | 具有终端保护区的超结半导体器件及其制造方法 | |
| CN106024780A (zh) | 功率器件及其制备方法 | |
| CN104425581A (zh) | 半导体装置 | |
| CN107644912A (zh) | 包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法 | |
| JP2021044356A (ja) | 半導体装置 | |
| CN105655308A (zh) | 具有掩埋掺杂区域和接触结构的半导体器件 | |
| CN104124152B (zh) | 鳍式双极结型晶体管及其形成方法 | |
| CN106257669B (zh) | 功率器件及其制备方法 | |
| CN106783985B (zh) | 功率器件及其制备方法 | |
| CN105304687A (zh) | 用于纳米管mosfet的端接设计 | |
| US9704985B2 (en) | Semiconductor device including a channel region and method for manufacturing the semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |