CN106024623A - 一种氮化镓肖特基二极管及其制作方法 - Google Patents
一种氮化镓肖特基二极管及其制作方法 Download PDFInfo
- Publication number
- CN106024623A CN106024623A CN201610494705.2A CN201610494705A CN106024623A CN 106024623 A CN106024623 A CN 106024623A CN 201610494705 A CN201610494705 A CN 201610494705A CN 106024623 A CN106024623 A CN 106024623A
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- layer
- substrate
- passivation layer
- metal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 90
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 238000002161 passivation Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000012797 qualification Methods 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 239000004568 cement Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
Abstract
本发明公开了一种氮化镓肖特基二极管及其制作方法，该方法包括如下步骤：1）提供一衬底；2）在衬底上依次生长N+氮化镓层、N‑氮化镓层；3）将N‑氮化镓层所在的部分台面蚀刻至暴露出N+氮化镓层，并形成若干个直径为50~200μm的N‑氮化镓岛；4）淀积第一金属层与第二金属层；5）制作钝化层；6）蚀刻形成钝化层窗口；7）剔除不合格的N‑氮化镓岛，覆盖第三金属层，并将第三金属层分离形成里两个相对独立的正电极和负电极，从而完成肖特基二极管的制作。采用本发明的制作方法制作成的肖特基二极管，大大降低了器件工作时的漏电流，不存在器件不合格的情况，确保了器件的稳定性和可靠性，不会出现器件因存在缺陷而导致晶圆良率大大降低的情况发生。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种氮化镓肖特基二极管及其制作方法。
背景技术
目前，在现有技术中，参见图1、图2所示，在衬底1上生长N+氮化镓层2和N-氮化镓层3后，蚀刻N-氮化镓层3至N+氮化镓层2，在N-氮化镓层3上淀积第一金属层4作为阳极，在N+氮化镓层2上淀积第二金属层5作为阴极，在上面覆盖钝化层6，蚀刻钝化层6窗口，在上面淀积第三金属层7并分离成两个独立的电极，即阳极和阴极，在分离的第三金属层7上分别布线与外部封装管脚相连。
该结构的缺点在于：由于氮化镓外延层与衬底
1
材料的晶格不匹配，因此在生长后的外延层表面上产生很多缺陷，在制成器件后，这些缺陷就会在器件工作时导致漏电流的增加，从而降低器件的击穿电压，使得器件性能降低以及容易损坏。由于器件的面积较大，而一个或多个缺陷落在一个器件范围内，就会使得该器件不合格甚至作废，从而导致晶圆良率大大降低。
发明内容
本发明的目的是提供一种氮化镓肖特基二极管及其制作方法，采用该方法大大降低了器件的不合格率，降低了器件工作时的漏电流。
为达到上述目的，本发明采用的技术方案是
：
一种氮化镓肖特基二极管的制作方法，包括如下步骤：
1
）提供一衬底；
2
）在衬底上依次生长N+氮化镓层、N-氮化镓层；
3
）将N-氮化镓层所在的部分台面蚀刻至暴露出N+氮化镓层，并使N-氮化镓层上未蚀刻的部分形成若干个直径为50~200μm的N-氮化镓岛；
4
）在每个N-氮化镓岛背离衬底的一侧淀积形成第一金属层，在暴露的N+氮化镓层上背离衬底的一侧淀积形成第二金属层；
5
）在N-氮化镓层背离衬底的一侧面上覆盖一层钝化层，并使所述钝化层覆盖整个器件及所述第一金属层和第二金属层；
6
）对第一金属层和第二金属层上的钝化层分别蚀刻形成钝化层窗口；
7
）检测各个N-氮化镓岛的合格情况，剔除不合格的N-氮化镓岛，在钝化层及钝化层窗口上背离衬底的一侧面覆盖第三金属层，并将第三金属层分离形成两个相对独立的正电极和负电极，从而完成肖特基二极管的制作。
优选地，步骤7）的具体操作如下：对不合格的N-氮化镓岛，采用打点器将绝缘胶液注入其钝化层窗口内，待绝缘胶液固化后，在所有的钝化层窗口及钝化层的背离衬底的一侧面上覆盖第三金属层，并将第三金属层分离形成相互独立的正电极和负电极，然后在正电极和负电极上分别布线与封装管脚相连；或
在所有的钝化层窗口及钝化层的背离衬底的一侧面上覆盖第三金属层，并将第三金属层分离形成相互独立的正电极和负电极，其中正电极也同时分离成各岛独立的正电极，在判断每个N-氮化镓岛的合格性后，在合格的N-氮化镓岛的背离衬底的一侧面的正电极和负电极上布线，并与封装管脚相连。
优选地，所述的衬底为蓝宝石、硅或碳化硅中的一种制成。
本发明的另一个目的是提供一种由上述制作方法制作成的氮化镓肖特基二极管。
由于上述技术方案的运用，本发明中的氮化镓
肖特基二极管，将N-氮化镓层蚀刻至N+氮化镓层，未蚀刻的N-氮化镓层形成多个N-氮化镓岛，并通过检测N-氮化镓岛的正向导通和反向击穿特性剔除不合格的N-氮化镓岛，从而使得在制作电极时避开了不合格的N-氮化镓岛，大大降低了器件工作时的漏电流，不存在器件不合格的情况，保证了肖特基二极管器件的稳定性和可靠性，不会出现如现有技术中器件因存在缺陷而导致晶圆良率大大降低的情况发生。
附图说明
附图
1
是现有技术中氮化镓肖特基二极管结构的横向截面图；
附图
2
是现有技术中氮化镓肖特基二极管结构的俯视图；
附图
3
是本发明所述的氮化镓肖特基二极管结构中未覆盖第三金属层时的俯视图；
附图
4
是本发明所述的氮化镓肖特基二极管结构俯视图一；
附图
5
是本发明所述的氮化镓肖特基二极管结构的俯视图二；
其中：
1
、衬底；2、N+氮化镓层；3、N-氮化镓层（N-氮化镓岛）；4、第一金属层；5、第二金属层；6、钝化层；61、钝化层窗口；7、第三金属层；8、绝缘胶液；9、引线。
具体实施方式
下面结合附图来对本发明的技术方案作进一步的阐述。
一种氮化镓肖特基二极管的制作方法，
包括如下步骤：
1
）提供一衬底
1
，该衬底
1
为蓝宝石、硅或碳化硅中的一种制成的；
2
）在衬底
1
上依次生长
N+
氮化镓层2、N-氮化镓层3；
3
）将N-氮化镓层3所在的部分台面蚀刻至暴露出N+氮化镓层2，并使N-氮化镓层3上未蚀刻的部分形成若干个直径为50~200μm的N-氮化镓岛3；
4
）在N-氮化镓岛3背离衬底1的一侧面上淀积形成第一金属层4，在暴露的N+氮化镓层2背离衬底1的一侧面上淀积形成第二金属层5；
5
）在N-氮化镓层3背离衬底1的一侧面上覆盖一层钝化层6，并使该钝化层6覆盖整个器件及第一金属层4和第二金属层5；
6
）对第一金属层4和第二金属层5上背离衬底1的一侧面上的钝化层6分别进行蚀刻形成钝化层窗口61；
7
）测试每个N-氮化镓岛3的正向导通和反向击穿特性，从而判断每个N-氮化镓岛3的合格性，之后采用打点器向不合格的N-氮化镓岛3的钝化层窗口61内注入树脂等绝缘胶液8，待绝缘胶液8固化后，在钝化层窗口61的上表面上覆盖第三金属层7，并将第三金属层7分离成相互独立的正电极和负电极。当然，也可在判断每个N-氮化镓岛3的合格性后，在N-氮化镓岛3上第一金属层4的背离衬底1的一侧面的钝化层窗口61上覆盖第三金属层7作为阳极，在第二金属层5的钝化层窗口61及钝化层6的背离衬底1的一侧面上覆盖第三金属层7作为阴极，最后在合格的N-氮化镓岛的正电极和负电极上分别布引线9与外部封装管脚相连，完成肖特基二极管的制作；也可先在钝化层窗口61及钝化层6的背离衬底1的侧面上覆盖第三金属层7，然后将第三金属层7分离形成相互独立的正电极和负电极，其中正电极也同时分离形成各岛独立的正电极，之后再对每个N-氮化镓岛3的合格性进行判断，在合格的N-氮化镓岛3的背离衬底1的侧面的正电极和负电极上布线，并与封装管脚相连。
本发明方法在制备肖特基二极管的过程中，将N-氮化镓层3蚀刻形成若干直径为50-200μm的N-氮化镓岛3，可以使整个终端结构缩小面积，从而可在同样面积的晶圆上生产更多的二极管器件芯片，同时将不合格的N-氮化镓岛3剔除，从而在制作电极时可避开不合格的N-氮化镓岛3，大大降低了器件工作时的漏电流，不存在器件不合格的情况，保证了二极管器件的稳定性和可靠性，不会出现如现有技术中，器件因存在缺陷而导致晶圆良率大大降低的情况发生。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并加以实施，并不能以此限制本发明的保护范围，凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围内。
Claims (4)
1.一种氮化镓肖特基二极管的制作方法，包括如下步骤：
1）提供一衬底；
2）在衬底上依次生长N+氮化镓层、N-氮化镓层；
3）将N-氮化镓层所在的部分台面蚀刻至暴露出N+氮化镓层，并使N-氮化镓层上未蚀刻的部分形成若干个直径为50~200μm的N-氮化镓岛；
4）在每个N-氮化镓岛背离衬底的一侧淀积形成第一金属层，在暴露的N+氮化镓层上背离衬底的一侧淀积形成第二金属层；
5）在N-氮化镓层背离衬底的一侧面上覆盖一层钝化层，并使所述钝化层覆盖整个器件及所述第一金属层和第二金属层；
6）对第一金属层和第二金属层上的钝化层分别蚀刻形成钝化层窗口；
7）检测各个N-氮化镓岛的合格情况，剔除不合格的N-氮化镓岛，在钝化层及钝化层窗口上背离衬底的一侧面覆盖第三金属层，并将第三金属层分离形成两个相对独立的正电极和负电极，从而完成肖特基二极管的制作。
2.根据权利要求1所述的氮化镓肖特基二极管的制作方法，其特征在于，步骤7）的具体操作如下：对不合格的N-氮化镓岛，采用打点器将绝缘胶液注入其钝化层窗口内，待绝缘胶液固化后，在所有的钝化层窗口及钝化层的背离衬底的一侧面上覆盖第三金属层，并将第三金属层分离形成相互独立的正电极和负电极，然后在正电极和负电极上分别布线与封装管脚相连；或
在所有的钝化层窗口及钝化层的背离衬底的一侧面上覆盖第三金属层，并将第三金属层分离形成相互独立的正电极和负电极，其中正电极也同时分离成各岛独立的正电极，在判断每个N-氮化镓岛的合格性后，在合格的N-氮化镓岛的背离衬底的一侧面的正电极和负电极上布线，并与封装管脚相连。
3.根据权利要求1所述的氮化镓肖特基二极管的制作方法，其特征在于，所述的衬底为蓝宝石、硅或碳化硅中的一种制成。
4.根据权利要求1至3任一项权利要求所述的制作方法所制作成的氮化镓肖特基二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610494705.2A CN106024623B (zh) | 2016-06-29 | 2016-06-29 | 一种氮化镓肖特基二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610494705.2A CN106024623B (zh) | 2016-06-29 | 2016-06-29 | 一种氮化镓肖特基二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106024623A true CN106024623A (zh) | 2016-10-12 |
| CN106024623B CN106024623B (zh) | 2019-03-01 |
Family
ID=57104391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610494705.2A Active CN106024623B (zh) | 2016-06-29 | 2016-06-29 | 一种氮化镓肖特基二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106024623B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876271A (zh) * | 2017-02-10 | 2017-06-20 | 江苏能华微电子科技发展有限公司 | 氮化镓功率三极管的制作方法 |
| CN106952966A (zh) * | 2017-02-10 | 2017-07-14 | 江苏能华微电子科技发展有限公司 | 氮化镓肖特基二极管及其制作方法 |
| CN107316813A (zh) * | 2017-06-30 | 2017-11-03 | 江苏能华微电子科技发展有限公司 | 一种氮化镓二极管的制备方法和氮化镓三极管的制备方法 |
| CN109346406A (zh) * | 2018-11-23 | 2019-02-15 | 江苏新广联半导体有限公司 | 一种并联结构的氮化镓sbd的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1802755A (zh) * | 2003-05-09 | 2006-07-12 | 克里公司 | 通过离子注入进行隔离的led制造方法 |
| CN1870301A (zh) * | 2005-01-06 | 2006-11-29 | 威力士半导体公司 | 氮化镓半导体器件 |
| US20100171124A1 (en) * | 2005-10-20 | 2010-07-08 | The United States Of America As Represented By The Secretary Of The Army | Low-defect density gallium nitride semiconductor structures and fabrication methods |
| US20150102357A1 (en) * | 2013-10-14 | 2015-04-16 | National Chiao Tung University | GaN-containing semiconductor structure |
-
2016
- 2016-06-29 CN CN201610494705.2A patent/CN106024623B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1802755A (zh) * | 2003-05-09 | 2006-07-12 | 克里公司 | 通过离子注入进行隔离的led制造方法 |
| CN1870301A (zh) * | 2005-01-06 | 2006-11-29 | 威力士半导体公司 | 氮化镓半导体器件 |
| US20100171124A1 (en) * | 2005-10-20 | 2010-07-08 | The United States Of America As Represented By The Secretary Of The Army | Low-defect density gallium nitride semiconductor structures and fabrication methods |
| US20150102357A1 (en) * | 2013-10-14 | 2015-04-16 | National Chiao Tung University | GaN-containing semiconductor structure |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876271A (zh) * | 2017-02-10 | 2017-06-20 | 江苏能华微电子科技发展有限公司 | 氮化镓功率三极管的制作方法 |
| CN106952966A (zh) * | 2017-02-10 | 2017-07-14 | 江苏能华微电子科技发展有限公司 | 氮化镓肖特基二极管及其制作方法 |
| CN106952966B (zh) * | 2017-02-10 | 2019-12-13 | 江苏能华微电子科技发展有限公司 | 氮化镓肖特基二极管及其制作方法 |
| CN107316813A (zh) * | 2017-06-30 | 2017-11-03 | 江苏能华微电子科技发展有限公司 | 一种氮化镓二极管的制备方法和氮化镓三极管的制备方法 |
| CN107316813B (zh) * | 2017-06-30 | 2019-12-17 | 江苏能华微电子科技发展有限公司 | 一种氮化镓二极管的制备方法和氮化镓三极管的制备方法 |
| CN109346406A (zh) * | 2018-11-23 | 2019-02-15 | 江苏新广联半导体有限公司 | 一种并联结构的氮化镓sbd的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106024623B (zh) | 2019-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106024623A (zh) | 一种氮化镓肖特基二极管及其制作方法 | |
| US9246052B2 (en) | Packaging structure of light emitting diode and method of manufacturing the same | |
| KR102628368B1 (ko) | 가공된 기판 상의 칩 스케일 패키지 고체 상태 디바이스에 대한 리프트 오프 프로세스 | |
| JP6649935B2 (ja) | ｐ＋基板、ｐ−層、ｎ−層および第３の層から成る層スタックの製造方法 | |
| US20150221782A1 (en) | Vertical gallium nitride schottky diode | |
| CN102931311B (zh) | 一种倒装led芯片的制作方法 | |
| KR101622308B1 (ko) | 발광소자 및 그 제조방법 | |
| US9455369B2 (en) | Infra red detectors and methods of manufacturing infra red detectors using MOVPE | |
| TW201730921A (zh) | 經設計之基材上之寬帶隙元件積體電路結構 | |
| CN104681674A (zh) | GaN基高压直流LED绝缘隔离工艺 | |
| KR20200092381A (ko) | 가공된 기판 상의 집적된 디바이스를 위한 시스템 및 방법 | |
| CN101542759B (zh) | 半导体晶圆和半导体器件及其制作方法 | |
| US9397253B2 (en) | Light emitting diode and manufacturing method therefor | |
| KR20090018451A (ko) | 수직구조 갈륨계 ｌｅｄ 소자의 제조방법 | |
| US9048381B1 (en) | Method for fabricating light-emitting diode device | |
| CN105720145A (zh) | 一种多芯片并联照明模组的制备方法 | |
| US20120223367A1 (en) | Method For Fabricating Semiconductor Wafers For The Integration of Silicon Components With Hemts, And Appropriate Semiconductor Layer Arrangement | |
| CN112038396A (zh) | 氮化镓肖特基二极管及其制备方法 | |
| US10211293B2 (en) | Semiconductor device and method for manufacturing the same | |
| TWI505412B (zh) | 密封半導體裝置 | |
| CN116014044A (zh) | 一种led芯片及其制备方法 | |
| CN114664974B (zh) | 红外焦平面器件芯片及制备方法、读出电路及其制备方法 | |
| JP2000208813A (ja) | ＧａＮ系半導体素子およびその製造方法 | |
| CN204441283U (zh) | 一种并联结构的集成led芯片 | |
| CN109524524A (zh) | 一种用于LED的GaN深沟平坦化的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |