CN105988950A - 存储器管理方法、存储器控制电路单元与存储器存储装置 - Google Patents

Abstract

本发明提供用于可复写式非易失性存储器模块的一种存储器管理方法、存储器控制电路单元与存储器存储装置。所述可复写式非易失性存储器模块具有多个装置。此方法包括划分多个逻辑单元为映射至第一装置的实体抹除单元的第一逻辑单元组与映射至第二装置的实体抹除单元的第二逻辑单元组；从主机系统接收存储至第一逻辑单元组中的至少一第一逻辑单元的第一数据，并且将第一数据写入至映射至至少一第一逻辑单元的第一装置的至少一第一实体抹除单元；记录每一装置的磨损程度值。所述方法还包括倘若此些装置的运作状态符合预定条件，执行对应预定条件的重新映射操作。

Description

存储器管理方法、存储器控制电路单元与存储器存储装置

技术领域

本发明是有关于一种存储器管理方法，且特别是有关于一种用于管理具有多个装置的可复写式非易失性存储器模块的存储器管理方法、存储器控制电路单元与存储器存储装置。

背景技术

数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器(rewritable non-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于便携式电子产品，例如笔记本电脑。固态硬盘就是一种以快闪存储器做为存储媒体的存储器存储装置。因此，近年快闪存储器产业成为电子产业中相当热门的一环。

一般来说，在对可复写式非易失性存储器模块写入文件的过程中，文件系统数据(例如，文件配置表，File Allocation Table，简称FAT)和使用者数据(例如，使用者的文件数据、图像数据等…)会交错写入至固态硬盘中。由于文件系统数据的读写频率相较于使用者数据的读写频率高，因此频繁地更新文件系统数据会导致对应文件系统数据的实体抹除单元与其所属的装置的磨损程度快速增加。因此，用以存储文件系统数据的实体抹除单元与其所属的装置的磨损程度会高于没有存储文件系统数据的实体抹除单元与其所属的装置的磨损程度，进而造成可复写式非易失性存储器中的多个装置的磨损程度会有明显的差异。基于上述，如何平均可复写式非易失性存储器中的多个装置的磨损程度，以避免特定的装置过度磨损所造成的整个可复写式非易失性存储器模块的毁损，为本领域人员所致力的目标。

发明内容

本发明提供一种存储器管理方法、存储器控制电路单元与存储器存储装置，其可通过均衡可复写式非易失性存储器模块的装置的磨损程度来延长存储器存储装置的使用寿命。

本发明的一范例实施例提供用于可复写式非易失性存储器模块的一种存储器管理方法。所述可复写式非易失性存储器模块具有多个装置，并且每一装置具有多个实体抹除单元。所述存储器管理方法包括配置多个逻辑单元，其中此些逻辑单元至少被分为第一逻辑单元组与第二逻辑单元组；将第一逻辑单元组的逻辑单元映射至此些装置之中的第一装置的实体抹除单元并且将第二逻辑单元组的逻辑单元映射至此些装置之中的第二装置的实体抹除单元；从主机系统接收存储至第一逻辑单元组中的至少一第一逻辑单元的第一数据，并且将第一数据写入至映射至至少一第一逻辑单元的第一装置的至少一第一实体抹除单元。所述存储器管理方法还包括倘若此些装置的运作状态符合预定条件，执行对应预定条件的重新映射操作。

在本发明的一范例实施例中，其中上述倘若此些装置的运作状态符合预定条件，执行对应预定条件的重新映射操作的步骤包括记录每一装置的磨损程度值；倘若通过第一装置的磨损程度值减去第二装置的磨损程度值所获得的差值大于预定磨损门槛值时，判定此些装置的运作状态符合第一预定条件，并且执行对应第一预定条件的第一重新映射操作。所述第一重新映射操作包括将第一数据存储至第二装置的至少一第一实体抹除单元，并且将第一逻辑单元组的至少一第一逻辑单元重新映射至第二装置的至少一第一实体抹除单元。

在本发明的一范例实施例中，其中上述执行第一重新映射操作的步骤是在第一装置的至少一第一实体抹除单元已被写满且从主机系统接收到更新第一数据的写入指令时被执行。

在本发明的一范例实施例中，其中上述倘若此些装置的运作状态符合预定条件，执行对应预定条件的重新映射操作的步骤包括倘若从主机系统接收到格式化指令或清除所有数据指令，判定此些装置的运作状态符合第二预定条件，并且执行对应第二预定条件的第二重新映射操作。所述第二重新映射操作包括将第一逻辑单元组的至少一第一逻辑单元重新映射至第二装置的至少一第一实体抹除单元，将第一逻辑单元组的其他逻辑单元重新映射至第二装置的其他实体抹除单元，并且将第二逻辑单元组的逻辑单元重新映射至第一装置的实体抹除单元。

在本发明的一范例实施例中，所述存储器管理方法还包括记录每一装置的磨损程度值，并且所述第二装置的磨损程度值小于此些装置之中其他装置的磨损程度值。

在本发明的一范例实施例中，所述重新映射操作还包括依据第二装置的每一实体抹除单元的抹除次数选择第二装置的至少一第一实体抹除单元，其中第二装置的至少一第一实体抹除单元的抹除次数小于第二装置的其他实体抹除单元的抹除次数。

在本发明的一范例实施例中，上述记录每一装置的磨损程度值的步骤包括：记录每一装置的每一实体抹除单元的抹除次数；依据每一装置的每一实体抹除单元的抹除次数来计算每一装置的平均抹除次数；以及将每一装置的平均抹除次数做为每一装置的磨损程度值。

在本发明的一范例实施例中，所述第一数据的更新频率大于第二数据的更新频率。所述第二数据是被存储在此些实体抹除单元中非存储第一数据的其他实体抹除单元的数据。

本发明的一范例实施例提供用于可复写式非易失性存储器模块的一种存储器控制电路单元，其中可复写式非易失性存储器模块具有多个装置，并且每一装置具有多个实体抹除单元。所述存储器控制电路单元包括：主机接口、存储器接口与存储器管理电路。主机接口电性连接至主机系统。存储器接口电性连接至可复写式非易失性存储器模块。存储器管理电路电性连接至主机接口与存储器接口。存储器管理电路用以配置多个逻辑单元，其中此些逻辑单元包括第一逻辑单元组与第二逻辑单元组。存储器管理电路还用以将第一逻辑单元组的逻辑单元映射至此些装置之中的第一装置的实体抹除单元并且将第二逻辑单元组的逻辑单元映射至此些装置之中的第二装置的实体抹除单元，其中存储器管理电路更用以从主机系统接收存储至第一逻辑单元组中的至少一第一逻辑单元的第一数据，并且将第一数据写入至映射至至少一第一逻辑单元的第一装置的至少一第一实体抹除单元。以及，倘若此些装置的运作状态符合预定条件，存储器管理电路还用以执行对应预定条件的重新映射操作。

在本发明的一范例实施例中，存储器管理电路记录每一装置的磨损程度值。倘若通过第一装置的磨损程度值减去第二装置的磨损程度值所获得的差值大于预定磨损门槛值时，存储器管理电路判定此些装置的运作状态符合第一预定条件，并且执行对应第一预定条件的第一重新映射操作。所述第一重新映射操作包括将第一数据存储至第二装置的至少一第一实体抹除单元，并且将第一逻辑单元组的至少一第一逻辑单元重新映射至第二装置的至少一第一实体抹除单元。

在本发明的一范例实施例中，其中上述存储器管理电路执行第一重新映射操作的运作是在第一装置的至少一第一实体抹除单元已被写满且存储器管理电路从主机系统接收到更新第一数据的写入指令时被执行。

在本发明的一范例实施例中，倘若存储器管理电路从主机系统接收到格式化指令或清除所有数据指令，存储器管理电路判定此些装置的运作状态符合第二预定条件，并且执行对应第二预定条件的第二重新映射操作。所述第二重新映射操作包括存储器管理电路将第一逻辑单元组的至少一第一逻辑单元重新映射至第二装置的至少一第一实体抹除单元，将第一逻辑单元组的其他逻辑单元重新映射至第二装置的其他实体抹除单元，并且将第二逻辑单元组的逻辑单元重新映射至第一装置的实体抹除单元。

在本发明的一范例实施例中，在上述存储器管理电路还用以执行第二重新映射操作的运作中，存储器管理电路依据第二装置的每一实体抹除单元的抹除次数选择第二装置的至少一第一实体抹除单元，其中第二装置的至少一第一实体抹除单元的抹除次数小于第二装置的其他实体抹除单元的抹除次数。

在本发明的一范例实施例中，在上述存储器管理电路还用以记录每一装置的磨损程度值的运作中，存储器管理电路记录每一装置的每一实体抹除单元的抹除次数，依据每一装置的每一实体抹除单元的抹除次数来计算每一装置的平均抹除次数，并且将每一装置的平均抹除次数做为每一装置的磨损程度值。

本发明的一范例实施例提供一种存储器存储装置，其包括：连接接口单元、可复写式非易失性存储器模块与存储器控制电路单元。连接接口单元电性连接至主机系统。可复写式非易失性存储器模块具有多个装置，其中每一装置具有多个实体抹除单元。存储器控制电路单元电性连接至连接接口单元与可复写式非易失性存储器模块。存储器控制电路单元用以配置多个逻辑单元，其中此些逻辑单元包括第一逻辑单元组与第二逻辑单元组。存储器控制电路单元还用以将第一逻辑单元组的逻辑单元映射至此些装置之中的第一装置的实体抹除单元并且将第二逻辑单元组的逻辑单元映射至此些装置之中的第二装置的实体抹除单元，其中存储器控制电路单元还用以从主机系统接收存储至第一逻辑单元组中的至少一第一逻辑单元的第一数据，并且将第一数据写入至映射至至少一第一逻辑单元的第一装置的至少一第一实体抹除单元。以及，倘若此些装置的运作状态符合预定条件，存储器控制电路单元还用以执行对应预定条件的重新映射操作。

在本发明的一范例实施例中，存储器控制电路单元记录每一装置的磨损程度值。倘若通过第一装置的磨损程度值减去第二装置的磨损程度值所获得的差值大于预定磨损门槛值时，存储器控制电路单元判定此些装置的运作状态符合第一预定条件，并且执行对应第一预定条件的第一重新映射操作。所述第一重新映射操作包括将第一数据存储至第二装置的至少一第一实体抹除单元，并且将第一逻辑单元组的至少一第一逻辑单元重新映射至第二装置的至少一第一实体抹除单元。

在本发明的一范例实施例中，其中上述存储器控制电路单元执行第一重新映射操作的运作是在第一装置的至少一第一实体抹除单元已被写满且存储器控制电路单元从主机系统接收到更新第一数据的写入指令时被执行。

在本发明的一范例实施例中，倘若存储器控制电路单元从主机系统接收到格式化指令或清除所有数据指令，存储器控制电路单元判定此些装置的操作状态符合第二预定条件，并且执行对应第二预定条件的第二重新映射操作。所述第二重新映射操作包括存储器控制电路单元将第一逻辑单元组的至少一第一逻辑单元重新映射至第二装置的至少一第一实体抹除单元，将第一逻辑单元组的其他逻辑单元重新映射至第二装置的其他实体抹除单元，并且将第二逻辑单元组的逻辑单元重新映射至第一装置的实体抹除单元。

在本发明的一范例实施例中，在上述存储器控制电路单元还用以执行第二重新映射操作的运作中，存储器控制电路单元依据第二装置的每一实体抹除单元的抹除次数选择第二装置的至少一第一实体抹除单元，其中第二装置的至少一第一实体抹除单元的抹除次数小于第二装置的其他实体抹除单元的抹除次数。

在本发明的一范例实施例中，在上述存储器控制电路单元还用以记录每一装置的磨损程度值的运作中，存储器控制电路单元记录每一装置的每一实体抹除单元的抹除次数，依据每一装置的每一实体抹除单元的抹除次数来计算每一装置的平均抹除次数，并且将每一装置的平均抹除次数做为每一装置的磨损程度值。

基于上述，本发明的范例实施例所提供的存储器管理方法、存储器控制电路单元与存储器存储装置可记录可复写式非易失性存储器的每一装置的磨损程度值，并且当一装置的磨损程度与另一装置的磨损程度差异过大时，会将频繁更新或存取的数据所对应的逻辑单元从磨损程度较大的装置的实体抹除单元重新映射至磨损程度较低的装置的实体抹除单元。另外，本发明的范例实施例所提供的存储器管理方法、存储器控制电路单元与存储器存储装置还会在对存储在每一装置的全部数据进行抹除操作后或是对每一装置进行格式化操作后，将原本映射至每一装置的实体抹除单元的逻辑单元互相调换。如此一来，本发明的范例实施例所提供的存储器管理方法、存储器控制电路单元与存储器存储装置可有效地平均可复写式非易失性存储器中每一装置的磨损程度，进而延长存储器存储装置的寿命。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据第一范例实施例所示出的主机系统与存储器存储装置的范例示意图；

图2是根据一范例实施例所示出的电脑、输入/输出装置与存储器存储装置的范例示意图；

图3是根据一范例实施例所示出的主机系统与存储器存储装置的范例示意图；

图4是根据第一范例实施例所示出的存储器存储装置的概要方块图；

图5是根据第一范例实施例所示出的可复写式非易失性存储器控制电路单元的概要方块图；

图6是根据第一范例实施例所示出的管理可复写式非易失性存储器模块的示意图；

图7是根据第一范例实施例所示出的可复写式非易失性存储器模块的逻辑单元组与装置之间的映射关系的示意图；

图8是根据第一范例实施例所示出的管理可复写式非易失性存储器模块的装置的示意图；

图9与图10是根据第一范例实施例所示出的管理逻辑单元组与装置之间的映射的示意图；

图11是根据第一范例实施例所示出的存储器管理方法的流程图；

图12是根据第二范例实施例所示出的管理逻辑单元组与装置之间的映射的示意图；

图13是根据第二范例实施例所示出的存储器管理方法的流程图。

附图标记说明：

11：主机系统；

12：电脑；

122：微处理器；

124：随机存取存储器；

13：输入/输出装置；

126：系统总线；

128：数据传输接口；

21：鼠标；

22：键盘；

23：显示器；

24：打印机；

25：U盘；

26：存储卡；

27：固态硬盘；

31：数码相机；

32：SD卡；

33：MMC卡；

34：存储棒；

35：CF卡；

36：嵌入式存储装置；

10：存储器存储装置；

402：连接接口单元；

404：存储器控制电路单元；

406：可复写式非易失性存储器模块；

410(0)～410(N)、411(0)～411(6)：实体抹除单元；

420(0)～420(N-1)：装置；

502：存储器管理电路；

504：主机接口；

506：存储器接口；

508：缓冲存储器；

510：电源管理电路；

512：错误检查与校正电路；

602(0)：数据区；

604(0)：闲置区；

606(0)：系统区；

608(0)：取代区；

440(0)～440(N-1)：逻辑单元组；

430(0)～430(Z-1)：逻辑单元；

450(0)、450(1)：逻辑-实体单元映射表；

S1101、S1103、S1105、S1107、S1109、S1301、S1303、S1305、S1307、S1309：步骤。

具体实施方式

一般而言，存储器存储装置(也称，存储器存储系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路单元)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。

[第一范例实施例]

图1是根据第一范例实施例所示出的主机系统与存储器存储装置的范例示意图。图2是根据一范例实施例所示出的电脑、输入/输出装置与存储器存储装置的范例示意图。

请参照图1，主机系统11一般包括电脑12与输入/输出(input/output，简称I/O)装置13。电脑12包括微处理器122、随机存取存储器(random accessmemory,简称RAM)124、系统总线126与数据传输接口128。输入/输出装置13例如包括如图2的鼠标21、键盘22、显示器23与打印机24。必须了解的是，图2所示的装置非限制输入/输出装置13，输入/输出装置13可还包括其他装置。

在一范例实施例中，存储器存储装置10是通过数据传输接口128与主机系统11的其他元件电性连接。通过微处理器122、随机存取存储器124与输入/输出装置13的运作可将数据写入至存储器存储装置10或从存储器存储装置10中读取数据。例如，存储器存储装置10可以是如图2所示的U盘25、存储卡26或固态硬盘(Solid State Drive，简称SSD)27等的可复写式非易失性存储器存储装置。

图3是根据一范例实施例所示出的主机系统与存储器存储装置的范例示意图。

一般而言，主机系统11为可实质地与存储器存储装置10配合以存储数据的任意系统。虽然在本范例实施例中，主机系统11是以电脑系统来作说明，然而，另一范例实施例中，主机系统11可以是数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄影机)31时，可复写式非易失性存储器存储装置则为其所使用的SD卡32、MMC卡33、存储棒(memory stick)34、CF卡35或嵌入式存储装置36(如图3所示)。嵌入式存储装置36包括嵌入式多媒体卡(Embedded MMC,简称eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。

图4是根据第一范例实施例所示出的存储器存储装置的概要方块图。

请参照图4，存储器存储装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。

在本范例实施例中，连接接口单元402是兼容于串行高级技术附件(SerialAdvanced Technology Attachment,简称SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元402也可以是符合并行高级技术附件(ParallelAdvanced Technology Attachment,简称PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,简称IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,简称PCI Express)标准、通用串行总线(Universal Serial Bus,简称USB)标准、安全数字(SecureDigital,简称SD)接口标准、超高速一代(Ultra High Speed-I，简称UHS-I)接口标准、超高速二代(Ultra High Speed-II，简称UHS-II)接口标准、存储棒(MemoryStick,简称MS)接口标准、多媒体存储卡(Multi Media Card,简称MMC)接口标准、嵌入式多媒体存储卡(Embedded Multimedia Card，简称eMMC)接口标准、通用快闪存储器(Universal Flash Storage，简称UFS)接口标准、小型快闪(Compact Flash,简称CF)接口标准、集成驱动电子接口(Integrated DeviceElectronics,简称IDE)标准或其他适合的标准。

存储器控制电路单元404用以执行以硬件形式或固件形式作为的多个逻辑闸或控制指令，并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等运作。连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元404的芯片外。

可复写式非易失性存储器模块406是电性连接至存储器控制电路单元404，并且用以存储主机系统11所写入的数据。可复写式非易失性存储器模块406可以是单层单元(Single Level Cell,简称SLC)NAND型快闪存储器模块、多层单元(Multi Level Cell,简称MLC)NAND型快闪存储器模块(即，一个单元中可存储2个比特数据的快闪存储器模块)、三级单元(Triple LevelCell，TLC)NAND型快闪存储器模块(即，一个单元中可存储3个比特数据的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。特别是，在本范例实施例中，可复写式非易失性存储器模块406具有多个装置(device)。例如，如图4所示出，可复写式非易失性存储器模块406包括装置420(0)～420(N-1))，其中此些装置的数量可为2个或是多于2个。每个装置具有多个实体抹除单元，例如，第一装置420(0)具有多个实体抹除单元410(0)～410(N)，第二装置420(1)具有多个实体抹除单元411(0)～411(N)，依此类推。应注意的是，本发明并不限定每个装置的实体抹除单元的数量。

值得一提的是，在本范例实施例中，上述可复写式非易失性存储器模块406的装置是依据可复写式非易失性存储器模块406的存储器晶粒(die)中的存储器平面(plane)所划分的。具体来说，可复写式非易失性存储器模块406可具有1个或多个存储器晶粒，每一存储器晶粒具有1个或多个存储器平面，并且每一存储器平面会有多个实体抹除单元。在出厂时，厂商会根据其需求将1个或多个存储器平面划分为1个装置。藉此，厂商可依装置为单位来管理整个可复写式非易失性存储器模块406。本发明并不限定每一装置所包含的存储器平面的数量。

图5是根据第一范例实施例所示出的可复写式非易失性存储器控制电路单元的概要方块图。

请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504、存储器接口506、缓冲存储器508、电源管理电路510与错误检查与校正电路512。

存储器管理电路502用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器存储装置100运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路502的操作时，等同于说明存储器控制电路单元404的操作，以下并不再赘述。

在本范例实施例中，存储器管理电路502的控制指令是以固件型式来实作。例如，存储器管理电路502具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。

在本发明另一范例实施例中，存储器管理电路502的控制指令也可以程序码形式存储于可复写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路502具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元404被触发时，微处理器单元会先执行此驱动码段来将存储于可复写式非易失性存储器模块406中的控制指令载入至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。

此外，在本发明另一范例实施例中，存储器管理电路502的控制指令也可以一硬件形式来实作。例如，存储器管理电路502包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，存储单元管理电路用以管理可复写式非易失性存储器模块406的实体抹除单元；存储器写入电路用以对可复写式非易失性存储器模块406下达写入指令以将数据写入至可复写式非易失性存储器模块406中；存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令以从可复写式非易失性存储器模块406中读取数据；存储器抹除电路用以对可复写式非易失性存储器模块406下达抹除指令以将数据从可复写式非易失性存储器模块406中抹除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。

主机接口504是电性连接至存储器管理电路502并且用以接收与识别主机系统11所传送的指令与数据。也就是说，主机系统11所传送的指令与数据会通过主机接口504来传送至存储器管理电路502。在本范例实施例中，主机接口504是兼容于SATA标准。然而，必须了解的是本发明不限于此，主机接口504也可以是兼容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、UHS-I接口标准、UHS-II接口标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口506是电性连接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块406的数据会通过存储器接口506转换为可复写式非易失性存储器模块406所能接受的格式。具体来说，若存储器管理电路502要存取可复写式非易失性存储器模块406时，存储器接口506会传送对应的指令序列。这些指令序列可包括一或多个信号，或是在总线上的数据。例如，在读取指令序列中，会包括读取的辨识码、存储器地址等信息。

缓冲存储器508是电性连接至存储器管理电路502并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。存储器控制电路单元404在缓冲存储器508中规划暂存来自于主机系统11的数据或来自于可复写式非易失性存储器模块406的数据，以使数据组织成预定单位大小或是成为传输单元大小，并写入到可复写式非易失性存储器模块406或是回传到主机系统。此外，缓冲存储器508还可暂存存储器控制电路单元404所使用的系统管理数据，例如，文件配置表或是逻辑-实体单元映射表等等。

电源管理电路510是电性连接至存储器管理电路502并且用以控制存储器存储装置10的电源。

错误检查与校正电路512是电性连接至存储器管理电路502并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路502从主机系统11中接收到写入指令时，错误检查与校正电路512会为对应此写入指令的数据产生对应的错误更正码(error correcting code,简称ECCcode)及/或错误检查码(error detecting code,简称EDC)，并且存储器管理电路502会将对应此写入指令的数据与对应的错误更正码或错误检查码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误更正码及/或错误检查码，并且错误检查与校正电路512会依据此错误更正码及/或错误检查码对所读取的数据执行错误检查与校正程序。

图6是根据第一范例实施例所示出的管理可复写式非易失性存储器模块的示意图。

必须了解的是，在此描述可复写式非易失性存储器模块406的运作时，“选择”、“分组”、“划分”、“关联”等词是逻辑上的概念。也就是说，可复写式非易失性存储器模块的实体抹除单元的实际位置并未更动，而是逻辑上对可复写式非易失性存储器模块的实体抹除单元进行操作。以下配合图6针对第一装置420(0)来说明可复写式非易失性存储器模块的装置的管理架构，此管理架构也适用于可复写式非易失性存储器模块的其他装置，不再赘述于此。

请参照图6，可复写式非易失性存储器模块406的第一装置420(0)具有多个实体抹除单元410(0)～410(N)，每一实体抹除单元具有多个实体程序化单元。在本范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元为实体页面或是实体扇(sector)。若实体程序化单元为实体页面，则每一个实体程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个实体扇，用以存储使用者的数据，而冗余比特区用以存储系统的数据(例如，错误更正码)。另一方面，实体抹除单元为抹除的最小单位。也即，每一实体抹除单元含有最小数目之一并被抹除的存储单元。例如，实体抹除单元为实体区块。

存储器控制电路单元404(或存储器管理电路502)会将第一装置420(0)的实体抹除单元410(0)～410(N)逻辑地分组为数据区602(0)、闲置区604(0)、系统区606(0)与取代区608(0)。

逻辑上属于数据区602(0)与闲置区604(0)的实体抹除单元是用以存储来自于主机系统11的数据，并且在数据区602(0)与闲置区604(0)的实体抹除单元可被映射至主机系统11的多个逻辑单元。具体来说，数据区602(0)的实体抹除单元是被视为已存储数据的实体抹除单元，而闲置区604(0)的实体抹除单元是用以替换数据区602(0)的实体抹除单元。也就是说，假设存储器控制电路单元404(或存储器管理电路502)从主机系统11接收到写入指令与对应此写入指令的欲写入的数据。所述写入指令指示将欲写入存储至至少一第一逻辑单元。反应此写入指令，存储器控制电路单元404(或存储器管理电路502)会将此欲写入数据存储至映射至至少一第一逻辑单元的第一装置的至少一第一实体抹除单元。或者，若数据区602(0)没有任何已映射至至少一第一逻辑单元的实体抹除单元，存储器控制电路单元404(或存储器管理电路502)会从闲置区604(0)中选择至少一实体抹除单元做为至少一第一实体抹除单元，再将数据写入至所选择的至少一第一实体抹除单元，以替换第一装置420(0)的数据区602(0)的实体抹除单元。

逻辑上属于系统区606(0)的实体抹除单元是用以记录关于第一装置420(0)的系统数据。例如，系统数据包括关于可复写式非易失性存储器模块的制造商与型号、第一装置420(0)所属的存储器晶粒编号、第一装置420(0)的实体抹除单元数、每一实体抹除单元的实体程序化单元数等。

逻辑上属于取代区608(0)中的实体抹除单元是用于坏实体抹除单元取代程序，以取代位于第一装置420(0)的损坏的实体抹除单元。具体来说，倘若取代区608(0)中仍存有正常的实体抹除单元并且数据区602(0)的实体抹除单元损坏时，存储器控制电路单元404(或存储器管理电路502)会从取代区608(0)中选择正常的实体抹除单元来更换损坏的实体抹除单元。

特别是，第一装置420(0)的数据区602(0)、闲置区604(0)、系统区606(0)与取代区608(0)的实体抹除单元的数量会依据不同的存储器规格而有所不同。此外，必须了解的是，在存储器存储装置10的运作中，实体抹除单元关联至数据区602(0)、闲置区604(0)、系统区606(0)与取代区608(0)的分组关系会动态地变动。例如，当闲置区604(0)中的实体抹除单元损坏而被取代区608(0)的实体抹除单元取代时，则原本取代区608(0)的实体抹除单元会被关联至闲置区604(0)。或是，从闲置区604(0)选择实体抹除单元来存储写入数据之后，存储器控制电路单元404(或存储器管理电路502)会将此实体抹除单元关联至数据区602(0)并且将对应所写入的数据的逻辑单元映射至此实体抹除单元。

图7是根据第一范例实施例所示出的可复写式非易失性存储器模块的逻辑单元组与装置之间的映射关系的示意图。

在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会依可复写式非易失性存储器模块406中的装置为单位来管理主机系统所存取的多个逻辑单元。具体来说，请参照图7，假设主机系统所存取的连续逻辑单元为逻辑单元430(0)～430(Z-1)，并且存储器控制电路单元404(或存储器管理电路502)会将此些逻辑单元依序分组成多个逻辑单元组。例如，如图7所示出，存储器控制电路单元404(或存储器管理电路502)会将逻辑单元430(0)～430(Z-1)分组为第一逻辑单元组440(0)、第二逻辑单元组440(1)等等…(N为等于2或是大于2的正整数)。在本范例实施例中，每个逻辑单元组中的逻辑单元的数量是根据每个逻辑单元组所对应的装置的数量来决定的。换言之，存储器控制电路单元404(或存储器管理电路502)会根据可复写式非易失性存储器模块406的装置的数量对逻辑单元430(0)～430(Z-1)作分组。

举例来说，假设可复写式非易失性存储器模块406具有N个装置(例如，如图7所示出的装置420(0)～420(N-1))，存储器控制电路单元404(或存储器管理电路502)会将逻辑单元430(0)～430(Z-1)分为N个逻辑单元组(例如，如图7所示出的逻辑单元组440(0)～440(N-1))。此外，存储器管理电路502会配置第一逻辑单元组440(0)的逻辑单元430(0)～430(F-1)以映射至第一装置420(0)的实体抹除单元。依此类推，第二逻辑单元组440(1)的逻辑单元430(F)～430(G-1)被映射至第二装置420(1)的实体抹除单元；第N逻辑单元组440(N-1)的逻辑单元430(Y)～430(Z-1)被映射至第N装置420(N-1)的实体抹除单元。值得一提的是，在图7的例子中，每个逻辑单元组中的逻辑单元映射至相同的装置的实体抹除单元，但本发明不限于此。例如，在其他范例实施例中，每个逻辑单元组中的逻辑单元也可映射至不同的装置的实体抹除单元。

图8是根据第一范例实施例所示出的管理可复写式非易失性存储器模块的装置的示意图。以下配合图6、图8以及第一逻辑单元组440(0)与第一装置420(0)间的映射关系来说明可复写式非易失性存储器模块的装置的管理架构，此管理架构也适用于可复写式非易失性存储器模块的其他装置，不再赘述于此。

请参照图8，假设存储器控制电路单元404(或存储器管理电路502)已配置第一逻辑单元组440(0)的逻辑单元430(0)～430(F-1)来映射第一装置420(0)的数据区602(0)的实体抹除单元410(0)～410(F-1)，由此主机系统11是通过逻辑单元430(0)～430(F-1)来存取数据区602(0)中的数据。在此，每一个逻辑单元430(0)～430(F-1)可以是由一或多个逻辑地址组成，一个逻辑单元可以是映射至一或多个实体单元，并且一个实体单元可以是一或多个实体地址、一或多个实体扇、一或多个实体程序化单元或者一或多个实体抹除单元。在本范例实施例中，对应每一装置，存储器控制电路单元404(或存储器管理电路502)会建立逻辑-实体映射表(logical-physical mapping table)，以记录逻辑单元与每一装置的实体抹除单元之间的映射关系。换言之，存储器控制电路单元404(或存储器管理电路502)会对应每个装置来使用对应每一装置的逻辑-实体映射表以管理每一装置的实体抹除单元与映射至此些实体抹除单元的逻辑单元的映射关系。举例来说，存储器控制电路单元404(或存储器管理电路502)会建立第一逻辑-实体映射表来管理第一装置420(0)的实体抹除单元与其所映射的逻辑单元的映射关系。

在本范例实施例中，当主机系统11欲写入一笔数据至逻辑单元430(0)～430(F-1)的一个逻辑单元或更新存储于逻辑单元430(0)～430(F-1)的一个逻辑单元中的数据时，存储器控制电路单元404(或存储器管理电路502)会将此数据写入已映射至此逻辑单元的实体抹除单元，或是存储器控制电路单元404(或存储器管理电路502)会从第一装置420(0)的闲置区604(0)中选择一个实体抹除单元并且将此数据写入至此实体抹除单元。特别是，存储器控制电路单元404(或存储器管理电路502)会将第一逻辑-实体映射表从可复写式非易失性存储器模块406载入至缓冲存储器508，并将此逻辑单元与用以存储属于此逻辑单元的数据的实体抹除单元之间的映射关系更新至第一逻辑-实体映射表中。而后，存储器控制电路单元404(或存储器管理电路502)即可根据第一逻辑-实体映射表来找到对应的实体抹除单元并且可从此实体抹除单元中读取数据。

例如，在欲写入第一数据至第一逻辑单元组440(0)的逻辑单元430(0)～430(F-1)中的一个逻辑单元(也称第一逻辑单元)的例子中，倘若第一逻辑单元是映射至第一装置420(0)的数据区602(0)中的一个实体抹除单元(也称第一实体抹除单元)时，存储器控制电路单元404(或存储器管理电路502)会根据记录此映射关系的第一逻辑-实体映射表选择第一实体抹除单元来存储第一数据。

此外，在另一范例中，倘若第一逻辑单元尚未映射至任何实体抹除单元时，存储器控制电路单元404(或存储器管理电路502)可从第一装置420(0)的闲置区604(0)中选择一个实体抹除单元(也称第一实体抹除单元)来存储第一数据。并且，在写入第一数据至第一实体抹除单元后，存储器控制电路单元404(或存储器管理电路502)会将第一实体抹除单元关联至第一装置420(0)的数据区602(0)，将第一逻辑单元映射至第一实体抹除单元，并且对应更新第一实体抹除单元所属的第一装置420(0)的第一逻辑-实体映射表。

在本范例实施例中，当存储器控制电路单元404(或存储器管理电路502)欲将数据写入至一个实体抹除单元时，存储器控制电路单元404(或存储器管理电路502)会判断此实体抹除单元是否已经或即将被写满。若此实体抹除单元已经或即将被写满，存储器控制电路单元404(或存储器管理电路502)会从闲置区604(0)中选择另一个实体抹除单元做为目前使用的实体抹除单元，以继续写入数据至此目前使用的实体抹除单元。此外，存储器控制电路单元404(或存储器管理电路502)可对数据区602(0)中的一或多个存储有有效数据的实体抹除单元执行数据合并(merging)程序或无用信息回收(garbagecollection)程序，以释放出一或多个实体抹除单元并将其关联至闲置区604(0)。例如，存储器控制电路单元404(或存储器管理电路502)会将属于一个逻辑单元的数据写入至从闲置区604(0)选择的一个实体抹除单元并且将数据区602(0)中原先映射至此逻辑单元的一个实体抹除单元的部分数据标示为无效数据。然后，存储器控制电路单元404(或存储器管理电路502)可将此原先映射至此逻辑单元的实体抹除单元中剩余的有效数据复制到此从闲置区604(0)所选择的实体抹除单元并且将此原先映射至此逻辑单元的一个实体抹除单元关联至闲置区604(0)。藉此，完成一次的数据合并程序。在无用信息回收程序中，数据区602(0)中的一或多个实体程序化单元所存储的有效数据会被复制到从闲置区604(0)中选择的一或多个实体抹除单元并且所存储的有效数据都已被复制的实体抹除单元会被关联至闲置区604(0)。被关联至闲置区604(0)的实体抹除单元可在被抹除后再关联至闲置区604(0)或关联至闲置区604(0)后再抹除，在此不限制抹除的时间点。

图9与图10是根据第一范例实施例所示出的管理逻辑单元组与装置之间的映射的示意图。

为了便于说明，以下将简化主机系统可存取的逻辑单元与可复写式非易失性存储器模块406的架构。在本范例实施例中，请参照图9，假设主机系统11可存取10个逻辑单元430(0)～430(9)，并且可复写式非易失性存储器模块406具有2个装置420(0)～420(1)，其中第一装置420(0)具有7个实体抹除单元410(0)～410(6)，且第二装置420(1)具有7个实体抹除单元411(0)～411(6)。逻辑单元430(0)～430(9)根据装置的数目被划分为2个逻辑单元组，其中第一逻辑单元组440(0)包含逻辑单元430(0)～430(4)，并且第二逻辑单元组440(1)包含逻辑单元430(5)～430(9)。第一逻辑单元组440(0)的逻辑单元430(0)～430(4)被映射至第一装置420(0)的实体抹除单元410(0)～410(4)，其中实体抹除单元410(0)～410(4)被关联至第一装置420(0)的数据区602(0)。第二逻辑单元组440(1)的逻辑单元430(5)～430(9)被映射至第二装置420(1)的实体抹除单元411(0)～411(4)，其中实体抹除单元411(0)～411(4)被关联至第二装置420(1)的数据区602(1)。此外，第一装置420(0)的实体抹除单元410(5)～410(6)被关联至第一装置420(0)的闲置区604(0)，并且第二装置420(1)的实体抹除单元411(5)～411(6)被关联至第二装置420(1)的闲置区604(1)。

在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会根据逻辑单元与每一装置的实体抹除单元间的映射关系。例如，存储器控制电路单元404(或存储器管理电路502)会建立第一逻辑-实体映射表450(0)来记录并管理对应第一装置420(0)的实体抹除单元410(0)～410(6)的映射关系。如图9所示出，逻辑单元430(0)是映射至实体抹除单元420(0)，因此，存储器控制电路单元404(或存储器管理电路502)在第一逻辑-实体映射表450(0)记录“430(0)→410(0)”以表示逻辑单元430(0)映射至实体抹除单元410(0)。依此类推，存储器控制电路单元404(或存储器管理电路502)也建立第二逻辑-实体映射表450(1)来管理第二装置420(1)的实体抹除单元411(0)～411(6)与其所映射的逻辑单元间的映射关系。值得一提的是，在图9中的逻辑单元、逻辑-实体映射表与可复写式非易失性存储器模块406的装置的架构也相似于图10与图13，以下不再赘述。

在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会以装置为单位，计算每一装置的磨损程度值。具体来说，存储器控制电路单元404(或存储器管理电路502)会记录每一装置的每个实体抹除单元的抹除次数，根据每一装置的每个实体抹除单元的抹除次数来计算每一装置的平均抹除次数，并且以每一装置的平均抹除次数来做为每一装置的磨损程度值。例如，如图9所示出，第一装置420(0)的实体抹除单元410(0)～410(6)的抹除次数各为1x次，并且第二装置420(1)的实体抹除单元411(0)～411(6)的抹除次数都为0次。基此，存储器控制电路单元404(或存储器管理电路502)会获得第一装置420(0)的平均抹除次数为1x次，且第二装置420(1)的平均抹除次数为0次。此外，存储器控制电路单元404(或存储器管理电路502)会将每一装置的平均抹除次数做为对应每一装置的磨损程度值。依照上述的例子，存储器控制电路单元404(或存储器管理电路502)会辨识第一装置420(0)的磨损程度值为1x，且第二装置420(1)的磨损程度值为0。

在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)还会以装置为单位，对每一装置中的实体抹除单元执行磨损平衡(wear-leveling)操作。举例来说，若主机系统指示将大小等于1个逻辑单元的容量的第一数据写入至第一逻辑单元组440(0)中的第一逻辑单元430(0)，且主机系统对第一数据更新了7x次，则对应更新7x次的第一数据，第一逻辑单元430(0)会被更新(写入)7x次。由于磨损平衡操作是以装置为单位，针对同一装置内的实体抹除单元来执行。因此，经过对第一装置420(0)的磨损平衡操作之后，在对应第一逻辑单元430(0)的写入次数7x且其他逻辑单元430(1)～430(9)都未被写入的情况下，第一装置420(0)的实体抹除单元410(0)～410(6)会各被抹除1x次。也就是说，通过对第一装置420(0)的磨损平衡操作，存储器管理电路502会将对于1个实体抹除单元来说是7x次的抹除次数平均分配至第一装置420(0)中的7个实体抹除单元，以使每个实体抹除单元仅需被抹除1x次。此外，对于第一装置420(0)的实体抹除单元410(0)～410(6)的磨损平衡操作也不会影响第二装置420(1)的实体抹除单元411(0)～411(6)。第二装置420(1)的实体抹除单元411(0)～411(6)的抹除次数依然保持0次。因此，第一装置420(0)的磨损程度值会因为映射至第一装置420(0)的实体抹除单元的第一逻辑单元430(0)的频繁更新而高于第二装置420(1)的磨损程度值。

特别是，在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会通过执行重新映射操作来避免可复写式非易失性存储器模块406中的每一装置的磨损程度差异过大的现象。具体来说，如上所述，存储器控制电路单元404(或存储器管理电路502)会记录每一装置的磨损程度值，判断此些装置的运作状态是否符合某个预定条件，进而执行对应判断结果的重新映射操作。

举例来说，存储器控制电路单元404(或存储器管理电路502)会判断每一装置间的磨损程度值的差值是否大于预定磨损门槛值。倘若每一装置间的磨损程度值的差值大于预定磨损门槛值，存储器控制电路单元404(或存储器管理电路502)会判定此些装置的运作状态符合一个预定条件(也称第一预定条件)，并且对应此些装置的运作状态符合第一预定条件的判断结果来执行重新映射操作(也称第一重新映射操作)。一般来说，经常存储频繁更新的数据(也称第一数据)的装置的磨损程度值会较高。倘若通过一装置(也称第一装置)的磨损程度值减去另一装置(也称第二装置)的磨损程度值所获得的差值大于预定磨损门槛值时，存储器控制电路单元404(或存储器管理电路502)会执行第一重新映射操作，以将第一数据存储至第二装置的至少一实体抹除单元(也称第一实体抹除单元)，并且将第一数据所属的第一逻辑单元组的至少一逻辑单元(也称第一逻辑单元)重新映射至第二装置的至少一第一实体抹除单元。

举例来说，请参照图9，假设预设磨损门槛值为“1x-1”，由于第一装置420(0)的磨损程度值(即，“1x”)减去第二装置420(1)的磨损程度值(即，“0”)的差值(即，“1x”)大于预设磨损门槛值(即，“1x-1”)，因此，存储器控制电路单元404(或存储器管理电路502)会执行第一重新映射操作。请参照图10，在第一重新映射操作中，存储器管理电路502会从第二装置420(1)的闲置区604(0)中选择一个实体抹除单元411(5)(也称第一实体抹除单元)，将第一数据存储至所选择的第二装置420(1)的第一实体抹除单元411(5)，并且将主机系统指示用以存储第一数据的第一逻辑单元430(0)重新映射至第二装置420(1)的第一实体抹除单元411(5)，其中第一实体抹除单元411(5)也会被关联至第二装置420(1)的数据区602(0)。此外，如图10所示出，第一逻辑-实体单元映射表450(0)与第二逻辑-实体映射表也会在执行完第一重新映射操作之后，一并被更新。例如，如图10所示出，第二逻辑-实体映射表450(1)会记录“430(0)→411(5)”。应提醒的是，上述在第一逻辑-实体映射表450(0)与第二逻辑-实体映射表450(1)所记录的映射关系的格式仅为说明本发明之用，本发明不限定于此。

应注意的是，在本范例实施例中，倘若每一装置间的磨损程度值的差值大于预定磨损门槛值，存储器控制电路单元404(或存储器管理电路502)会判定此些装置的运作状态符合第一预定条件，并且对应此些装置的运作状态符合第一预定条件的判断结果来执行第一重新映射操作，但本发明不限于此。厂商可自行设定其他适合的判断方式来判断此些装置的运作状态是否符合第一预定条件。例如，在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)会判断每一装置间的磨损程度值是否大于预定磨损门槛值。倘若此些装置中的一装置(也称，第一装置)的磨损程度值大于预定磨损门槛值，存储器控制电路单元404(或存储器管理电路502)会判定此些装置的运作状态符合第一预定条件，并且对应此些装置的运作状态符合第一预定条件的判断结果来执行第一重新映射操作。特别是，在此另一范例实施例中，预定磨损门槛值会随着此些装置整体的磨损程度的增加来对应提高。

举例来说，假设一开始所有装置的磨损程度值为“0”，并且预定磨损门槛值被设定为“1000”。当第一装置的磨损程度值到达“1001”(大于预定磨损门槛值)时，存储器控制电路单元404(或存储器管理电路502)会执行第一重新映射操作。第一重新操作的运作相似于上述的例子，不赘述于此。应注意的是，在一实施例中，存储器控制电路单元404(或存储器管理电路502)还会选择磨损程度值较第一装置的磨损程度值小的装置来作为第二装置，以执行第一重新映射操作。此外，当存储器控制电路单元404(或存储器管理电路502)判定每一装置的磨损程度值都大于预定磨损门槛值时，存储器控制电路单元404(或存储器管理电路502)会调高预定磨损门槛值。例如，当每一装置的磨损程度值都大于预定磨损门槛值时，存储器控制电路单元404(或存储器管理电路502)还会将预定磨损门槛值从原本的“1000”调整为“2000”。也就是说，存储器控制电路单元404(或存储器管理电路502)也会根据存储器存储装置的整体磨损程度来动态调整预定磨损门槛，以持续对每一装置执行重新映射操作，进而平均每一装置的磨损程度。

值得一提的是，在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)更会从第二装置420(1)的闲置区604(0)的所有实体抹除单元411(5)～411(6)中，根据此些实体抹除单元的抹除次数，从闲置区604(0)的实体抹除单元411(5)～411(6)中选择一个抹除次数最低的实体抹除单元来做为第一实体抹除单元以存储第一数据。也就是说，存储器控制电路单元404(或存储器管理电路502)会从闲置区中选择最年轻的实体抹除区块(例如，抹除次数最少的实体抹除单元)来使用。

此外，在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)执行第一重新映射操作的运作会在第一装置的第一实体抹除单元已被写满且从主机系统接收到更新第一数据的写入指令时被执行。也就是说，当存储器管理电路502判定第一装置420(0)的磨损程度值减去第二装置420(1)的磨损程度值的差值大于预设磨损门槛值时，存储器控制电路单元404(或存储器管理电路502)不会马上执行第一重新映射操作，而是会在原来存储第一数据的第一实体抹除单元已被写满且被更新的第一数据欲写入至另一空白的实体抹除单元之前来执行第一重新映射操作，以将已更新的第一数据写入至第二装置的第一实体抹除单元且重新映射第一逻辑单元至第二装置的第一实体抹除单元。

在本范例实施例中，上述被频繁更新的数据(也称第一数据)，其更新频率会大于存储在没有存储第一数据的其他实体抹除单元的数据(也称第二数据)的更新频率。第一数据例如是文件系统数据，第二数据例如是更新频率较第一数据低的使用者数据。文件系统数据例如是文件配置表(File AllocationTable，简称FAT)、增强型文件系统(New Technology File System，简称NTFS)、延伸文件配置表(Extended File Allocation Table，简称exFAT)、文件系统表(FileSystem Table)、目录(Directory)、主开机记录(Master Boot Record，简称MBR)、GUID磁碟分割表(GUID Partition Table，简称GPT)等其他会被频繁更新的文件系统数据，但本发明不限于此。

例如，在另一实施例中，存储器控制电路单元404(或存储器管理电路502)还可根据逻辑单元的忙碌程度来判断此逻辑数据与对应此逻辑单元的数据的性质。例如，在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)还可记录每一逻辑单元被更新的次数，将最频繁更新的逻辑单元所存储的数据视为第一数据，并且将存储此第一数据的逻辑单元视为第一逻辑单元。接着，在执行重新映射操作的运作中，存储器控制电路单元404(或存储器管理电路502)对此第一数据以及此第一逻辑单元进行重新映射。应注意的是，在一些情况下，存储器控制电路单元404(或存储器管理电路502)会存储更新频率高的使用者数据或是其他型态的数据，而此些更新频率高的数据也可视为第一数据。

值得一提的是，在上述的例子中，在存储器控制电路单元404(或存储器管理电路502)执行完第一重新映射操作之后，假设用以存储第一数据的第一逻辑单元430(0)再被更新(写入)7y次(第一逻辑单元430(0)的写入次数为7x+7y次)时，如上述，由于第一逻辑单元已被重新映射至第二装置420(1)的第一实体抹除单元411(5)，经过对于第二装置420(1)的磨损平衡操作之后，原本第二装置420(1)的每一实体抹除单元的抹除次数会从0次成为1y次。也就是说，通过执行第一重新映射操作，存储器管理电路502会使用磨损程度值较低的装置来存储(频繁更新的)第一数据，进而使可复写式非易失性存储器模块406的每一装置之间磨损程度的差异降低，达到均衡损耗的效果。

图11是根据第一范例实施例所示出的存储器管理方法的流程图。

在步骤S1101中，存储器控制电路单元404(或存储器管理电路502)会配置多个逻辑单元，其中此些逻辑单元包括第一逻辑单元组与第二逻辑单元组。

在步骤S1103中，存储器控制电路单元404(或存储器管理电路502)将第一逻辑单元组的逻辑单元映射至可复写式非易失性存储器模块的多个装置之中的第一装置的实体抹除单元并且将第二逻辑单元组的逻辑单元映射至此些装置之中的第二装置的实体抹除单元，其中主机系统指示将第一数据存储至第一逻辑单元组中的至少一第一逻辑单元，并且第一数据被写入至映射至至少一第一逻辑单元的第一装置的至少一第一实体抹除单元。

在步骤S1105中，存储器控制电路单元404(或存储器管理电路502)会记录每一装置的磨损程度值。

在步骤S1107中，存储器控制电路单元404(或存储器管理电路502)会判断通过第一装置的磨损程度值减去第二装置的磨损程度值所获得的差值是否大于预定磨损门槛值。

倘若通过第一装置的磨损程度值减去第二装置的磨损程度值所获得的差值非大于预定磨损门槛值时，图11的流程会被结束。

倘若存储器管理电路502判定通过第一装置的磨损程度值减去第二装置的磨损程度值所获得的差值大于预定磨损门槛值时，在步骤S1309中，存储器控制电路单元404(或存储器管理电路502)将第一数据存储至第二装置的至少一第一实体抹除单元，并且将第一逻辑单元组的至少一第一逻辑单元重新映射至第二装置的至少一第一实体抹除单元。接着，图11的流程会被结束。

[第二范例实施例]

第二范例实施例在硬件架构上相似于第一范例实施例，而第二范例实施例与第一范例实施例不同的地方在于，第一范例实施例是在第一装置与第二装置间的磨损程度差异过大时，将原来存储在第一装置的第一数据存储至第二装置并且将第一逻辑单元重新映射至第二装置。而第二范例实施例是当完成对于可复写式非易失性存储器的格式化操作或清除所有数据操作后，将映射至每一装置的逻辑单元组互相调换，以使每一逻辑单元组所映射的装置会与原本的不同。换言之，在第二范例实施例中，存储器控制电路单元404(或存储器管理电路502)会判定此些装置的运作状态符合另一个预定条件(也称第二预定条件)后，执行另一种重新映射操作(也称第二重新映射操作)。以下将利用第一范例实施例的元件编号配合图9与图12详细说明此第二范例实施例的另一种重新映射操作的方法与执行此另一种重新映射操作的时机。

图12是根据第二范例实施例所示出的管理逻辑单元组与装置之间的映射的示意图。

在第二范例实施例中，存储器控制电路单元404(或存储器管理电路502)会判断是否从主机系统11接收到格式化指令或清除所有数据指令，并且对可复写式非易失性存储器模块406的所有装置(例如，图12中的第一装置420(0)与第二装置420(1))的实体抹除单元执行抹除操作。倘若所有装置的实体抹除单元因为来自主机系统11的格式化指令或清除所有数据指令，存储器控制电路单元404(或存储器管理电路502)会判定此些装置的运作状态符合第二预定条件，并且对应此些装置的运作状态符合第二预定条件的判断结果来执行第二重新映射操作。换言之，存储器管理电路502会在从主机系统11接收到格式化指令或清除所有数据指令后，执行第二重新映射操作。应注意的是，在另一实施例中，存储器管理电路502会在从主机系统11接收到格式化指令或清除所有数据指令并且对可复写式非易失性存储器模块406的所有装置(例如，图12中的第一装置420(0)与第二装置420(1))的实体抹除单元执行抹除操作之后才执行第二重新映射操作。

具体来说，请参照图9，假设存储器控制电路单元404(或存储器管理电路502)从主机系统11接收到格式化指令或清除所有数据指令，存储器控制电路单元404(或存储器管理电路502)会判定此些装置的运作状态符合第二预定条件并且执行第二重新映射操作。其中，在第二重新映射操作的运作中，存储器控制电路单元404(或存储器管理电路502)除了将第一逻辑单元组440(0)的第一逻辑单元430(0)重新映射至第二装置420(1)的第一实体抹除单元411(1)之外，请参照图12，存储器控制电路单元404(或存储器管理电路502)还会将第一逻辑单元组的其他逻辑单元430(1)～430(4)重新映射至第二装置420(1)的其他实体抹除单元411(0)、411(2)～411(4)。也就是说，存储器控制电路单元404(或存储器管理电路502)会将第一逻辑单元组440(0)的所有逻辑单元430(0)～430(4)重新映射至第二装置420(1)的实体抹除单元411(0)～411(4)。相对地，存储器控制电路单元404(或存储器管理电路502)会将第二逻辑单元组440(1)的所有逻辑单元430(5)～430(9)重新映射至第一装置420(0)的实体抹除单元410(0)～410(4)。换言之，在第二范例实施例中，在接收到格式化指令或清除所有数据的指令下，存储器控制电路单元404(或存储器管理电路502)会执行第二重新映射操作，以将每一逻辑单元组的逻辑单元原本所映射的装置的实体抹除单元换为其他装置的实体抹除单元。应注意的是，所述第二重新映射操作可以在完成对应格式化指令或清除所有数据的指令的抹除操作之前或是完成对应格式化指令或清除所有数据的指令的抹除操作之后被执行。

同样地，在第二重新映射操作执行完后，存储器控制电路单元404(或存储器管理电路502)也会对应更新第一逻辑-实体单元映射表与第二逻辑-实体单元映射表。应注意的是，相似于上述对于图10的说明，在图12中，由于第一逻辑单元430(0)已被重新映射至第二装置420(1)的第一实体抹除单元411(1)，因此经过对于第二装置420(1)的磨损平衡操作之后，原本第二装置420(1)的每一实体抹除单元的抹除次数会从0次成为1y次。也就是说，在经过第二范例实施例所提供的重新映射操作之后，每一装置间的磨损程度的差异也会因此而减小。

值得一提的是，在第二范例实施例中，存储器控制电路单元404(或存储器管理电路502)会根据每一装置的磨损程度值来选择磨损程度值最小的装置以进行第二重新映射操作。举例来说，请参照图9，第一装置420(0)的磨损程度值为1x，第二装置420(1)的磨损程度值为0，第二装置420(1)的磨损程度值是可复写式非易失性存储器模块406的所有装置(第一装置420(0)与第二装置420(1))的磨损程度值中最小的。当存储器管理电路502执行第二重新映射操作时，存储器管理电路502会选择第二装置420(1)来进行第二重新映射操作。也就是说，在此情况下，如图12所示出，存储器控制电路单元404(或存储器管理电路502)会将第一逻辑单元组440(0)的逻辑单元430(0)～430(4)映射至第二装置420(1)的实体抹除单元411(0)～411(4)，并将第二逻辑单元组440(1)的逻辑单元430(5)～430(9)映射至第一装置420(0)的实体抹除单元410(0)～410(4)。必须了解的是，图9是以可复写式非易失性存储器模块406具有两个装置来说明，因此，在执行第二重新映射操作时，第一装置与第二装置的映射会彼此交换，然而，本发明不限于此。例如，在可复写式非易失性存储器模块406具有三个装置的例子中，根据每一装置的磨损程度值，存储器控制电路单元404(或存储器管理电路502)可能会选择第一与第二装置来进行上述第二重新映射操作；或者选择第一与第三装置来进行上述第二重新映射操作；或者选择第二与第三装置来进行上述第二重新映射操作。

图13是根据第二范例实施例所示出的存储器管理方法的流程图。

在步骤S1301中，存储器控制电路单元404(或存储器管理电路502)会配置多个逻辑单元，其中此些逻辑单元包括第一逻辑单元组与第二逻辑单元组。

在步骤S1303中，存储器控制电路单元404(或存储器管理电路502)将第一逻辑单元组的逻辑单元映射至此些装置之中的第一装置的实体抹除单元并且将第二逻辑单元组的逻辑单元映射至此些装置之中的第二装置的实体抹除单元，其中主机系统指示将第一数据存储至第一逻辑单元组中的至少一第一逻辑单元，并且第一数据被写入至映射至至少一第一逻辑单元的第一装置的至少一第一实体抹除单元。

在步骤S1305中，存储器控制电路单元404(或存储器管理电路502)从主机系统接收到格式化指令或清除所有数据指令。

在步骤S1307中，存储器控制电路单元404(或存储器管理电路502)对可复写式非易失性存储器模块的装置的实体抹除单元执行抹除操作。

在步骤S1309中，存储器控制电路单元404(或存储器管理电路502)将第一逻辑单元组的逻辑单元重新映射至第二装置的实体抹除单元，以及将第二逻辑单元组的逻辑单元重新映射至第一装置的实体抹除单元。之后，图13的流程会被结束。

值得一提的是，如上所述，在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)还可记录每一装置的磨损程度值。藉此，在步骤S1309中，存储器管理电路502可选择此些装置中磨损程度值最小的第二装置的实体抹除单元来被第一逻辑单元组的逻辑单元重新映射，并且将原本映射至第二装置的实体抹除单元的第二逻辑单元组的逻辑单元重新映射至第一装置的实体抹除单元。

值得一提的是，在本发明的范例实施例中，存储第一数据的第一实体抹除单元的数目为1个，但本发明不限于此。例如，在其他范例实施例中，存储第一数据的第一实体抹除单元的数目为2个或是2个以上。同样地，主机系统11指示存储第一数据的第一逻辑单元的数目也可以是1个或是多于1个的数目。

此外，在上述的范例实施例中，存储器管理电路502会根据每一装置的平均抹除次数来做为每一装置的磨损程度值，但本发明不限于此。例如，在另一范例实施例中，存储器管理电路502可根据每一装置的平均写入次数，或是每一装置的平均抹除次数的倍数与每一装置的平均写入次数的另一倍数的总和来做为每一装置的磨损程度值。此外，在另一范例实施例中，存储器管理电路502也可根据每一装置的平均错误比特数目或其他与装置的磨损程度有关的信息或其组合来计算每一装置的磨损程度值。

综上所述，本范例实施例所提供的存储器管理方法、存储器控制电路单元与存储器存储装置会记录可复写式非易失性存储器的每一装置的磨损程度值，并且当一装置的磨损程度与另一装置的磨损程度差异过大时，执行重新映射操作，以将频繁更新或存取的数据所对应的逻辑单元从磨损程度较大的装置的实体抹除单元重新映射至磨损程度较低的装置的实体抹除单元。另外，本发明的范例实施例所提供的存储器管理方法、存储器控制电路单元与存储器存储装置还会在对存储在每一装置的全部数据进行抹除操作后或是对每一装置进行格式化操作后，将原本映射至每一装置的实体抹除单元的逻辑单元互相调换。如此一来，本范例实施例所提供的存储器管理方法、存储器控制电路单元与存储器存储装置可有效地平均可复写式非易失性存储器中每一装置的磨损程度，进而延长存储器存储装置的寿命。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种存储器管理方法，用于一可复写式非易失性存储器模块，其特征在于，该可复写式非易失性存储器模块具有多个装置，并且每一该些装置具有多个实体抹除单元，该存储器管理方法包括：

配置多个逻辑单元，其中该些逻辑单元至少被分为一第一逻辑单元组与一第二逻辑单元组；

将该第一逻辑单元组的逻辑单元映射至该些装置之中的一第一装置的实体抹除单元并且将该第二逻辑单元组的逻辑单元映射至该些装置之中的一第二装置的实体抹除单元；

从一主机系统接收存储至该第一逻辑单元组中的至少一第一逻辑单元的一第一数据，并且将该第一数据写入至映射至该至少一第一逻辑单元的该第一装置的至少一第一实体抹除单元；以及

倘若该些装置的一操作状态符合一预定条件，执行对应该预定条件的一重新映射操作。

2.根据权利要求1所述的存储器管理方法，其特征在于，上述倘若该些装置的该运作状态符合该预定条件，执行对应该预定条件的该重新映射操作的步骤包括：

记录每一该些装置的一磨损程度值；以及

倘若该第一装置的该磨损程度值大于一预定磨损门槛值时，判定该些装置的该操作状态符合一第一预定条件，并且执行对应该第一预定条件的一第一重新映射操作，

其中该第一重新映射操作包括将该第一数据存储至该第二装置的该至少一第一实体抹除单元，并且将该第一逻辑单元组的该至少一第一逻辑单元重新映射至该第二装置的该至少一第一实体抹除单元。

3.根据权利要求2所述的存储器管理方法，其特征在于，上述执行该第一重新映射操作的步骤是在该第一装置的该至少一第一实体抹除单元已被写满且从该主机系统接收到更新该第一数据的一写入指令时被执行。

4.根据权利要求1所述的存储器管理方法，其特征在于，上述倘若该些装置的该运作状态符合该预定条件，执行对应该预定条件的该重新映射操作的步骤包括：

倘若从该主机系统接收到一格式化指令或一清除所有数据指令，判定该些装置的该运作状态符合一第二预定条件，并且执行对应该第二预定条件的一第二重新映射操作，

其中该第二重新映射操作包括将该第一逻辑单元组的该至少一第一逻辑单元重新映射至该第二装置的该至少一第一实体抹除单元，将该第一逻辑单元组的其他逻辑单元重新映射至该第二装置的其他实体抹除单元，并且将该第二逻辑单元组的逻辑单元重新映射至该第一装置的实体抹除单元。

5.根据权利要求4所述的存储器管理方法，其特征在于，还包括：

记录每一该些装置的一磨损程度值，其中该第二装置的该磨损程度值小于该些装置之中其他装置的磨损程度值。

6.根据权利要求4所述的存储器管理方法，其特征在于，该重新映射操作还包括依据该第二装置的每一该些实体抹除单元的抹除次数选择该第二装置的该至少一第一实体抹除单元，其中该第二装置的该至少一第一实体抹除单元的抹除次数小于该第二装置的其他实体抹除单元的抹除次数。

7.根据权利要求1所述的存储器管理方法，其特征在于，该第一数据的一更新频率大于一第二数据的该更新频率，其中该第二数据是被存储在该些实体抹除单元中非存储该第一数据的其他实体抹除单元的数据。

8.一种存储器控制电路单元，用于一可复写式非易失性存储器模块，其特征在于，该可复写式非易失性存储器模块具有多个装置，并且每一该些装置具有多个实体抹除单元，该存储器控制电路单元包括：

一主机接口，用以电性连接至一主机系统；

一存储器接口，用以电性连接至该可复写式非易失性存储器模块；

一存储器管理电路，电性连接至该主机接口与该存储器接口，并且用以配置多个逻辑单元，其中该些逻辑单元包括一第一逻辑单元组与一第二逻辑单元组，

其中该存储器管理电路还用以将该第一逻辑单元组的逻辑单元映射至该些装置之中的一第一装置的实体抹除单元并且将该第二逻辑单元组的逻辑单元映射至该些装置之中的一第二装置的实体抹除单元，

其中该存储器管理电路还用以从一主机系统接收存储至该第一逻辑单元组中的至少一第一逻辑单元的一第一数据，并且将该第一数据写入至映射至该至少一第一逻辑单元的该第一装置的至少一第一实体抹除单元，

其中倘若该些装置的一运作状态符合一预定条件，该存储器管理电路还用以执行对应该预定条件的一重新映射操作。

9.根据权利要求8所述的存储器控制电路单元，其特征在于，在上述倘若该些装置的该运作状态符合该预定条件，该存储器管理电路还用以执行对应该预定条件的该重新映射操作的运作中，

该存储器管理电路记录每一该些装置的一磨损程度值，

其中倘若通过该第一装置的该磨损程度值减去该第二装置的该磨损程度值所获得的一差值大于一预定磨损门槛值时，该存储器管理电路判定该些装置的该运作状态符合一第一预定条件，并且执行对应该第一预定条件的一第一重新映射操作，

其中该第一重新映射操作包括将该第一数据存储至该第二装置的该至少一第一实体抹除单元，并且将该第一逻辑单元组的该至少一第一逻辑单元重新映射至该第二装置的该至少一第一实体抹除单元。

10.根据权利要求9所述的存储器控制电路单元，其特征在于，上述存储器管理电路执行该第一重新映射操作的运作是在该第一装置的该至少一第一实体抹除单元已被写满且存储器管理电路从该主机系统接收到更新该第一数据的一写入指令时被执行。

11.根据权利要求8所述的存储器控制电路单元，其特征在于，在上述倘若该些装置的该运作状态符合该预定条件，该存储器管理电路还用以执行对应该预定条件的该重新映射操作的运作中，

倘若该存储器管理电路从该主机系统接收到一格式化指令或一清除所有数据指令，该存储器管理电路判定该些装置的该运作状态符合一第二预定条件，并且执行对应该第二预定条件的一第二重新映射操作，

其中该第二重新映射操作包括该存储器管理电路将该第一逻辑单元组的该至少一第一逻辑单元重新映射至该第二装置的该至少一第一实体抹除单元，将该第一逻辑单元组的其他逻辑单元重新映射至该第二装置的其他实体抹除单元，并且将该第二逻辑单元组的逻辑单元重新映射至该第一装置的实体抹除单元。

12.根据权利要求11所述的存储器控制电路单元，其特征在于，该存储器管理电路记录每一该些装置的一磨损程度值，并且该第二装置的该磨损程度值小于该些装置之中其他装置的磨损程度值。

13.根据权利要求11所述的存储器控制电路单元，其特征在于，在上述该存储器管理电路还用以执行该第二重新映射操作的运作中，

该存储器管理电路依据该第二装置的每一该些实体抹除单元的抹除次数选择该第二装置的该至少一第一实体抹除单元，其中该第二装置的该至少一第一实体抹除单元的抹除次数小于该第二装置的其他实体抹除单元的抹除次数。

14.根据权利要求8所述的存储器控制电路单元，其特征在于，该第一数据的一更新频率大于一第二数据的该更新频率，其中该第二数据是被存储在该些实体抹除单元中非存储该第一数据的其他实体抹除单元的数据。

15.一种存储器存储装置，其特征在于，包括：

一连接接口单元，用以电性连接至一主机系统；

一可复写式非易失性存储器模块，具有多个装置，其中每一该些装置具有多个实体抹除单元；

一存储器控制电路单元，电性连接至该连接接口单元与该可复写式非易失性存储器模块，

其中该存储器控制电路单元用以配置多个逻辑单元，其中该些逻辑单元包括一第一逻辑单元组与一第二逻辑单元组，

其中该存储器控制电路单元还用以将该第一逻辑单元组的逻辑单元映射至该些装置之中的一第一装置的实体抹除单元并且将该第二逻辑单元组的逻辑单元映射至该些装置之中的一第二装置的实体抹除单元，

其中该存储器控制电路单元还用以从一主机系统接收存储至该第一逻辑单元组中的至少一第一逻辑单元的一第一数据，并且将该第一数据写入至映射至该至少一第一逻辑单元的该第一装置的至少一第一实体抹除单元，

其中倘若该些装置的一运作状态符合一预定条件，该存储器控制电路单元还用以执行对应该预定条件的一重新映射操作。

16.根据权利要求15所述的存储器存储装置，其特征在于，在上述倘若该些装置的该运作状态符合该预定条件，该存储器控制电路单元还用以执行对应该预定条件的该重新映射操作的运作中，

该存储器控制电路单元记录每一该些装置的一磨损程度值，

其中倘若通过该第一装置的该磨损程度值减去该第二装置的该磨损程度值所获得的一差值大于一预定磨损门槛值时，该存储器控制电路单元判定该些装置的该运作状态符合一第一预定条件，并且执行对应该第一预定条件的一第一重新映射操作，

其中该第一重新映射操作包括将该第一数据存储至该第二装置的该至少一第一实体抹除单元，并且将该第一逻辑单元组的该至少一第一逻辑单元重新映射至该第二装置的该至少一第一实体抹除单元。

17.根据权利要求16所述的存储器存储装置，其特征在于，上述存储器控制电路单元执行该第一重新映射操作的运作是在该第一装置的该至少一第一实体抹除单元已被写满且存储器控制电路单元从该主机系统接收到更新该第一数据的一写入指令时被执行。

18.根据权利要求15所述的存储器存储装置，其特征在于，在上述倘若该些装置的该运作状态符合该预定条件，该存储器控制电路单元还用以执行对应该预定条件的该重新映射操作的运作中，

倘若该存储器控制电路单元从该主机系统接收到一格式化指令或一清除所有数据指令，该存储器控制电路单元判定该些装置的该操作状态符合一第二预定条件，并且执行对应该第二预定条件的一第二重新映射操作，

其中该第二重新映射操作包括该存储器控制电路单元将该第一逻辑单元组的该至少一第一逻辑单元重新映射至该第二装置的该至少一第一实体抹除单元，将该第一逻辑单元组的其他逻辑单元重新映射至该第二装置的其他实体抹除单元，并且将该第二逻辑单元组的逻辑单元重新映射至该第一装置的实体抹除单元。

19.根据权利要求18所述的存储器存储装置，其特征在于，该存储器控制电路单元记录每一该些装置的一磨损程度值，并且该第二装置的该磨损程度值小于该些装置之中其他装置的磨损程度值。

20.根据权利要求18所述的存储器存储装置，其特征在于，在上述该存储器控制电路单元还用以执行该第二重新映射操作的运作中，

该存储器控制电路单元依据该第二装置的每一该些实体抹除单元的抹除次数选择该第二装置的该至少一第一实体抹除单元，其中该第二装置的该至少一第一实体抹除单元的抹除次数小于该第二装置的其他实体抹除单元的抹除次数。

21.根据权利要求15所述的存储器存储装置，其特征在于，该第一数据的一更新频率大于一第二数据的该更新频率，其中该第二数据是被存储在该些实体抹除单元中非存储该第一数据的其他实体抹除单元的数据。