CN105957932A - 晶片接合方法及发光二极管的制作方法 - Google Patents

晶片接合方法及发光二极管的制作方法 Download PDF

Info

Publication number
CN105957932A
CN105957932A CN201610500628.7A CN201610500628A CN105957932A CN 105957932 A CN105957932 A CN 105957932A CN 201610500628 A CN201610500628 A CN 201610500628A CN 105957932 A CN105957932 A CN 105957932A
Authority
CN
China
Prior art keywords
wafer
light emitting
substrate
layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610500628.7A
Other languages
English (en)
Other versions
CN105957932B (zh
Inventor
钟秉宪
盛翠翠
董仲伟
吴俊毅
吴超瑜
王笃祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Sanan Optoelectronics Co Ltd
Original Assignee
Tianjin Sanan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Sanan Optoelectronics Co Ltd filed Critical Tianjin Sanan Optoelectronics Co Ltd
Priority to CN201610500628.7A priority Critical patent/CN105957932B/zh
Publication of CN105957932A publication Critical patent/CN105957932A/zh
Application granted granted Critical
Publication of CN105957932B publication Critical patent/CN105957932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供的晶片接合方法及发光二极管的制作方法,其透过预先改变异质材料在键合前的内应力,使得异质材料在键合后的翘曲度得以获得改善,所述晶片接合方法包括以下步骤:一种晶片接合的方法,包括步骤:(1)提供目标晶片和接合用晶片;(2)研磨接合用晶片的上表面,形成具有机械残留应力的粗糙面,使得所述接合用晶片呈现翘曲状态;(3)在所述接合用晶片上形成键合层;(4)将所述目标晶片与所述接合用晶片键合,所述接合用晶片的内应力抵消键合过程中因目标晶片与接合晶片的热膨胀系数不同所产生的内应力。

Description

晶片接合方法及发光二极管的制作方法
技术领域
本发明涉及半导体制造领域,具体的说是一种改善翘曲度的发光二极管及其制作方法。
背景技术
发光二极管具有低能耗,高寿命,稳定性好,体积小,响应速度快以及发光波长稳定等良好光电特性,被广泛应用于照明、家电、显示屏及指示灯等领域。近年来,为了提高LED发光功率和效率,发展了衬底转移技术,例如在衬底上通过MOCVD沉积外延层薄膜,然后采用接合技术将外延薄膜黏结到半导体或金属基板上,并去除衬底,如图1所示。
当采用晶片接合时,由于外延片与接合基板的膨胀系数的差别,使得高温高压键合后,回到室温时,在异质材料间存在内应力。片源受内应力的作用呈现翘曲状态,如图2和3所示,给后续工序的操作造成不便,增加破片隐患,导致良率损失影响产品品质。
发明内容
针对上述问题,本发明透过预先改变异质材料在键合前的内应力,使得异质材料在键合后的翘曲度得以获得改善。
本发明的技术方案为:一种晶片接合的方法,包括步骤:(1)提供目标晶片和一接合用晶片;(2)研磨接合用晶片的上表面,形成具有机械残留应力的粗糙面,使得所述接合用晶片呈现翘曲状态;(3)在所述接合用晶片上形成键合层;(4)将所述目标晶片与所述接合用晶片键合,所述接合用晶合的内应力抵消键合过程中因目标晶片与接合用晶片的热膨胀系数不同所产生的内应力。
优选地,所述目标晶片为半导体外延片,如发光二极管外延片或太阳能外延片,所述接合用晶片为键合基板,诸如Si片。
优选地,所述步骤(2)中使用颗粒粒径为8.0~15.0μm的研磨粉进行研磨Si片的上表面,形成具有机械残留应力的粗糙面,经研磨后的Si表面的粗糙度Ra值为300nm~500nm,翘曲度为5.0~15.0mm。
本发明进一步提供了一种发光二极管的制作方法,包括以下步骤:(1)提供一生长衬底,在其上形成发光外延结构;(2)选择一基板,研磨所述基板的上表面,形成具有机械残留应力的粗糙面,使得所述基板呈现翘曲状态;(3)在所述基板的粗糙面上沉积键合层;(4)将所述发光外延结构与所述基板进行键合,在此过程中所述基板的内应力抵消键合过程中因外延片与基板的热膨胀系数不同所产生的内应力;(5)去除生长衬底。
优选地,所述步骤(2)中采用研磨粉进行研磨所述基板的上表面,所述研磨粉颗粒粒径为8.0~15.0μm。
优选地,所述步骤(2)中研磨后的基板的粗糙面的粗糙度Ra值为300nm~500nm。
优选地,所述步骤(2)中研磨后的基板的翘曲度为5.0~15.0mm。
优选地,所述步骤(3)中的键合层为NiSn键合层。
优选地,上述发光二极管的制作方法还包括步骤(6):在所述基板的下表面形成一具有张应力的电极层,所述电极层的张压力作用于其上结构,以抵消所述发光二极管结构存在的压缩应力。
优选地,所述电极层包括粘附层、张应力层,其中张应力层的厚度为500nm以上。
优选地,所述张应力层选择张应力较大且可作为半导体器件电极的金属,如为镍、钽或钼等。
优选地,所述电极层为Ti/Ni/Au,其中Ni层的厚度为500nm以上。
优选地,所述步骤(6)中采用蒸镀形成所述Ni层,其蒸镀速率≤0.5nm/s,蒸镀真空度≤10-3Pa。
本发明还提供了一种发光二极管,包括:基板、位于所述基板上表面的金属键合层、位于所述金属键合层之上的发光外延结构、位于所述发光外延结构上面的顶电极及形成于所述基板的下表面的一具有张应力的电极层,所述电极层的张压力作用于所述外延结构,以抵消所述发光外延结构存在的压缩应力。其中,电极层的材料选择张应力较大且可作为半导体器件电极的金属,如镍、钽、钼等。
优选地,所述电极层包括粘附层和张应力层,其中张应力层的厚度为500nm以上。
优选地,所述电极层为Ti/Ni/Au,采用蒸镀形成所述Ni层。经过研究发现,Ni层蒸镀厚度、蒸镀速率、蒸镀真空度和基板温度均会对翘曲改善程度有影响,在一个较佳实施例中,所述Ni层厚度≥500nm,蒸镀速率≤0.5nm/s,蒸镀真空度≤10-3Pa ,基板温度≤40℃。
本发明至少具备以下有益效果:(一)预先透过研磨的方式,使基板取得了带有与键合后片源翘曲方向相反的形变(相反方向的内应力),以抵消高温高压键合过程材料因热膨胀系数不同所产生的内应力,使得异质材料在键合后的翘曲度得以获得改善,减少了后续的黄光对位偏移,切割偏移等问题,所造成的良率损失;(二)通过在基板的下表面设置具有张应力的电极层,利用金属薄膜的张应力,进一步改善片源翘曲。
附图说明
图1示意了现有的一种晶片键合示意图。
图2~3示意了图1所示键合后的晶片状态图,其呈翘曲状态。
图4显示本发明实施例1的一种发光二极管的制作流程图。
图5-6显示了本发明实施例1的一种发光二极管的过程示意图。
图7显示了采用图4所示制作方法获得的晶片状态图,其有效改善了晶片的翘曲问题。
图8显示本发明实施例2的一种发光二极管的制作流程图。
图9显示了采用图8所示的制作方法获得的发光二极管的示意图。
图10显示本发明实施例3的一种发光二极管的制作流程图。
图中:
110、210:生长衬底;
120、220:外延层;
130、230:键合基板;
140、240:键合层;
250:具有张应力的电极层;
260:顶面电极。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
发明人经过大量研究发现,前述背景技术中提及的晶片接合后产生的片源弯曲或翘曲问题,很大程度上由于接合工艺造成(包含接合材料及其组成分比例),例如采用镍锡(NiSn)键合,其明显出现翘曲问题,而采用金金(Au/Au)键合,则不会出现明显的翘曲问题。当具有不同内应力大小的外延片,在经过同样的键合结构(如镍锡键合)后,接着去除生长衬底后,片源翘曲度差异不大。基于此,下面各实施提出一种用于改善晶片键后的翘曲度的晶片接合方法,具体以发光二极管的制作方法为例,进行详细说明。
图4显示了本发明第一个较佳实施之一种发光二极管的制作流程图,其主要包括步骤S110~S150,下面以四元系发光二极管为例进行说细说明。
步骤S110:提供生长衬底210,在其上形成发光外延结构220。在本实施例,生长衬底可选用GaAs衬底,发光外延结构220为常规外延结构即可,一般可包含n型半导体层、有源层、p型半导体层。
步骤S120:选择基板230,预先通过研磨的方式,使得基板发生与键合后片源翘曲方向相反的形变,具体为使用颗粒粒径为8.0~15.0μm的研磨粉进行研磨基板的上表面,形成具有机械残留应力的粗糙面,其粗糙度Ra值为300nm~500nm,使得基板230呈现翘曲状态,如图5所示。在本实施例,选用Si片作为基板230,选用碳化硅颗粒作为研磨粉,其颗粒粒径为10.1~12.7μm,研磨后的Si片上表面经台阶仪测得的粗糙度Ra值为4400±600Å,Si片的翘曲度为~10 mm。
步骤S130:在基板230的粗糙面上沉积金属键合层240。在本实施例中,采用NiSn键合层。
步骤S140:将前述外延片与基板进行键合。具体为:将外延片和Si晶片放置于键合治具并放入键合设备内,控制键合设备腔体的温度为200℃~500℃,压力为800kgf~18000kgf,实现粘结,请参看附图6。在此过程中,用于键合的Si片预先透过研磨获得的反向内应力,抵消了高温高压键合过程中材料因热膨胀系数不同所产生的内应力,使得异质材料在键合后的翘曲度得以获得改善,图7显示了键合后的实物照片图,其基本呈平坦状态,未发生明显翘曲现象。
步骤S150:去除生长衬底。
在本实施中,预先透过研磨的方式,使Si片取得了带有与键合后片源翘曲方向相反的形变,以抵消高温高压键合过程中材料因热膨胀系数不同所产生的内应力,使得异质材料在键合后的翘曲度得以获得改善。从图7可看出,上述方法有效改善了发光二极管晶片接合后的翘曲问题,可以有效减少后续的黄光对位偏移、切割偏移等问题所造成的良率损失。
图8显示了本发明第二个较佳实施之一种发光二极管的制作流程图,其主要包括步骤S210~S250:
步骤S210:提供生长衬底,在其上形成发光外延结构;
步骤S220:选择一基板,在其上表面沉积金属键合层;
步骤S230:将发光外延结构与基板键合;
步骤S240:去除生长衬底;
步骤S250:在基板的下表面形成具有张应力的电极层,电极层的张压力作用于其上结构,以抵消发光二极管结构存在的压缩应力。
薄膜应力通常分为张应力和压应力。在压应力作用下,薄膜有向表面扩张的趋势,在极限情况下,压应力使薄膜向基板内侧卷曲,而在张应力作用下,薄膜本身有收缩趋势,如果膜层的张应力超过薄膜的弹性限度,薄膜就会破裂,破裂时离开基板而翘起,或连带基板一同翘起。基于此,本实施例选取张应力较大且可作为半导体器件电极的金属材料(如镍/钽/钼),生长于曲翘的wafer片源的背面作为电极层,以此将翘曲度拉回。
图9显示了采用上述方法制备的一种发光二极管芯片,其自下至上包括:背面电极层250、基板230、金属键合层240、发光外延叠层220和顶面电极260,其中发光外延叠层包含第一半导体层221、有源层222和第二半导体导223。在本实施例中,在基板230的背面制作具有张应力的电极层250,电极层250的张应力作用于所述外延结构,以抵消发光外延结构存在的压缩应力。
具体的,电极层250为Ti/Ni/Au结构,其中Ti层作为中间粘附层,避免镍层与基板粘附性差导致镍层脱落, Ni层作为张应力层,厚度为500nm以上。发明人经过大量研究发现,Ni层蒸镀厚度、蒸镀速率、蒸镀真空度和基板温度均会对翘曲改善程度有影响,因此控制Ni的形成条件至关重要,在本实施例中,Ni层厚度≥500nm,蒸镀速率≤0.5nm/s,蒸镀真空度≤10-3Pa ,基板温度≤40℃。
在本实施例中,通过下电极材料的设计,利用金属薄膜的张应力,改善片源曲翘。
图10显示了本发明第三个较佳实施之一种发光二极管的制作流程图,其主要包括步骤S310~S360。其中步骤S310~S350与第一个较佳实施例的步骤S110~S150相同,当完成步骤SS310~S350后,无法完全消除片源的翘曲问题时,可进一步在基板的背面形成具有张应力的电极层,利用金属薄膜的张应力,进一步改善片源曲翘,此部分请直接参考第二个实施例的内容。
很明显地,本发明的说明不应理解为仅仅限制在上述实施例,而是包括利用本发明构思的所有可能的实施方式。

Claims (13)

1.一种晶片接合的方法,包括步骤:(1)提供目标晶片和接合用晶片;(2)研磨所述接合用晶片的上表面,形成具有机械残留应力的粗糙面,使得所述接合用晶片呈现翘曲状态;(3)在所述接合用晶片的粗糙面上形成键合层;(4)将所述目标晶片与所述接合用晶片键合,所述接合用晶片的内应力抵消键合过程中因目标晶片与接合晶片的热膨胀系数不同所产生的内应力。
2.根据权利要求1所述的晶片接合的方法,其特征在于:所述目标晶片为发光二极管外延片,所述接合用晶片为Si片。
3.根据权利要求2所述的晶片接合的方法,其特征在于:所述步骤(2)中使用颗粒粒径为8.0~15.0μm的研磨粉研磨Si片的上表面,形成具有机械残留应力的粗糙面,经研磨后的Si表面的粗糙度Ra值为300nm~500nm,翘曲度为5.0~15.0mm。
4.发光二极管的制作方法,包括以下步骤:
(1)提供一生长衬底,在其上形成发光外延结构;
(2)选择一基板,研磨所述基板的上表面,形成具有机械残留应力的粗糙面,使得所述基板呈现翘曲状态;
(3)在所述基板的粗糙面上沉积键合层;
(4)将所述发光外延结构与所述基板进行键合,所述基板的内应力抵消键合过程中因外延片与基板的热膨胀系数不同所产生的内应力;
(5)去除生长衬底。
5.根据权利要求4所述的发光二极管的制作方法,其特征在于:所述步骤(2)中采用研磨粉进行研磨所述基板的上表面,所述研磨粉颗粒粒径为8.0~15.0μm。
6.根据权利要求4所述的发光二极管的制作方法,其特征在于:所述步骤(2)中研磨后的基板的粗糙面的粗糙度Ra值为300nm~500nm。
7.根据权利要求4所述的发光二极管的制作方法,其特征在于:所述步骤(2)中研磨后的基板的翘曲度为5.0~15.0mm。
8.根据权利要4所述的发光二极管的制作方法,其特征在于:还包括步骤(6):在所述基板的下表面形成一具有张应力的电极层,所述电极层的张压力作用于其上结构,以抵消所述发光二极管结构存在的压缩应力。
9.根据权利要求8所述的发光二极管的制作方法,其特征在于:所述电极层包括粘附层、张应力层,其中张应力层的厚度为500nm以上。
10.根据权利要求9所述的发光二极管的制作方法,其特征在于:所述张应力层的材料为镍、钽或钼。
11.根据权利要求9所述的发光二极管的制作方法,其特征在于:所述电极层为Ti/Ni/Au,其中Ni层的厚度为500nm以上。
12.根据权利要求11所述的发光二极管的制作方法,其特征在于:所述步骤(6)中采用蒸镀形成所述Ni层,其蒸镀速率≤0.5nm/s,蒸镀真空度≤10-3Pa。
13.发光二极管,采用上述权利要求4~12中的任一项制作方法制得。
CN201610500628.7A 2016-06-30 2016-06-30 晶片接合方法及发光二极管的制作方法 Active CN105957932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610500628.7A CN105957932B (zh) 2016-06-30 2016-06-30 晶片接合方法及发光二极管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610500628.7A CN105957932B (zh) 2016-06-30 2016-06-30 晶片接合方法及发光二极管的制作方法

Publications (2)

Publication Number Publication Date
CN105957932A true CN105957932A (zh) 2016-09-21
CN105957932B CN105957932B (zh) 2018-10-09

Family

ID=56902468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610500628.7A Active CN105957932B (zh) 2016-06-30 2016-06-30 晶片接合方法及发光二极管的制作方法

Country Status (1)

Country Link
CN (1) CN105957932B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634389A (zh) * 2019-08-30 2019-12-31 昆山工研院新型平板显示技术中心有限公司 一种基板的制备方法
CN110850609A (zh) * 2019-11-21 2020-02-28 中国电子科技集团公司第二十六研究所 一种低应力声光器件及其制备方法
US20210343574A1 (en) * 2020-04-29 2021-11-04 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612290A (zh) * 2003-10-30 2005-05-04 住友电气工业株式会社 半导体用氮化物衬底的制备方法及氮化物半导体衬底
KR101331469B1 (ko) * 2012-04-23 2013-11-21 국방과학연구소 양극 접합된 실리콘/유리 기판 결합체의 휨 저감방법
CN105514224A (zh) * 2014-09-25 2016-04-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612290A (zh) * 2003-10-30 2005-05-04 住友电气工业株式会社 半导体用氮化物衬底的制备方法及氮化物半导体衬底
KR101331469B1 (ko) * 2012-04-23 2013-11-21 국방과학연구소 양극 접합된 실리콘/유리 기판 결합체의 휨 저감방법
CN105514224A (zh) * 2014-09-25 2016-04-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底的制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634389A (zh) * 2019-08-30 2019-12-31 昆山工研院新型平板显示技术中心有限公司 一种基板的制备方法
CN110634389B (zh) * 2019-08-30 2021-10-12 昆山工研院新型平板显示技术中心有限公司 一种基板的制备方法
CN110850609A (zh) * 2019-11-21 2020-02-28 中国电子科技集团公司第二十六研究所 一种低应力声光器件及其制备方法
US20210343574A1 (en) * 2020-04-29 2021-11-04 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods

Also Published As

Publication number Publication date
CN105957932B (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
JP6091530B2 (ja) GaN成長に使用される複合基板の製造方法
US8222663B2 (en) Light emitting device and method of manufacturing the same
US20110237008A1 (en) Optoelectronic substrate and methods of making same
CN1964090B (zh) 氮化物基半导体器件及其制造方法
CN105957932B (zh) 晶片接合方法及发光二极管的制作方法
CN103633200B (zh) 利用硅衬底制备垂直结构氮化镓基发光二极管器件的方法
JP2007305999A (ja) 垂直構造窒化ガリウム系led素子の製造方法
CN104393125B (zh) 一种发光元件的制备方法
JP2009514198A (ja) 金属支持基板を備えた半導体発光デバイス
CN106374020A (zh) 一种薄膜芯片的制作方法及其薄膜芯片
CN102751415B (zh) 具有垂直结构的发光器件及其制造方法
CN103633199B (zh) 利用蓝宝石衬底制备垂直结构氮化镓基发光二极管的方法
CN100464437C (zh) 一种提高芯片轴向出光亮度的方法
CN102074624B (zh) Led外延片的制备方法及装置
CN106876547B (zh) 薄膜型发光二极管及其制作方法
CN204144301U (zh) 一种垂直结构发光二极管
US20140124818A1 (en) Light emitting device and method of fabricating the same
CN105047769A (zh) 一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法
CN111180562B (zh) 一种用于沉积铟镓氮量子阱的有锥形坑且含铝成分的薄层
CN202678397U (zh) 一种垂直结构的led芯片
CN111564545A (zh) 一种蓝宝石复合衬底及其制作方法
CN204577403U (zh) 一种晶片键合治具
CN105633222B (zh) 垂直式发光二极管的制造方法
TWI360236B (en) Manufacturing method of self-separation layer
CN218498087U (zh) 一种复合衬底及半导体结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant