CN105917663A - 光交换机架构 - Google Patents
光交换机架构 Download PDFInfo
- Publication number
- CN105917663A CN105917663A CN201580004939.8A CN201580004939A CN105917663A CN 105917663 A CN105917663 A CN 105917663A CN 201580004939 A CN201580004939 A CN 201580004939A CN 105917663 A CN105917663 A CN 105917663A
- Authority
- CN
- China
- Prior art keywords
- switch
- sub
- optical switch
- unit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0037—Operation
- H04Q2011/0039—Electrical control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0037—Operation
- H04Q2011/005—Arbitration and scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0052—Interconnection of switches
- H04Q2011/0056—Clos
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Physics & Mathematics (AREA)
- Optical Communication System (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Mathematical Physics (AREA)
Abstract
一种光交换机包括第一级和第二级,第一级包括N个光输入端和N个第一子交换机,其中,N是2的整数次幂并且是16或更大,以及其中,每个第一子交换机包括光输入端中的1个光输入端和4个第一输出端,第二级耦接至第一级并且包括16个第二子交换机,其中,每个第二子交换机包括M个第二输入端和M个第二输出端,并且其中,M等于N/4。
Description
相关申请的交叉引用
本申请要求于2014年8月14日由Hamid Mehrvar提交的题目为“OpticalSwitch(光交换机)”的第62/037,460号美国临时专利申请以及于2015年8月7日提交的第14/821,034号美国专利申请的优先权,其二者通过引用合并至本文中。
背景技术
高性能计算(High-performance computing,HPC)在短时间段内实现大的计算能力。HPC可以以每秒浮点运算次数(floating point operations per second,FLOPS)为单位来衡量。与之相对,高吞吐量计算(high-throughput computing,HTC)在长时间段例如数个星期或数个月内完成大量的计算任务。在分布式网络中,HTC使用多个中央处理单元(central processing unit,CPU)和多个存储器。软件对HTC网络进行监管以有效地利用CPU的功率。光交换机或光子交换机可以使CPU与存储器互连,并且因此,光交换机或光子交换机可以是实现高质量网络的关键部件。光交换机是具有输入端、输出端以及连接输入端和输出端以交换光信号的通道的任何装置。
发明内容
在一种实施方式中,本公开内容包括一种光交换机,所述光交换机包括第一级和第二级,所述第一级包括N个光输入端和N个第一子交换机,其中,N是2的整数次幂并且是16或更大,以及其中,每个第一子交换机包括光输入端中的1个光输入端和4个第一输出端,所述第二级耦接至第一级并且包括16个第二子交换机,其中,每个第二子交换机包括M个第二输入端和M个第二输出端,并且其中,M等于N/4。
在另一实施方式中,本公开内容包括一种光交换系统,所述光交换系统包括光交换机和耦接至光交换机的处理器,所述光交换机包括:第一级的单元,所述第一级的单元包括N个第一输入端,其中N是整数;耦接至第一级的第二级的单元;耦接至第二级的第三级的单元,其中,第二级和第三级中的至少之一包括M×M的子交换机,并且其中,M等于N/4;以及耦接至第三级并且包括N个第四输出端的第四级的单元。
在又一实施方式中,本公开内容包括一种用于设计光交换机的方法,所述方法包括:确定N,其中,N是2的整数次幂并且是16或更大;确定M,其中,M等于N/4;设置N个光输入端;设置第一级的N个第一子交换机,其中,每个第一子交换机包括1个第一输入端和4个第一输出端;将第一输入端耦接至光输入端;设置第二级的16个第二子交换机,其中,每个第二子交换机包括M个第二输入端和M个第二输出端;以及将第二级耦接至第一级。
在再一实施方式中,本公开内容包括一种方法,所述方法包括:从装置接收用于将数据包路由通过光交换机的请求;确定通过光交换机的通道,其中,所述通道经过光交换机的第一级的N个光输入端中之一、光交换机的第二级的第二子交换机的M个输入端中之一、光交换机的第三级的第三子交换机的M个输入端中之一以及光交换机的第四级的N个光输出端中之一,并且其中,N是整数,并且M等于N/4;以及向光交换机发送用于经由所述通道来路由数据包的指令。
根据以下结合附图和权利要求进行的详细描述可以更清楚地理解这些和其他特征。
附图说明
为了更全面地理解本公开内容,现在参照以下结合附图进行的简要描述以及具体实施方式,其中,相似的附图标记表示相似的部件。
图1是8×8的扩展型banyan光交换机的示意图。
图2是8×8的简化树形光交换机的示意图。
图3是8×8的纵横式(crossbar)光交换机的示意图。
图4是8×8的混合扩展Benes增强型(hybrid dilated Benes enhanced,HDBE)光交换机的示意图。
图5是根据本公开内容的实施方式的HTC系统的示意图。
图6是根据本公开内容的实施方式的数据中心系统的示意图。
图7是根据本公开内容的实施方式的转发器聚合器的示意图。
图8是根据本公开内容的实施方式的N×N的光交换机的示意图。
图9是A×A的Benes交换机的示意图。
图10是4×4的Benes交换机的示意图。
图11是另一4×4的Benes交换机的示意图。
图12是又一4×4的Benes交换机的示意图。
图13是8×8的Benes交换机的示意图。
图14是另一8×8的Benes交换机的示意图。
图15是根据本公开内容的实施方式的16×16的光交换机的示意图。
图16是根据本公开内容的另一实施方式的16×16的光交换机的示意图。
图17是根据本公开内容的又一实施方式的16×16的光交换机的示意图。
图18是根据本公开内容的又一实施方式的16×16的光交换机的示意图。
图19是根据本公开内容的再一实施方式的16×16的光交换机的示意图。
图20是根据本公开内容的实施方式的32×32的光交换机的示意图。
图21是示出用于设计根据本公开内容的实施方式的光交换机的方法的流程图。
图22是示出根据本公开内容的实施方式的用于选择通道的方法的流程图。
图23是示出根据本公开内容的实施方式的用于确定通道的方法的流程图。
图24是网络装置的示意图。
具体实施方式
首先应当理解,尽管下文提供一种或更多种实施方式的说明性实现,但所公开的系统和/或方法可以使用任何数目的技术来实现,无论所述技术是否为当前已知或现有的。本公开内容决不应当限于下文所说明的包括本文所说明并描述的示例性设计和实现在内的说明性实现、附图和技术,而是可以在所附权利要求书的范围以及其等同方式的全部范围内修改。
具有N个输入端和M个输出端的光交换机可以被称为N×M的交换机。N和M是任意正整数并且可以是相同的。所期望的光交换机应当满足以下七个标准:少的单元个数;低串扰;通过快速实时通道计算或快速实时路由计算、快速交换机设置和快速交换速度的短的总时延;可接受的少量阻塞(理想地是无阻塞);低插入损耗;可扩展的架构;以及灵活的架构。
光交换单元是光交换机的基本构建块,在本文中,光交换单元被简称为单元。与交换机相似,作为交换机的一部分的单元具有I个输入端和J个输出端。I和J是任意正整数并且可以是相同的。例如,单元尺寸可以是1×2、2×1或2×2。因此,单元可以被限定为具有输入端、输出端以及连接输入端和输出端的通道的最小不可分割的交换元件。
单元个数是指光交换机中的单元的数目。少的单元个数使得光交换机能够是紧凑的。串扰是指不期望的信号耦合。例如,当单元在输入端处接收光信号并且将该信号引导至两个可能的输出端中的期望的输出端时,不是所有的光功率都被传递至所期望的输出端。相反地,会发生少量的泄漏,这导致光功率的一部分被引导至不期望的输出端。在2×2的单元中,这会导致不同的输入信号彼此干扰,这被称为串扰。降低串扰的一种方法是确保每个单元在任何给定时间接收仅一个输入信号。
总时延被限定为从当信号进入光交换机时到当信号离开光交换机时的时间段。总时延取决于通道计算、交换机设置以及交换速度。通道计算是指确定将输入端连接至输出端的最佳通道的处理。交换机设置是指识别通道中的所有单元并且使这些单元准备供使用的处理。交换速度是指从先前的通道交换至新的通道的速度。
当连接不同输入端和输出端的通道交叠时发生阻塞。非阻塞是指不存在这样的交叠。通常存在三种类型的非阻塞:狭义非阻塞、广义非阻塞和可重排非阻塞。狭义非阻塞是指输入端总是可以连接至输出端而无需重排现有通道。广义非阻塞是指如果遵守某些规则则输入端总是可以连接至输出端而无需重排现有通道。可重排非阻塞是指输入端总是可以连接至输出端,但是这样做可能需要重排现有通道。
插入损耗是指由于光交换机的存在而造成的信号功率从光交换机的输入端至输出端的损耗。插入损耗与连接输入端和输出端的通道中的单元的数目成比例。具有大插入损耗的光交换机可能需要使用放大器来放大信号以进行补偿。大插入损耗降低信噪比并且使信号质量劣化。可扩展的架构需要以下述方式来构造光交换机:输入端和输出端的数目的增加不需要对附加单元的显著需求。灵活的架构需要光交换机能够在保持其功能性的同时添加或删除单元。
图1是8×8的扩展型banyan光交换机100的示意图。光交换机100包括112个单元110、8个输入端120以及8个输出端130。单元110是用作1×2的单元、2×1的单元以及2×2的单元的2×2的单元。在其他实施方式中,本领域技术人员应当理解,可以使用1×2的单元和2×1的单元代替具有受限制的输入端或输出端的2×2的单元的用法。光交换机100的架构提供低串扰、低插入损耗、快速通道计算以及非阻塞,但是光交换机100的架构需要高单元个数,高单元个数在需要单芯片的大多数应用中是不能够实现的,因此光交换机100的架构是不可扩展的并且是不灵活的。
图2是8×8的简化树形光交换机200的示意图。光交换机200包括64个单元210、8个输入端220以及8个输出端230。单元210是用作1×2的单元、2×2的单元以及2×1的单元的2×2的单元。光交换机200的架构提供低插入损耗、快速通道计算、低单元个数以及非阻塞,但是因为两个信号可以经过2×2的单元240并且从而产生干扰,所以光交换机200的架构具有中等串扰,因此光交换机200的架构是不可扩展的并且是不灵活的。
图3是8×8的纵横式光交换机300的示意图。光交换机300包括64个单元310、8个输入端320以及8个输出端330。单元310具有各种尺寸。虽然纵横式光交换机300简单,但是纵横式光交换机300提供快速通道计算、低插入损耗以及非阻塞,但是纵横式光交换机300受到通道依赖型插入损耗、高串扰、中等单元个数以及不灵活性的影响。
图4是8×8的HDBE光交换机400的示意图。光交换机400包括48个单元410、8个输入端420、8个增强扩展型banyan(enhanced dilated banyan,EDB)单元440以及8个输出端430。单元410包括1×2的单元、2×2的单元以及2×1的单元。EDB单元440包括2个1×2的单元和2个2×1的单元。光交换机400的架构提供使光交换机400能够可扩展的低单元个数、低水平至中等水平的串扰以及低插入损耗,但是该架构受到阻塞、慢速通道计算以及不灵活性的影响。
表1针对光交换机100、光交换机200、光交换机300以及光交换机400对上述七个标准进行了比较。在表1中,满载是指连接输入端和输出端的所有通道均被建立。同步是指数据包在同一时间进入输入端。异步是指数据包在不同的时间进入输入端。
表1.光交换机标准的比较
如从表1中可以看出,光交换机100、光交换机200、光交换机300以及光交换机400都不满足所有七个标准。因此,存在对满足那些标准中的更多个标准的光交换机的需求。
本文所公开的是相较于光交换机100、光交换机200、光交换机300以及光交换机400能够更好地满足上述标准的光交换机的实施方式。具体地,光交换机提供少的单元个数、低串扰、短的总时延、可接受的低水平阻塞、低插入损耗、可扩展的架构以及灵活的架构。光交换机可以是独立型光交换机或者是HTC系统、数据中心系统、转发器聚合器或另外的合适的系统的一部分。
图5是根据本公开内容的实施方式的HTC系统500的示意图。系统500包括一组光交换机510、处理单元520以及多个装置570。系统500还可以包括电光(electrical-to-optical,EO)部件和光电(optical-to-electrical,OE)部件(未示出)以提供其他部件之间的交互。HTC系统500的部件可以如所示的那样或以任何其他合适的方式进行布置。
光交换机510是任何合适的光交换机。可以存在并联布置的任何合适的数目的光交换机510。例如,如图5所示,可以存在四个光交换机510。光交换机510包括下面更全面地描述的架构。光交换机510可以是基于锆钛酸铅(lead zirconium titanate,PZT)、硅或其他合适的基底。
处理单元520是被配置成控制光交换机510以及执行用于光交换机510的指令的任何合适的处理器。处理单元520包括交换机驱动器模块530、通道选择模块540、仲裁模块550以及多个串行器/解串器(serializer/deserializer,SerDes)560。交换机驱动器模块530是被配置成对光交换机510进行驱动的任何合适的高速模拟电流电路。驱动可以是指提供电流以进行控制或逻辑上进行控制。通道选择模块540寻找光交换机510的输入端口与输出端口之间的通道。在一些实施方式中,通道选择模块540可以在现场可编程门阵列(field-programmable gate array,FPGA)或专用集成电路(application-specificintegrated circuit,ASIC)中实现。仲裁模块550是被配置成形成数据包包头、实现数据通过光交换机510的调度、控制光交换机510以及执行请求和准许信号传送的任何合适的处理模块。SerDes 560是被配置成沿每个方向对串行数据接口与并行数据接口之间的数据进行转换的任何合适的装置。
装置570是被配置成经由光交换机510在装置570之间传送数据的任何合适的电处理器、或存储器或者任何合适的电处理器和存储器二者。合适的处理器可以通过硬件或软件来实现,并且可以作为一个或更多个中央处理单元(central processing unit,CPU)芯片、内核、FPGA、ASIC或数字信号处理器(digital signal processors,DSP)。合适的存储器可以是易失性存储器或非易失性存储器,而且可以是只读存储器(read-only memory,ROM)、随机存取存储器(random-access memory,RAM)、三态内容寻址存储器(ternarycontent-addressable memory,TCAM)或静态随机存取存储器(staticrandom-access memory,SRAM)。来自装置570中的第一装置的数据经过光信道并且通过光交换机510进行的交换而被发送至装置570中的第二装置。
在操作中,装置570中的第一装置向处理单元520传送用于将数据包发送至装置570中的第二装置的请求。仲裁模块550对数据包的传输进行调度,通道选择模块540确定用于将光交换机510的输入端连接至光交换机510的输出端的最佳通道,以及交换机驱动器模块530驱动光交换机。处理单元520指示装置570中的第一装置向光交换机510的哪个输入端发送、指示光交换机510使用最佳通道来将数据包交换至输出端以及指示装置570中的第二装置从光交换机510的哪个输出端接收。最后,装置570中的第一装置将数据包发送至光交换机510,光交换机510经由最佳通道路由数据包,以及装置570中的第二装置从光交换机510接收数据包。通过SerDes 560实现了与处理单元520的通信。
图6是根据本公开内容的实施方式的数据中心系统600的示意图。系统600包括服务器610、架顶式(top-of-rack,ToR)交换机620、聚合节点630、控制器640以及光交换机650。系统600的部件可以如所示的那样或以任何其他合适的方式进行布置。
服务器610是被配置成存储数据并且与包括ToR交换机620的其他装置共享所述数据的任何合适的服务器。N台服务器610耦接至每个ToR交换机620。N是任意正整数。
ToR交换机620是被配置成将来自服务器610和其他外围设备的数据包流合并成更少数目的高速流以及将数据包流分配至服务器610和其他外围设备的任何合适的交换机。M个ToR交换机620耦接至每个聚合节点630。M是任意正整数。
聚合节点630是被配置成实现调度、光子帧打包以及光子帧解包的任何合适的节点。P个聚合节点630耦接至控制器640和光交换机650。P是任意正整数。
控制器640是被配置成实现同步和信号传送以及使用控制信号来控制光交换机650的任何合适的控制器。控制器640可以是FPGA。光交换机650是被配置成执行数据包交换的任何合适的光交换机。光交换机650包括下面更全面地描述的架构。光交换机650可以是基于PZT、硅或其他合适的基底。
在操作中,第一多个服务器610向第一ToR交换机620发送数据包流。第一ToR交换机620将数据包流合并成高速流并且将该高速流发送至第一聚合节点630。第一聚合节点630对高速流中的数据包执行光子打包以产生经打包的光子帧并且向控制器640传送将经打包的光子帧发送至光交换机650的期望。在题目为“System and Method for Photonic Switching(用于光子交换的系统和方法)”的第2014/0334819号美国专利申请公开中描述了光子帧打包,该专利申请公开通过引用合并至本文中。控制器640对经打包的光子帧的传输进行调度、指示第一聚合节点630向光交换机650的哪个输入端口发送以及指示光交换机650从哪个输出端口发送经打包的光子帧。然后,第一聚合节点630将经打包的光子帧发送至光交换机650,光交换机650交换经打包的光子帧,并且光交换机650将经打包的光子帧发送至第二聚合节点630。第二聚合节点630接收经打包的光子帧、对经打包的光子帧进行解包以产生高速流并且将高速流发送至第二ToR交换机620。第二ToR交换机620接收高速流、将高速流分割成数据包流并且将数据包流发送至第二多个服务器610。最后,第二多个服务器610对数据包流进行处理。
图7是根据本公开内容的实施方式的转发器聚合器700的示意图。转发器聚合器700可以在光传输网络中使用并且包括分用器(de-multiplexer,de-mux)组710、转接模块720、复用器(multiplexer,mux)组730以及一组光交换机740。转发器聚合器700的部件可以如所示的那样或以任何其他合适的方式进行布置。
分用器组710包括被配置成将单个输入信号分割成多个输出信号的任何合适的分用器。分用器可以是阵列波导光栅(arrayed waveguide grating,AWG)。转接模块720是被配置成提供将分用器组710连接至复用器组730和光交换机740二者的传输通道的任何合适的模块。转接模块720可以包括与光纤或硅波导互连的多个光交换机。复用器组730包括被配置成将多个输入信号合并成单个输出信号的任何合适的复用器。复用器还可以是AWG。
光交换机740是被配置成插入和分出波长信道的任何合适的光交换机,波长信道可以与光通道对应。光交换机740包括下面更全面地描述的架构。光交换机740可以是基于PZT或硅。
在操作中,输入光信号进入分用器组710中的第一分用器。第一分用器基于波长将输入光信号分割成经分割的输入光信号,然后将经分割的输入光信号发送至转接模块720。光交换机740插入和分出波长信道以向经分割的输入光信号提供经过转接模块720的光通道。可替选地,经分割的输入光信号直接经过转接模块720。然后,转接模块720路由经分割的输入光信号并且将经分割的输入光信号发送至复用器组730中的第一复用器。第一复用器将经分割的输入光信号合并成输出光信号。最后,第一复用器将输出光信号转发至另一部件或装置以用于进一步的处理。
图8是根据本公开内容的实施方式的N×N的光交换机800的示意图。光交换机800包括N个第一输入端805、第一级810、第二级830、第三级850、第四级870以及N个第四输出端890,N是正整数。在一些实施方式中,N大于16并且是2的整数次幂。部件可以如所示的那样或以任何其他合适的方式进行布置。
第一级810包括N个1×4的第一子交换机820。每个第一子交换机820包括:1个第一输入端805;3个1×2的第一单元815;以及4个第一输出端即第一输出端822、第一输出端824、第一输出端826和第一输出端828。因此,第一级810总共包括N个第一输入端805、3N个第一单元815以及4N个第一输出端。
第二级830包括4个第二部分即第二部分832、第二部分834、第二部分836和第二部分838。第二部分832、第二部分834、第二部分836和第二部分838中的每个第二部分包括4个第二子交换机840。每个第二子交换机840是下面更全面地描述的M×M的Benes交换机,并且每个第二子交换机840包括M个第二输入端、多个2×2的第二单元、M个第二输出端以及下面更全面地描述的结构。M是2的整数次幂并且是4或更大,并且M等于N/4。因此,第二级830包括4N个第二输入端、多个第二单元以及4N个第二输出端。
第一级810和第二级830如以下那样连接:每个第一子交换机820的4个第一输出端即第一输出端822、第一输出端824、第一输出端826和第一输出端828中的每个第一输出端连接至来自不同的第二部分即第二部分832、第二部分834、第二部分836和第二部分838的第二输入端,使得每个第一子交换机820连接至所有的第二部分即第二部分832、第二部分834、第二部分836和第二部分838。例如,第一输出端822连接至第二部分832的第二输入端、第一输出端824连接至第二部分834的第二输入端、第一输出端826连接至第二部分836的第二输入端以及第一输出端828连接至第二部分838的第二输入端。
第三级850包括4个第三部分即第三部分852、第三部分854、第三部分856和第三部分858,第三部分852、第三部分854、第三部分856和第三部分858中的每个第三部分包括4个第三子交换机860。每个第三子交换机860包括M×M的Benes交换机并且包括M个第三输入端、多个2×2的第三单元、M个第三输出端以及下面更全面地描述的结构。因此,第三级850包括4N个第三输入端、多个第三单元以及4N个第三输出端。
第二级830和第三级850如以下那样连接:第二部分832连接至第三部分852、第二部分834连接至第三部分854、第二部分836连接至第三部分856以及第二部分838连接至第三部分858。第二部分832、第二部分834、第二部分836和第二部分838中的每个第二部分以完全连接的方式连接至与其对应的第三部分852、第三部分854、第三部分856和第三部分858。完全连接是指例如第一部分832中的每个第二子交换机840连接至第三部分852中的每个第三子交换机860。
第四级870包括N个4×1的第四子交换机880。每个第四子交换机880包括4个第四输入端即第四输入端882、第四输入端884、第四输入端886和第四输入端888;3个2×2的第四单元875;以及1个第四输出端890。因此,第四级870总共包括:4N个第四输入端即第四输入端882、第四输入端884、第四输入端886和第四输入端888;3N个第四单元875;以及N个第四输出端890。
第三级850和第四级870如以下那样连接:每个第四子交换机880的4个第四输入端即第四输入端882、第四输入端884、第四输入端886和第四输入端888中的每个第四输入端连接至来自不同的第三部分即第三部分852、第三部分854、第三部分856和第三部分858的第三输出端,使得每个第四子交换机880连接至所有的第三部分即第三部分852、第三部分854、第三部分856和第三部分858。例如,第四输入端882连接至第三部分852、第四输入端884连接至第三部分854、第四输入端886连接至第三部分856、以及第四输入端888连接至第三部分858。
图9是A×A的Benes交换机900的示意图。当M大于或等于4时,交换机900可以是第二子交换机840或第三子交换机860中的任一个。交换机900包括第一单元组910、第一Benes子交换机930、第二Benes子交换机950以及第二单元组970。A是2的正整数次幂并且是8或更大。部件可以如所示的那样或以任何其他合适的方式进行布置。
第一单元组910包括个第一单元920。每个第一单元920是2×2的单元并且包括2个第一输入端即第一输入端912和第一输入端914以及2个第一输出端即第一输出端922和第一输出端924。因此,第一单元组910包括:A个第一输入端即第一输入端912和第一输入端914;个第一单元920;以及A个第一输出端即第一输出端922和第一输出端924。
第一Benes子交换机930是的交换机并且包括个第二输入端940和个第二输出端945。第二Benes子交换机950是的交换机并且包括个第二输入端954和个第二输出端956。每个第一单元920的第一输出端922连接至第一Benes子交换机930的第二输入端940中之一,并且每个第一单元920的第一输出端924连接至第二Benes子交换机950的第二输入端954中之一。
第三单元组970包括个第三单元960。每个第三单元960是2×2的单元并且包括2个第三输入端即第三输入端962和第三输入端964以及2个第三输出端即第三输出端966和第三输出端968。因此,第三单元组970包括A个第三输入端即第三输入端962和第三输入端964、个第三单元960以及A个第三输出端即第三输出端966和第三输出端968。每个第三单元960的第三输入端962连接至第一Benes子交换机930的第二输出端945中之一,并且每个第三单元960的第三输入端964连接至第二Benes子交换机950的第二输出端956中之一。
图10至图12示出了4×4的Benes交换机的三种配置。当M等于4时,所述配置可以用于第二子交换机840或第三子交换机860中的任一个。图10是4×4的Benes交换机1000的示意图。交换机1000包括4个输入端1010、6个2×2的单元1020以及4个输出端1030。图11是另一4×4的Benes交换机1100的示意图。交换机1100包括4个输入端1110、5个2×2的单元1120以及4个输出端1130。图12是又一4×4的Benes交换机1200的示意图。交换机1200包括4个输入端1210、4个2×2的单元1220以及4个输出端1230。如可以看出的,所述配置的不同之处在于:交换机1000包括6个单元,交换机1100包括5个单元,而交换机1200包括4个单元。
图13是8×8的Benes交换机1300的示意图。当M等于8时,交换机1300可以是第二子交换机840或第三子交换机860中的任一个。交换机1300包括第一单元组1310、第一Benes子交换机1320、第二Benes子交换机1330以及第二单元组1340。第一单元组1310包括8个第一输入端、4个2×2的单元以及8个第一输出端。第一Benes子交换机1320和第二Benes子交换机1330可以都是交换机1000。第二单元组1340包括8个第二输入端、4个2×2的单元以及8个第二输出端。因此,交换机1300包括8个输入端、20个2×2的单元以及8个输出端。
图14是另一8×8的Benes交换机1400的示意图。当M等于8时,交换机1400可以是第二子交换机840或第三子交换机860中的任一个。交换机1400包括第一单元组1410、第一4×4的Benes子交换机1420、第二4×4的Benes子交换机1430以及第二单元组1440。与交换机1300不同,交换机1400中的第一Benes子交换机1420和第二Benes子交换机1430可以都是交换机1200。因此,交换机1400包括8个输入端、16个2×2的单元以及8个输出端。
返回至图8,当第二子交换机840包括n1个2×2的单元时,第二子交换机840包括(M/4)n1-2M+Mlog2(M)个2×2的单元。例如,如果第二子交换机840是4×4的Benes交换机1000,则因为交换机1000包括6个2×2的单元,所以n1等于6。类似地,当第三子交换机860包括n2个2×2的单元时,第三子交换机860包括(M/4)n2-2M+Mlog2(M)个单元。例如,如果第三子交换机860是4×4的Benes交换机1100,则因为交换机1100包括5个2×2的单元,所以n2等于5。因为第二级830包括16个第二子交换机840,所以第二级830总共包括4Nlog2(N)+(n1-16)N个单元。类似地,第三级850总共包括4Nlog2(N)+(n2-16)N个单元。最后,将第二级830和第三级850以及第一级810和第四级870的单元总数相加,光交换机800总共包括8Nlog2(N)+(n1+n2-26)N个单元。
为了提供快速数据包交换,对于每个马赫曾德尔干涉仪(Mach-Zehnderinterferometer,MZI)交换单元构建块而言,光交换机800中的每个单元平均需要5.5根电线。电线提供驱动电流、光电二极管监测以及接地,因此光交换机800的引线接合的总数是5.5N(n1+n2-26)+44Nlog2(N)个。例如,当n1和n2二者都等于6时,单元总计为8Nlog2(N)-14N个,并且引线接合总计为44Nlog2(N)-77N个。当n1和n2二者都等于4时,单元总计为8Nlog2(N)-18N个,并且引线接合总计为44Nlog2(N)-99N个。
图15是根据本公开内容的实施方式的16×16的光交换机1500的示意图。光交换机1500与光交换机800相似,但是光交换机1500是针对N等于16的特定情况的。光交换机1500包括第一级1510、第二级1530、第三级1550和第四级1570,第一级1510、第二级1530、第三级1550和第四级1570以与图8中的光交换机800的第一级810、第二级830、第三级850和第四级870相同的方式彼此连接。部件可以如所示的那样或以任何其他合适的方式进行布置。
第一级1510包括16个1×4的第一子交换机1520。每个第一子交换机1520包括1个第一输入端1505、3个1×2的第一单元1515以及4个第一输出端1525。因此,第一级1510总共包括16个第一输入端1505、48个第一单元1515以及64个第一输出端1525。
第二级1530包括4个第一部分1540。每个第一部分1540包括4个第二子交换机1535。第二子交换机1535与图10中的4×4的Benes交换机1000相同。因此,每个第二子交换机1535包括4个第二输入端1532、6个2×2的第二单元1545以及4个第二输出端1542。因此,第二级1530总共包括64个第二输入端1532、96个第二单元1545以及64个第二输出端1542。
第三级1550包括4个第三部分1560。每个第三部分1560包括4个第三子交换机1555。第三子交换机1555与图10中的4×4的Benes交换机1000相同。因此,每个第三子交换机1555包括4个第三输入端1552、6个2×2的第三单元1554以及4个第三输出端1562。因此,第三级1550总共包括64个第三输入端1552、96个2×2的第三单元1554以及64个第三输出端1562。
第四级1570包括16个4×1的第四子交换机1580。每个第四子交换机1580包括4个第四输入端1572、3个2×2的第四单元1575以及1个第四输出端1582。因此,第四级1570总共包括64个第四输入端1572、48个第四单元1575以及16个第四输出端1582。
因此,光交换机1500总共包括16个输入端、288个单元以及16个输出端。光交换机1500满足上述所有的七个标准。具体地,光交换机1500包括少于289个的单元并且呈现出以下特性:
1.小于-25分贝(decibel,dB)的串扰(当每个2×2的单元经过仅一个信号时,总串扰基本上较小并且一阶串扰基本上被消除);
2.20dB或更小的插入损耗;
3.在添加或去除给定通道中的某数目的单元时的灵活性;
4.无阻塞或可接受水平的阻塞;
5.可扩展的架构;以及
6.实现小于200纳秒(nanosecond,ns)的总时延的快速路由算法,总时延包括请求处理、通道寻找、准许授权、交换机配置以及交换速度,其中,交换速度小于10ns。
图16是根据本公开内容的另一实施方式的16×16的光交换机1600的示意图。光交换机1600与图15中的光交换机1500相同,但是光交换机1600被重新编号以说明级之间的连接。光交换机1600包括第一级1605、第二级1640、第三级1685和第四级1690。
第一级1605包括第一子交换机1610。第一子交换机1610包括被标记为1的1个第一输入端1615以及4个第一输出端即第一输出端1620、第一输出端1625、第一输出端1630和第一输出端1635。第二级1640包括具有被标记为1的第二输入端1650的第二部分1645、具有被标记为1的第二输入端1660的第二部分1655、具有被标记为1的第二输入端1670的第二部分1665以及具有被标记为1的第二输入端1680的第二部分1675。因为第一子交换机1610包括被标记为1的第一输入端1615,所以第一子交换机1610的第一输出端1620、第一输出端1625、第一输出端1630和第一输出端1635分别连接至第二输入端1650、第二输入端1660、第二输入端1670和第二输入端1680,第二输入端1650、第二输入端1660、第二输入端1670和第二输入端1680也被标记为1。第一级1605中的其余的子交换机通过相应的标记编号以类似的方式连接至第二部分1645、第二部分1655、第二部分1665和第二部分1675。第三级1685和第四级1690以类似的方式连接,并且第二级1640和第三级1685以与图8中的光交换机800的第二级830和第三级850相同的方式彼此连接。
图17是根据本公开内容的又一实施方式的16×16的光交换机1700的示意图。光交换机1700与图15中的光交换机1500相同,但是示出光交换机1700是为了说明数据包路由。光交换机1700包括16个第一输入端1705、第二输入端1710、第三输出端1715以及16个第四输出端1720,第一输入端1705、第二输入端1710、第三输出端1715和第四输出端1720被标记成表示如以上针对图16中的光交换机1600所描述的连接。
光交换机1700还包括经过单元1799的16个数据包通道1725至1797。虽然有四个单元1799被标记为1799,但是标记1799适用于光交换机1700中的所有的单元。通道选择模块例如通道选择模块540基于数据包到达的顺序和通道寻找算法来确定通道1725至通道1797。通道算法可以每次仅允许一个数据包经过单元1799中的每个单元并且另外被优化成满足上述七个标准。表2按照其通过光交换机1700的处理的顺序概述了所得出的通道。
表2.通过光交换机1700的通道1725至通道1797
如表2和图17所示,每次仅一个数据包经过每个单元1799。此外,单元1799中的朝向光交换机1700的底部的许多单元还未被使用。
图18是根据本公开内容的又一实施方式的16×16的光交换机1800的示意图。除了下述之外,光交换机1800与光交换机1500相似:光交换机1500包括与图10中的4×4的Benes交换机1000相同的第二子交换机1535,而光交换机1800包括与图12中的4×4的Benes交换机1200相同的第二子交换机1810。然而,与光交换机1500相似,光交换机1800包括与图10中的交换机1000相同的第三子交换机1820。由于交换机1000包括6个单元并且交换机1200包括4个单元,所以光交换机1500包括288个单元,而光交换机1800包括256个单元1830。
图19是根据本公开内容的再一实施方式的16×16的光交换机1900的示意图。除了下述之外,光交换机1900与光交换机1500相似:光交换机1500包括与图10中的4×4的Benes交换机1000相同的第二子交换机1535和第三子交换机1555,而光交换机1900包括与图12中的4×4的Benes交换机1200相同的第二子交换机1910和第三子交换机1920。由于交换机1000包括6个单元并且交换机1200包括4个单元,所以光交换机1500包括288个单元,而光交换机1900包括224个单元1930。
当假设存在16个通道时,光交换机1500、光交换机1800和光交换机1900的阻塞率如以下那样限定:
映射是输入端与输出端之间的可以在任何时间存在的通道的详尽列表。为了使串扰最小化,任何通道均不应当共享任何单元。在模拟光交换机1500的一百万映射时:在每次仅允许一个数据包经过一个单元的情况下,98.36%的映射建立所有16个通道;在每次仅允许一个数据包经过一个单元的情况下,1.6%的映射建立15个通道,从而允许其中2个数据包共享一个单元的1个通道;以及在每次仅允许一个数据包经过一个单元的情况下,0.017%的映射建立13个通道,从而允许其中2个数据包共享一个单元的2个通道。在后两种情形下,单元共享在稍微增大串扰的条件下减少阻塞。在模拟中,所得到的阻塞率为仅0.1%。针对光交换机1800和光交换机1900获得相同的结果。表3概述了光交换机1500、光交换机1800以及光交换机1900在两种情况下的阻塞率。第一种情况是允许单元共享或重排的情况,而第二种情况是既不允许单元共享也不允许重排的情况。
表3.光交换机阻塞率的比较
如所示的,尽管具有逐渐减少的单元个数,但是光交换机1500、光交换机1800以及光交换机1900各自显示出非阻塞特性。虽然未示出,但是光交换机1500、光交换机1800以及光交换机1900还保持低串扰,尤其是当两个通道不能共享一个单元时保持低串扰。表3还包括混合式光交换机,混合式光交换机在第二级采用4×4的Benes交换机1100并且在第三级采用4×4的Benes交换机1000。混合式光交换机实现了与光交换机1500、光交换机1800以及光交换机1900相似的结果。通过使用不同的4×4的Benes交换机,光交换机1500、混合式光交换机、光交换机1800以及光交换机1900可以改变单元个数和引线接合个数,而在阻塞率、插入损耗和串扰方面保持良好的性能。因此,光交换机1500、混合式光交换机、光交换机1800以及光交换机1900显示了在插入和分出单元时的灵活性。
图20是根据本公开内容的实施方式的32×32的光交换机2000的示意图。光交换机2000与光交换机800相似,但是光交换机2000是针对N等于32的特定情况的。光交换机2000包括第一级2010、第二级2020、第三级2030和第四级2040,第一级2010、第二级2020、第三级2030和第四级2040以与图8中的光交换机800的第一级810、第二级830、第三级850和第四级870相同的方式以及与图15中的光交换机1500的第一级1510、第二级1530、第三级1550和第四级1570相同的方式彼此连接。与在光交换机800和光交换机1500中不同,光交换机2000的第二级2020和第三级2030包括8×8的Benes交换机。因此,光交换机2000包括32个输入端2050、704个单元2060以及32个输出端2070。
图21是示出用于制造根据本公开内容的实施方式的光交换机的方法2100的流程图。方法2100可以用于制造例如光交换机800、光交换机1500以及光交换机2000。在步骤2110中,确定N。N是正整数,并且在一些实施方式中,N大于16并且是2的幂数。
在步骤2120中,确定M。M等于N/4。在步骤2130中,设置N个光输入端。在步骤2140中,设置第一级的N个第一子交换机。例如,第一级为第一级810并且第一子交换机为第一子交换机820。每个第一子交换机包括1个第一输入端和4个第一输出端。例如,第一输入端为第一输入端805并且第一输出端为第一输出端822、第一输出端824、第一输出端826和第一输出端828。在步骤2150中,将第一输入端耦接至光输入端。
在步骤2160中,设置第二级的16个第二子交换机。例如,第二级为第二级830并且第二子交换机为第二子交换机840。每个第二子交换机包括M个第二输入端和M个第二输出端。最后,在步骤2170中,将第二级耦接至第一级。
图22是示出根据本公开内容的实施方式的用于选择通道的方法2200的流程图。该方法可以在系统500中例如在处理单元520中实现。在步骤2210中,接收通道请求。例如,装置570中的第一装置向处理单元520传送将数据包发送至装置570中的第二装置的期望,并且处理单元520在内部生成和接收通道请求。通道请求可以是用于将数据包从光交换机510的特定输入端路由至特定输出端例如从第一输入端路由至第一输出端的请求。
在判定菱形框2220处,确定是否已经存在任何通道。例如,处理单元520确定在光交换机510中是否已经创建了任何通道。查询不限于从第一输入端至第一输出端的通道。换言之,确定光交换机510是否已经被初始化。如果不存在通道,则方法2200进行至步骤2230。在步骤2230中,选择任何合适的通道。例如,处理单元520选择从光交换机510中的任一光交换机的第一输入端至第二输入端的任何合适的通道。如果已经存在通道,则方法2200进行至判定菱形框2240。
在判定菱形框2240处,确定是否存在合适的新通道。例如,处理单元520确定在符合任何两个数据包均不应当在同一时间经过一个单元以及不应当重排现有通道的约束条件的情况下合适的新通道是否可以将第一输入端连接至第一输出端。如果不存在合适的新通道,则方法2200进行至步骤2250。在步骤2250中,阻挡通道请求并且方法2200结束。如果存在合适的新通道,则方法2200进行至步骤2260。
在步骤2260中,选择合适的新通道并且结束方法2200。例如,处理单元520选择在判定菱形框2240处确定的通过具有最高数目的现有通道的光交换机510的合适的通道。因为仅当光交换机510具有预定数目的优异的选定通道时处理单元520可以指示光交换机510交换数据包,所以处理单元520可以进行上述动作。换言之,数据包可以保持在队列中直到光交换机510补充够所选定的通道为止。
图23是示出根据本公开内容的实施方式的用于确定通道的方法2300的流程图。该方法可以在系统500、系统600以及系统700中实现。在步骤2310中,从装置接收用于将数据包路由通过光交换机的请求。例如,处理单元520从装置570中的一个装置接收用于将数据包路由通过光交换机510、光交换机650、光交换机740、光交换机800、光交换机1500、光交换机1600、光交换机1700、光交换机1800、光交换机1900和光交换机2000中之一的请求。
在步骤2320中,确定通过光交换机的通道。例如,处理单元520内的通道选择模块540确定通道。通道经过光交换机的第一级的N个光输入端中之一、光交换机的第二级的第二子交换机的M个输入端中之一、光交换机的第三级的第三子交换机的M个输入端中之一以及光交换机的第四级的N个光输出端中之一。N是整数,并且M等于N/4。最后,在步骤2330中,向光交换机发送用于经由该通道路由数据包的指令。
图24是网络装置2400的示意图。网络装置2400可以适于实现所公开的实施方式。例如,网络装置2400可以实现:系统500中的处理单元520和装置570;系统600中的服务器610、ToR交换机620、聚合节点630和控制器640;以及方法2100、方法2200和方法2300。网络装置2400包括:用于接收数据的入站端口2410和接收机单元(receiver unit,Rx)2420;用于处理数据的处理器、逻辑单元或中央处理单元(central processing unit,CPU)2430;用于发送数据的发射机单元(transmitter unit,Tx)2440和出站端口2450;以及用于存储数据的存储器2460。网络装置2400还可以包括耦接至入站端口2410、接收机单元2420、发射机单元2440以及出站端口2450以用于电信号或光信号的出站或入站的EO部件和OE部件。
处理器2430可以通过硬件和软件来实现。处理器2430可以被实现为一个或更多个CPU芯片、内核(例如,实现为多核处理器)、现场可编程门阵列(field-programmable gate array,FPGA)、专用集成电路(application specificintegrated circuit,ASIC)以及数字信号处理器(digital signal processor,DSP)。处理器2430与入站端口2410、接收机单元2420、发射机单元2440、出站端口2450以及存储器2460进行通信。
存储器2460包括一个或更多个磁盘、磁带驱动器和固态驱动器并且可以用作溢出数据存储装置,该溢出数据存储装置用于当程序被选择用于执行时存储这样的程序以及存储在程序执行期间所读取的指令和数据。存储器2460可以是易失性存储器和非易失性存储器而且可以是只读存储器(read-onlymemory,ROM)、随机存取存储器(random-access memory,RAM)、三态内容寻址存储器(ternary content-addressable memory,TCAM)和静态随机存取存储器(static random-access memory,SRAM)。
虽然本公开内容中已提供若干实施方式,但应理解,在不脱离本公开内容的精神或范围的情况下,所公开的系统和方法可以以许多其他特定形式来体现。本示例应被视为说明性而非限制性的,且本发明并不限于本文中所给出的细节。例如,各种元件或部件可以被组合或合并在另一系统中,或者某些特征可以省略或不被实施。
此外,在不脱离本公开内容的范围的情况下,各种实施方式中描述和说明为离散或单独的技术、系统、子系统和方法可以与其他系统、模块、技术或方法进行组合或合并。展示或论述为彼此耦接或直接耦接或通信的其他项可以采用电方式、机械方式或其他方式通过某种接口、装置或中间部件间接地耦接或通信。在不脱离本文所公开的精神和范围的情况下,可以由本领域的技术人员得出并且可以作出变化、替代和改变的其他示例。
Claims (20)
1.一种光交换机,包括:
第一级,所述第一级包括:
N个光输入端,其中,N是2的整数次幂并且是16或更大;和
N个第一子交换机,其中,每个第一子交换机包括所述光输入端中的1个光输入端和4个第一输出端;以及
第二级,所述第二级耦接至所述第一级并且包括16个第二子交换机,其中,每个第二子交换机包括M个第二输入端和M个第二输出端,并且其中,M等于N/4。
2.根据权利要求1所述的光交换机,还包括:
第三级,所述第三极耦接至所述第二级并且包括16个第三子交换机,其中,每个第三子交换机包括M个第三输入端和M个第三输出端;以及
第四级,所述第四级耦接至所述第三级并且包括:
N个光输出端;和
N个第四子交换机,其中,每个第四子交换机包括4个第四输入端和所述光输出端中的1个光输出端。
3.根据权利要求2所述的光交换机,其中,每个第一子交换机包括3个第一单元。
4.根据权利要求3所述的光交换机,其中,每个第二子交换机包括n1个第二单元,其中,n1大于或等于4。
5.根据权利要求4所述的光交换机,其中,每个第三子交换机包括n2个第三单元,其中,n2是大于或等于4的整数。
6.根据权利要求5所述的光交换机,其中,每个第四子交换机包括3个第四单元。
7.根据权利要求6所述的光交换机,其中,所述第一单元、所述第二单元、所述第三单元和所述第四单元总计为8Nlog2(N)+N(n1+n2-26)个单元。
8.根据权利要求2所述的光交换机,其中,所述16个第二子交换机被分组成4个第一部分,并且其中,每个第一部分包括4个第二子交换机。
9.根据权利要求2所述的光交换机,其中,所述16个第三子交换机被分组成4个第二部分,并且其中,每个第二部分包括4个第三子交换机。
10.一种光交换系统,包括:
光交换机,所述光交换机包括:
第一级的单元,所述第一级的单元包括N个第一输入端,其中N是整数;
耦接至所述第一级的第二级的单元;
耦接至所述第二级的第三级的单元,其中,所述第二级和所述第三级中的至少之一包括M×M的子交换机,并且其中,M等于N/4;和
耦接至所述第三级并且包括N个第四输出端的第四级的单元;以及耦接至所述光交换机的处理器。
11.根据权利要求10所述的系统,其中,所述第二级包括16个M×M的子交换机并且所述第三级包括16个M×M的子交换机。
12.根据权利要求10所述的系统,其中,至少一个装置包括至少一个中央处理单元(CPU)、或者至少一个存储器、或者所述至少一个中央处理单元(CPU)和所述至少一个存储器二者。
13.根据权利要求10所述的系统,其中,所述处理器包括:
交换机驱动器模块;
通道选择模块;以及
仲裁模块。
14.根据权利要求13所述的系统,其中,所述交换机驱动器模块是被配置成对所述光交换机进行驱动的高速模拟电流电路。
15.根据权利要求13所述的系统,其中,所述通道选择模块被配置成实现用于寻找通过所述光交换机的通道的算法。
16.根据权利要求13所述的系统,其中,所述仲裁模块被配置成对数据包经过所述光交换机执行调度和争用控制。
17.一种用于设计光交换机的方法,所述方法包括:
确定N,其中,N是2的整数次幂并且是16或更大;
确定M,其中,M等于N/4;
设置N个光输入端;
设置第一级的N个第一子交换机,其中,每个第一子交换机包括1个第一输入端和4个第一输出端;
将所述第一输入端耦接至所述光输入端;
设置第二级的16个第二子交换机,其中,每个第二子交换机包括M个第二输入端和M个第二输出端;以及
将所述第二级耦接至所述第一级。
18.根据权利要求17所述的方法,还包括:
设置第三级的16个第三子交换机,其中,每个第三子交换机包括M个第三输入端和M个第三输出端;
将所述第三级耦接至所述第二级;
设置第四级的N个第四子交换机,其中,每个第四子交换机包括4个第四输入端和1个第四输出端;
将所述第四级耦接至所述第三级;
设置N个光输出端;以及
将所述光输出端耦接至所述第四输出端。
19.根据权利要求18所述的方法,其中,每个第一子交换机包括3个第一单元,其中,每个第二子交换机包括n1个第二单元,其中,n1是大于或等于4的整数,其中,每个第三子交换机包括n2个第三单元,其中,n2是大于或等于4的整数,其中,每个第四子交换机包括3个第四单元,并且其中,所述光交换机包括总共N(n1+n2-26)+8Nlog2(N)个单元。
20.一种方法,包括:
从装置接收用于将数据包路由通过光交换机的请求;
确定通过所述光交换机的通道,其中,所述通道经过所述光交换机的第一级的N个光输入端中之一、所述光交换机的第二级的第二子交换机的M个输入端中之一、所述光交换机的第三级的第三子交换机的M个输入端中之一以及所述光交换机的第四级的N个光输出端中之一,并且其中,N是整数,并且M等于N/4;以及
向所述光交换机发送用于经由所述通道来路由所述数据包的指令。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462037460P | 2014-08-14 | 2014-08-14 | |
US62/037,460 | 2014-08-14 | ||
US14/821,034 US9781495B2 (en) | 2014-08-14 | 2015-08-07 | Optical switch architecture |
US14/821,034 | 2015-08-07 | ||
PCT/CN2015/086654 WO2016023468A1 (en) | 2014-08-14 | 2015-08-11 | Optical switch architecture |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105917663A true CN105917663A (zh) | 2016-08-31 |
CN105917663B CN105917663B (zh) | 2020-06-26 |
Family
ID=55302069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580004939.8A Active CN105917663B (zh) | 2014-08-14 | 2015-08-11 | 光交换机架构 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9781495B2 (zh) |
EP (1) | EP3167622B1 (zh) |
CN (1) | CN105917663B (zh) |
WO (1) | WO2016023468A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9794656B2 (en) * | 2015-12-11 | 2017-10-17 | Huawei Technologies Co., Ltd. | Modular photonic switch architecture |
CN107733816B (zh) * | 2017-11-29 | 2021-05-25 | 天津光电通信技术有限公司 | 一种新型的严格无阻塞交换网络 |
US11165711B2 (en) * | 2019-04-30 | 2021-11-02 | Huawei Technologies Co., Ltd. | Methods and apparatuses for transparent embedding of photonic switching into electronic chassis for scaling data center cloud system |
US11402577B2 (en) | 2020-03-27 | 2022-08-02 | International Business Machines Corporation | Analog optic memory and signal processing |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001031937A1 (en) * | 1999-10-26 | 2001-05-03 | Ciena Corporation | Rearrangeable switch based on the looping algorithm and having a non-power of two number of physical center stages |
CN1356569A (zh) * | 2000-08-31 | 2002-07-03 | 朗迅科技公司 | 采用波长路由器和空间切换器的n×n交联切换器 |
US6427037B1 (en) * | 1999-02-15 | 2002-07-30 | Oki Electric Industry Co., Ltd. | Two-stage optical switch circuit network |
CN1529955A (zh) * | 2001-07-20 | 2004-09-15 | 蒋文斌 | 高速光数据链路 |
US7403473B1 (en) * | 2003-12-29 | 2008-07-22 | Nortel Networks Limited | Method and apparatus for accelerated protection switching in a multi-switch network element |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5541914A (en) | 1994-01-19 | 1996-07-30 | Krishnamoorthy; Ashok V. | Packet-switched self-routing multistage interconnection network having contention-free fanout, low-loss routing, and fanin buffering to efficiently realize arbitrarily low packet loss |
US6665495B1 (en) * | 2000-10-27 | 2003-12-16 | Yotta Networks, Inc. | Non-blocking, scalable optical router architecture and method for routing optical traffic |
US6999652B2 (en) * | 2002-11-06 | 2006-02-14 | Nippon Telegraph And Telephone Corporation | Optical module and optical switch constituting the same |
WO2012154616A2 (en) * | 2011-05-06 | 2012-11-15 | Xcelemor, Inc. | Computing system with hardware reconfiguration mechanism and method of operation thereof |
US20120293969A1 (en) | 2011-05-18 | 2012-11-22 | Tellabs Operations, Inc. | Method and apparatus for providing a mechanical means to support card slots capable of accepting cards of multiple form factors |
WO2014183127A2 (en) | 2013-05-10 | 2014-11-13 | Huawei Technologies Co., Ltd. | System and method for photonic switching |
-
2015
- 2015-08-07 US US14/821,034 patent/US9781495B2/en active Active
- 2015-08-11 CN CN201580004939.8A patent/CN105917663B/zh active Active
- 2015-08-11 WO PCT/CN2015/086654 patent/WO2016023468A1/en active Application Filing
- 2015-08-11 EP EP15831441.9A patent/EP3167622B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6427037B1 (en) * | 1999-02-15 | 2002-07-30 | Oki Electric Industry Co., Ltd. | Two-stage optical switch circuit network |
WO2001031937A1 (en) * | 1999-10-26 | 2001-05-03 | Ciena Corporation | Rearrangeable switch based on the looping algorithm and having a non-power of two number of physical center stages |
CN1356569A (zh) * | 2000-08-31 | 2002-07-03 | 朗迅科技公司 | 采用波长路由器和空间切换器的n×n交联切换器 |
CN1529955A (zh) * | 2001-07-20 | 2004-09-15 | 蒋文斌 | 高速光数据链路 |
US7403473B1 (en) * | 2003-12-29 | 2008-07-22 | Nortel Networks Limited | Method and apparatus for accelerated protection switching in a multi-switch network element |
Also Published As
Publication number | Publication date |
---|---|
EP3167622A4 (en) | 2017-08-30 |
EP3167622A1 (en) | 2017-05-17 |
EP3167622B1 (en) | 2021-07-28 |
WO2016023468A8 (en) | 2017-03-09 |
US20160047991A1 (en) | 2016-02-18 |
CN105917663B (zh) | 2020-06-26 |
WO2016023468A1 (en) | 2016-02-18 |
US9781495B2 (en) | 2017-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10153985B2 (en) | Dragonfly processor interconnect network | |
US7356213B1 (en) | Transparent switch using optical and electrical proximity communication | |
US8254255B2 (en) | Flow-control in a switch fabric | |
KR100211123B1 (ko) | 고속 패킷 스위칭을 위한 다단 상호 연결 망 | |
CN107667537B (zh) | 具有缓冲的交换矩阵的宏交换机 | |
US7817880B1 (en) | Multi-chip systems using on-chip photonics | |
US4952930A (en) | Multipath hierarchical network | |
US7840136B1 (en) | Low-latency switch using optical and electrical proximity communication | |
WO2016180340A1 (en) | System and method for photonic switching | |
CN105917663A (zh) | 光交换机架构 | |
JP2963316B2 (ja) | パケット分配ネットワーク | |
JP6605747B2 (ja) | ラインカードシャーシ、マルチシャーシクラスタルータおよびパケット処理 | |
EP0405208B1 (en) | Multistage network with distributed pipelined control | |
JP2918772B2 (ja) | パケット交換配置 | |
CN106134116A (zh) | 采用pic交换机的可扩展光分组结构的装置与方法 | |
JP2915260B2 (ja) | パケット交換配置 | |
US8582972B2 (en) | Systems and methods for storing optical data | |
WO2000076256A1 (en) | Photonic switch using time-slot interchange | |
US20140032731A1 (en) | Recursive, All-to-All Network Topologies | |
KR100850382B1 (ko) | 멀티-스테이지 프로토콜 프로세싱에 의하여 다수의신호들을 전송하기 위한 디바이스 및 방법 | |
US20060104281A1 (en) | Packet routing | |
CN105210316A (zh) | 用于光子交换的系统和方法 | |
KR100764806B1 (ko) | 크로스바 | |
US9031407B2 (en) | Bidirectional optical data packet switching interconection network | |
JP3695853B2 (ja) | 光バッファ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |