CN105915890A - 基于fpga的svac视频编解码芯片验证装置及方法 - Google Patents

Abstract

本发明涉及一种基于FPGA的SVAC视频编解码芯片验证装置及方法，属集成电路的仿真验证领域。装置包括PC机、显示器和FPGA验证平台，PC机通过USB接口和串口与验证平台连接，显示器通过DVI接口与验证平台连接。其方法步骤为：上电复位；下载SVAC编码器硬件模块；配置摄像头模块，输出数字视频码流；SVAC编码器进行硬件编码；回送编码码流；检验结果是否正确；修改设计；下载SVAC解码器；进行SVAC硬件解码及格式转换；送显示器显示。本发明使用方便，提高了仿真的效率和可靠性，设计容易移植到专用集成电路上，可大大缩短SVAC编解码芯片的开发周期。

Description

基于FPGA的SVAC视频编解码芯片验证装置及方法

技术领域：

本发明涉及一种基于FPGA的SVAC视频编解码芯片验证装置及方法，属集成电路仿真验证的技术领域。

背景技术：

随着人们经济条件的改善，安全防范意识不断提高，视频监控系统以其直观的特点受到人们的青睐，成为安防领域的重要组成部分，在保障人们人身财物安全方面起到了不可估量的作用。民用视频监控系统数量迅速增长，视频数据量增长迅速，这对视频采集、视频编码、网络传输、视频存储、图像处理等提出了更高的技术要求。目前应用最广泛的音视频编解码标准包括H.26x标准和MPEG系列标准。这两个系列的音视频编码标准在相关产业长期处于垄断地位。

SVAC(安全防范监控数字视音频编解码技术标准)标准于2011年5月1日起实施，是我国具有自主知识产权的解决安全防范监控行业独特要求的技术标准。国家大力支持SVAC标准的推行，研究基于SVAC标准的视音频编解码芯片有利于推动国家标准的普及和利用，减少国外相关标准的各种专利制约，有利于推动我国安防行业和监控市场自主化发展。

发明内容：

针对现有技术的不足，本发明提供一种结构简单、成本低，基于FPGA的SVAC视频编解码芯片验证装置。

本发明还提供一种上述验证装置的工作方法。

本发明的技术方案如下：

一种基于FPGA的SVAC视频编解码芯片验证装置，包括PC机、显示器和FPGA验证平台；

所述PC机通过USB接口和串口与FPGA验证平台连接、所述显示器通过DVI接口与FPGA验证平台连接；

所述FPGA验证平台包括摄像头、FPGA1、FPGA2、JTAG接口、串口、USB接口、DVI接口、DDR2SDRAM、FIFO存储器、电平转换模块、USB接口芯片、格式转换模块、以及电源、复位模块、时钟模块、FPGA配置芯片和LED及按键模块。其中所述DDR2SDRAM包括DDR2 0、DDR2 1、DDR22、DDR2 3。

根据本发明优选的，所述基于FPGA的SVAC视频编解码芯片验证装置，所述FPGA验证平台中各个部件的连接关系如下：

所述FPGA1通过USB接口芯片、USB接口与所述PC机相连；

所述FPGA1还通过电平转换模块和串口与所述PC机相连；

所述FPGA1通过IO口与所述摄像头相连；

所述FPGA1通过IO口与DDR2 0和DDR2 1相连；

所述FPGA1通过FIFO存储器与所述FPGA2相连；

所述FPGA2通过格式转换模块和DVI接口与显示器相连；

所述FPGA2通过IO口与DDR2 2和DDR2 3相连；

所述复位模块、FPGA配置芯片、JTAG接口分别与所述FPGA1相连；所述时钟模块分别与所述FPGA1和FPGA2相连；所述电源为所述FPGA验证平台供电。

本发明所述验证装置的工作原理如下：

所述摄像头用于给所述FPGA验证平台提供稳定的视频源；所述FPGA1用于下载待验证的SVAC视频编码芯片各模块部分，DDR2控制器、摄像头驱动也下载到FPGA1中，JTAG接口用于对FPGA1进行下载和调试；所述USB接口及串口用来跟PC机端进行通信，串口用于将视频级别和图像格式发送给FPGA验证平台，USB接口用于将SVAC编码视频码流传送给PC机端进行验证；所述电平转换模块将FPGA输出信号转换为RS‐232电平。DDR2 0用于存储原始视频码流，DDR21用于存储在编码过程中需要缓存的数据以及作为参考的重构图像。

FPGA配置芯片、复位模块及JTAG接口用于对FPGA1和FPGA2进行下载配置及复位；时钟模块负责产生系统运行时FPGA1和FPGA2所需的时钟信号。FIFO存储器用于FPGA1与FPGA2间的数据缓冲。

FPGA2用于下载待验证的SVAC视频解码芯片各模块部分，DDR2控制器、视频输出单元也下载到FPGA2中，DDR2 3用于存储视频解码中间数据，DDR2 2用于存储解码后视频数据，供播放使用。格式转换模块将解码后的视频数据，及HSYNC、VSYNC和PCLK时序控制信号转换后通过DVI接口送到显示器进行显示。

一种上述验证装置的工作方法，包括步骤如下：

1)在PC机上设置视频档次级别及图像格式，并通过串口发送给FPGA1；根据编解码器支持的视频档次和级别进行设置，档次包括简单档次、主要档次和高级档次，级别包括2.0、2.1、4.0、4.2、5.0、5.2、6.0、6.2，图像格式包括YCbCr4:0:0、YCbCr4:2:0、YCbCr4:2:2；

2)FPGA1配置摄像头；使其输出符合条件的视频码流；

3)FPGA1将原始视频缓存在DDR2 0中，并将图像的宏块读取到FPGA1中进行视频编码，在编码过程中产生的数据及重构图像存储在DDR2 1中；

4)将编码码流通过USB接口发送给PC机，与标准软件编码模型编码结果进行对比，得出对比结果，查看视频编码效果：

如果编码无误，则进入步骤6)，否则进入步骤5)；

5)根据对比结果找出编码器设计中的问题，并进行改正，重复步骤1)到步骤5)直到完成验证；

6)FPGA1将SVAC编码视频流送入到FIFO存储器中；

7)FPGA2从FIFO存储器中读取视频码流，进行SVAC视频解码，解码器与编码器进行对称的设计，DDR2 3用于存储解码过程中数据和图像的缓存，解码完成后的图像信息存储在DDR2 2中；

8)FPGA2从DDR2 2中读取图像信息，并生成HSYNC、VSYNC和PCLK时序控制信号发送给格式转换模块；

9)格式转换模块将视频码流符合DVI接口的数据，通过DVI接口送到显示器显示视频信息；

10)对比解码图像与摄像头输出图像，查看解码结果：

如果解码无误，则验证完成；如果解码有误，则进入步骤11)；

11)根据解码结果找出解码器设计中的问题，并进行改正，重复步骤7)到步骤11)。

本发明的优点在于：

本发明采用FPGA验证平台装置及方法对SVAC编解码芯片进行协同验证，本发明使用方便，适用于多种不同应用环境，机其原理设计很容易移植到专用集成电路上，可大大缩短SVAC编解码芯片的开发周期。

附图说明：

图1本发明所述验证装置的结构框图；

其中1.DDR2 0，2.DDR2 1，3.电源，4.摄像头，5.FPGA1，6.电平转换模块，7.串口，8.USB接口芯片，9.USB接口，10.复位模块，11.时钟模块，12.FPGA配置芯片，13.JTAG接口，14.LED及按键模块，15.FIFO存储器，16.FPGA2，17.格式转换模块，18.DVI接口，19.DDR2 3，20.DDR2 2，21.PC机，22.显示器。

图2本发明所述工作方法的流程图。

具体实施方式：

下面结合附图和实施例对本发明做进一步说明，但不限于此。

如图1、2所示。

实施例1、

一种基于FPGA的SVAC视频编解码芯片验证装置，包括PC机、显示器和FPGA验证平台；

所述PC机21通过USB接口9和串口7与FPGA验证平台连接、所述显示器22通过DVI接口18与FPGA验证平台连接；

所述FPGA验证平台包括摄像头3、FPGA1 5、FPGA2 16、JTAG接口13、串口7、USB接口9、DVI接口18、DDR2SDRAM、FIFO存储器15、电平转换模块6、USB接口芯片8、格式转换模块17、以及电源3、复位模块10、时钟模块11、FPGA配置芯片12和LED及按键模块14。其中所述DDR2SDRAM包括DDR2 0、DDR2 1、DDR2 2、DDR2 3。

实施例2、

如实施例1所述的一种基于FPGA的SVAC视频编解码芯片验证装置，所述FPGA验证平台中各个部件的连接关系如下：

所述FPGA1 5通过USB接口芯片8、USB接口9与所述PC机21相连；

所述FPGA1 5还通过电平转换模块6和串口7与所述PC机21相连；

所述FPGA1 5通过IO口与所述摄像头4相连；

所述FPGA1 5通过IO口与DDR2 0 1和DDR2 1 2相连；

所述FPGA1 5通过FIFO存储器15与所述FPGA2 16相连；

所述FPGA2 16通过格式转换模块17和DVI接口18与显示器22相连；

所述FPGA2 16通过IO口与DDR2 2 20和DDR2 3 19相连；

所述复位模块10、FPGA配置芯片12、JTAG接口13分别与所述FPGA1 5相连；所述时钟模块11分别与所述FPGA1 5和FPGA2 16相连；所述电源3为所述FPGA验证平台供电。

实施例2、

一种上述验证装置的工作方法，包括步骤如下：

1)在PC机21上设置视频档次级别及图像格式，并通过串口7发送给FPGA15；根据编解码器支持的视频档次和级别进行设置，档次包括简单档次、主要档次和高级档次，级别包括2.0、2.1、4.0、4.2、5.0、5.2、6.0、6.2，图像格式包括YCbCr 4:0:0/4:2:0/4:2:2；

2)FPGA1 5配置摄像头4；使其输出符合条件的视频码流；

3)FPGA1 5将原始视频缓存在DDR2 0 1中，并将图像的宏块读取到FPGA15中进行视频编码，在编码过程中产生的数据及重构图像存储在DDR2 1 2中；

4)将编码码流通过USB接口9发送给PC机21，与标准软件编码模型编码结果进行对比，得出对比结果，查看视频编码效果：

如果编码无误，则进入步骤6)，否则进入步骤5)；

5)根据对比结果找出编码器设计中的问题，并进行改正，重复步骤1)到步骤5)直到完成验证；

6)FPGA1 5将SVAC编码视频流送入到FIFO存储器15中；

7)FPGA2 16从FIFO存储器15中读取视频码流，进行SVAC视频解码，解码器与编码器进行对称的设计，DDR2 3 19用于存储解码过程中数据和图像的缓存，解码完成后的图像信息存储在DDR2 2 20中；

8)FPGA2 16从DDR2 2 20中读取图像信息，并生成HSYNC、VSYNC和PCLK时序控制信号发送给格式转换模块17；

9)格式转换模块17将视频码流符合DVI接口18的数据，通过DVI接口18送到显示器22显示视频信息；

10)对比解码图像与摄像头4输出图像，查看解码结果：

如果解码无误，则验证完成；如果解码有误，则进入步骤11)；

11)根据解码结果找出解码器设计中的问题，并进行改正，重复步骤7)到步骤11)。

Claims (3)

1.一种基于FPGA的SVAC视频编解码芯片验证装置，其特征在于，该装置包括PC机、显示器和FPGA验证平台；

所述PC机通过USB接口和串口与FPGA验证平台连接、所述显示器通过DVI接口与FPGA验证平台连接；

所述FPGA验证平台包括摄像头、FPGA1、FPGA2、JTAG接口、串口、USB接口、DVI接口、DDR2SDRAM、FIFO存储器、电平转换模块、USB接口芯片、格式转换模块、以及电源、复位模块、时钟模块、FPGA配置芯片和LED及按键模块。

2.根据权利要求1所述的一种基于FPGA的SVAC视频编解码芯片验证装置，其特征在于，所述基于FPGA的SVAC视频编解码芯片验证装置，所述FPGA验证平台中各个部件的连接关系如下：

所述FPGA1通过USB接口芯片、USB接口与所述PC机相连；

所述FPGA1还通过电平转换模块和串口与所述PC机相连；

所述FPGA1通过IO口与所述摄像头相连；

所述FPGA1通过IO口与DDR2 0和DDR2 1相连；

所述FPGA1通过FIFO存储器与所述FPGA2相连；

所述FPGA2通过格式转换模块和DVI接口与显示器相连；

所述FPGA2通过IO口与DDR2 2和DDR2 3相连；

所述复位模块、FPGA配置芯片、JTAG接口分别与所述FPGA1相连；所述时钟模块分别与所述FPGA1和FPGA2相连；所述电源为所述FPGA验证平台供电。

3.一种如权利要求1或2所述验证装置的工作方法，其特征在于，该方法包括步骤如下：

1)在PC机上设置视频档次级别及图像格式，并通过串口发送给FPGA1；

2)FPGA1配置摄像头；

3)FPGA1将原始视频缓存在DDR2 0中，并将图像的宏块读取到FPGA1中进行视频编码，在编码过程中产生的数据及重构图像存储在DDR2 1中；

4)将编码码流通过USB接口发送给PC机，与标准软件编码模型编码结果进行对比，得出对比结果，查看视频编码效果：

如果编码无误，则进入步骤6)，否则进入步骤5)；

5)根据对比结果找出编码器设计中的问题，并进行改正，重复步骤1)到步骤5)直到完成验证；

6)FPGA1将SVAC编码视频流送入到FIFO存储器中；

7)FPGA2从FIFO存储器中读取视频码流，进行SVAC视频解码，解码器与编码器进行对称的设计，DDR2 3用于存储解码过程中数据和图像的缓存，解码完成后的图像信息存储在DDR2 2中；

8)FPGA2从DDR2 2中读取图像信息，并生成HSYNC、VSYNC和PCLK时序控制信号发送给格式转换模块；

9)格式转换模块将视频码流符合DVI接口的数据，通过DVI接口送到显示器显示视频信息；

10)对比解码图像与摄像头输出图像，查看解码结果：

如果解码无误，则验证完成；如果解码有误，则进入步骤11)；

11)根据解码结果找出解码器设计中的问题，并进行改正，重复步骤7)到步骤11)。