CN105914445A - 基于绝缘体上硅衬底的射频共面波导元件及其制备方法 - Google Patents

Abstract

本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹槽；2）定义器件区域，并去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）制备射频共面波导元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的共面波导，空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大，消除了SiO₂中的固定电荷、可动电荷，Si/SiO₂系统的界面态、陷阱电荷等影响微波传输的不利因素，从而减小了介质损耗，提高了共面波导的传输性能。

Description

基于绝缘体上硅衬底的射频共面波导元件及其制备方法

技术领域

本发明涉及一种半导体元器件及其制备方法，特别是涉及一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法。

背景技术

波导(WAVEGUIDE)是指用来定向引导电磁波的结构，常见的波导结构主要有平行双导线、同轴线、平行平板波导、矩形波导、圆波导、微带线、平板介质光波导和光纤。从引导电磁波的角度看，它们都可分为内部区域和外部区域，电磁波被限制在内部区域传播(要求在波导横截面内满足横向谐振原理)。

通常，波导专指各种形状的空心金属波导管和表面波波导，前者将被传输的电磁波完全限制在金属管内，又称封闭波导；后者将引导的电磁波约束在波导结构的周围，又称开波导。当无线电波频率提高到3000兆赫至300吉赫的厘米波波段和毫米波波段时，同轴线的使用受到限制而采用金属波导管或其他导波装置。波导管的优点是导体损耗和介质损耗小、功率容量大、没有辐射损耗、结构简单、易于制造。波导管内的电磁场可由麦克斯韦方程组结合波导的边界条件求解，与普通传输线不同，波导管里不能传输TEM模，电磁波在传播中存在严重的色散现象，色散现象说明电磁波的传播速度与频率有关。表面波波导的特征是在边界外有电磁场存在。其传播模式为表面波。在毫米波与亚毫米波波段，因金属波导管的尺寸太小而使损耗加大和制造困难。这时使用表面波波导，除具有良好传输性外，主要优点是结构简单，制作容易，可具有集成电路需要的平面结构。表面波波导的主要形式有：介质线、介质镜像线、H-波导和镜像凹波导。

近年来随着移动通信向微型化、低功耗化发展，对制作与CMOS工艺兼容的高品质片上无源器件的研究也越来越多。但是，传统CMOS工艺制作的波导结构会存在较为严重的寄生效应，如衬底的寄生电容、寄生电阻、金属导体的寄生电容、寄生电阻以及由于涡流损耗等效应而成的寄生电阻等，都将会对波导结构的性能产生影响。另外，传统的波导器件结构在散热方面也有待进一步提高。

基于以上所述，提供一种可有效抑制硅衬底导致的共面波导损耗，减小寄生电容，有利于提高了共面波导器件的传输性能的射频共面波导元件及其制备方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法，用于解决现有技术中射频共面波导元件介质损耗较大等问题。

为实现上述目的及其他相关目的，本发明提供一种基于绝缘体上硅衬底的射频共面波导元件的制备方法，所述制备方法包括步骤：步骤1)，制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的若干凹槽，所述若干凹槽之间具有支撑结构；步骤2)，通过掩膜光刻于与所述若干凹槽的对应位置定义器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；步骤3)，基于CMOS工艺在器件区域制备射频共面波导元件。

作为本发明的基于绝缘体上硅衬底的射频共面波导元件的制备方法的一种优选方案，步骤1)中，所述凹槽内的底层硅中具有预设深度的空槽。

作为本发明的基于绝缘体上硅衬底的射频共面波导元件的制备方法的一种优选方案，步骤1)制备绝缘体上硅衬底包括：步骤1-1)，提供第一硅衬底，于所述第一硅衬底表面形成第一绝缘层；步骤1-2)，基于所述第一绝缘层对所述第一硅衬底进行剥离离子注入，于所述硅衬底中定义剥离界面；步骤1-3)，提供第二硅衬底，于所述第二硅衬底表面形成第二绝缘层；步骤1-4)，于所述第二绝缘层表面形成掩膜层，并于对应于射频共面波导元件的位置形成刻蚀窗口；步骤1-5)，基于刻蚀窗口刻蚀所述第二绝缘层，形成贯穿至所述第二硅衬底的若干凹槽，所述若干凹槽之间具有支撑结构；步骤1-6)，在凹槽内的第二硅衬底中刻蚀出预设深度的空槽；步骤1-7)，键合所述第一绝缘层及所述第二绝缘层；步骤1-8)，进行退火工艺使所述第一硅衬底从剥离界面处剥离，与所述第一绝缘层结合的部分作为绝缘体上硅衬底的硅顶层；步骤1-9)，进行高温退火，以加强所述第一绝缘层及所述第二绝缘层的键合强度。

作为本发明的基于绝缘体上硅衬底的射频共面波导元件的制备方法的一种优选方案，步骤1-1)中，采用热氧化工艺于所述第一硅衬底表面形成二氧化硅层，作为第一绝缘层；步骤1-3)中，采用热氧化工艺于所述第二硅衬底表面形成二氧化硅层，作为第二绝缘层。

作为本发明的基于绝缘体上硅衬底的射频共面波导元件的制备方法的一种优选方案，所述第二绝缘层的厚度为不小于50nm。

作为本发明的基于绝缘体上硅衬底的射频共面波导元件的制备方法的一种优选方案，步骤1-2)中，所述剥离离子为H离子或He离子，所述剥离离子于所述第一硅衬底的注入深度为20～2000nm。

作为本发明的基于绝缘体上硅衬底的射频共面波导元件的制备方法的一种优选方案，步 骤1-7)在键合前还包括对所述第一硅衬底及第二硅衬底进行清洗的步骤。

作为本发明的基于绝缘体上硅衬底的射频共面波导元件的制备方法的一种优选方案，步骤1-8)中，退火工艺的气氛为N2气氛，退火工艺的温度范围为400～500℃，以使所述第一硅衬底从剥离界面处剥离。

作为本发明的基于绝缘体上硅衬底的射频共面波导元件的制备方法的一种优选方案，步骤1-8)中，还包括对所述顶层硅表面进行CMP抛光的步骤。

作为本发明的基于绝缘体上硅衬底的射频共面波导元件的制备方法的一种优选方案，步骤3)包括：步骤3-1)，于所述器件区域制作金属层；步骤3-2)，刻蚀所述金属层，形成横跨于所述若干凹槽的地线-信号线-地线布局的共面波导结构；步骤3-3)，刻蚀去除各地线与信号线之间的绝缘层，并保留所述支撑结构，以完成共面波导元件的制备。

本发明还提供一种基于绝缘体上硅衬底的射频共面波导元件，包括：绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的若干凹槽，所述若干凹槽之间具有支撑结构；器件区域，所述器件区域去除了与所述凹槽的位置对应的顶层硅，露出下方绝缘层的上部表面；以及射频共面波导元件，形成于所述器件区域。

作为本发明的基于绝缘体上硅衬底的射频共面波导元件的一种优选方案，所述绝缘层为二氧化硅层，所述绝缘层的下部的厚度为不小于50nm。

作为本发明的基于绝缘体上硅衬底的射频共面波导元件的一种优选方案，所述顶层硅的厚度范围为20～2000nm。

作为本发明的基于绝缘体上硅衬底的射频共面波导元件的一种优选方案，所述射频共面波导元件包括：横跨于所述若干凹槽的地线-信号线-地线布局的共面波导结构，各地线与信号线之间的绝缘层被去除，并保留所述支撑结构。

如上所述，本发明的基于绝缘体上硅衬底的射频共面波导元件及其制备方法，具有以下有益效果：本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的共面波导，空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大，从而减小了介质损耗，提高了共面波导的传输性能。另外，该空腔结构还提供了良好的散热条件。本发明结构和工艺简单，在半导体制造领域具有广泛的应用前景。

附图说明

图1～图14c显示为本发明的基于绝缘体上硅衬底的射频共面波导元件的制备方法各步骤所呈现的结构示意图，其中，图14a显示为本发明的基于绝缘体上硅衬底的射频共面波导元 件的剖面结构示意图，图14b显示为本发明的基于绝缘体上硅衬底的射频共面波导元件的俯视结构示意图，图14c显示为本发明的基于绝缘体上硅衬底的射频共面波导元件的对应于图14b中A-A’截面的结构示意图。

元件标号说明

101 第一硅衬底

102 第一绝缘层

201 第二硅衬底

202 第二绝缘层

203 凹槽

204 空槽

205 支撑结构

301 器件区域

302 金属层

303 地线

304 信号线

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1～图14c。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1～图14c所示，本实施例提供一种基于绝缘体上硅衬底的射频共面波导元件的制备方法，所述射频共面波导元件可以应用于巴伦电路、滤波器、振荡器及调谐器中的一种或两种以上，所述制备方法包括步骤：

如图1～图10所示，首先进行步骤1)，制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的 位置具有至少直至所述底层硅的若干凹槽，所述若干凹槽之间具有支撑结构205。

如图1～图2所示，首先进行步骤1-1)，提供第一硅衬底101，于所述第一硅衬底101表面形成第一绝缘层102。

作为示例，采用热氧化工艺于所述第一硅衬底101表面形成二氧化硅层，作为第一绝缘层102，在本实施例中，所述热氧化工艺选用为干法热氧化工艺，氧化的温度范围为900～1200℃，具体选用为1000℃。

作为示例，所述第一绝缘层102的厚度为20至数百纳米，所述第一绝缘层102的厚度可以依据热氧化工艺的温度及时间确定。在本实施例中，所述第一绝缘层102的厚度为20nm。所述第一绝缘层102可以在后续的H或He离子注入的过程中，保护硅的表面不被损坏。离子注入之后，可根据需要，将第一绝缘层102适当减薄至0到数百纳米。

如图3所示，然后进行步骤1-2)，基于所述第一绝缘层102对所述第一硅衬底101进行剥离离子注入，于所述硅衬底中定义剥离界面。

作为示例，所述剥离离子为H离子，离子注入参数视所需的注入深度而定。当然，在其它的实施例中，也可以选用He离子作为剥离离子进行注入，并不限于此处所列举的示例。

作为示例，所述剥离离子于所述第一硅衬底101的注入深度为20～2000nm，在本实施例中，所述剥离离子于所述第一硅衬底101的注入深度为50～100nm。

如图4～图5所示，接着进行步骤1-3)，提供第二硅衬底201，于所述第二硅衬底201表面形成第二绝缘层202。

作为示例，采用热氧化工艺于所述第二硅衬底201表面形成二氧化硅层，作为第二绝缘层202，在本实施例中，所述热氧化工艺选用为干法热氧化工艺，氧化的温度范围为900～1200℃，具体选用为1000℃。

作为示例，所述第二绝缘层202的厚度为不小于50nm，所述第二绝缘层202的厚度可以依据热氧化工艺的温度及时间确定。在本实施例中，所述第二绝缘层202的厚度为50nm。

接着进行步骤1-4)，于所述第二绝缘层202表面形成掩膜层，并于对应于射频共面波导元件的位置形成刻蚀窗口。

作为示例，所述掩膜层可以为光刻胶、氮化硅或其组合。

如图6所述，接着进行步骤1-5)，基于刻蚀窗口刻蚀所述第二绝缘层202，形成贯穿至所述第二硅衬底201的若干凹槽203，所述若干凹槽之间具有支撑结构205。

作为示例，在本实施例中，所述凹槽203贯穿至所述第二硅衬底201，具体地，可以选用RIE或ICP干法刻蚀法刻蚀所述第二绝缘层202。另外，在刻蚀完成后，还包括对第二硅衬底201进行清洗的步骤。

如图7所示，接着进行步骤1-6)，在凹槽203内的第二硅衬底201中刻蚀出预设深度的空槽204。

作为示例，根据不同射频共面波导元件所需刻蚀深度，结合步骤1-5)的第一次光刻，进行一到多次套刻，进一步在凹槽203内第二硅衬底201中刻蚀出对应深度的空槽204。另外，如所需刻蚀深度为零，则可省去该步骤1-6)。若形成有空槽204，所述支撑结构205为刻蚀后保留的第二绝缘层材料以及第二硅衬底材料。若没形成有空槽204，则所述支撑结构205为刻蚀后保留的第二绝缘层材料。

如图8～图9所示，接着进行步骤7)，键合所述第一绝缘层102及所述第二绝缘层202。

作为示例，在键合前还包括对所述第一硅衬底101及第二硅衬底201进行清洗的步骤。

如图10所示，接着进行步骤1-8)，进行退火工艺使所述第一硅衬底101从剥离界面处剥离，与所述第一绝缘层102结合的部分作为绝缘体上硅衬底的硅顶层。

作为示例，退火工艺的气氛为N₂气氛。

作为示例，退火工艺的温度范围为400～500℃，以使所述第一硅衬底101从剥离界面处剥离，在本实施例中，所述退火工艺的温度选用为450℃。

接着，进行步骤1-9)，进行高温(1000～1200℃)退火，以加强所述第一绝缘层102及所述第二绝缘层202的键合强度。

最后，采用CMP工艺对所述顶层硅表面进行抛光，获得光洁表面的顶层硅。

如图11所示，接着进行步骤2)，通过掩膜光刻于与所述凹槽的对应位置定义器件区域301，并刻蚀去除器件区域301的顶层硅，露出下方所述绝缘层的上部表面。

如图12～图14c所示，最后进行步骤3)，基于CMOS工艺在器件区域301制备射频共面波导元件。

作为示例，步骤3)包括：

如图12所示，首先进行步骤3-1)，于所述器件区域制作金属层302。

具体地，采用淀积工艺于所述器件区域制作金属层302，所述下金属层302的材料为金。

如图13所示，然后进行步骤3-2)，刻蚀所述金属层302，形成横跨于所述若干凹槽的地线303-信号线304-地线303布局的共面波导结构。

如图14a～图14c所示，接着进行步骤3-3)，刻蚀去除各地线303与信号线304之间的绝缘层，并保留所述支撑结构205，以完成共面波导元件的制备，所述支撑结构205与信号线304下方的绝缘层相连，用于支撑所述绝缘层以及其上方的信号线304。

如图14a～图14c所示，本实施例还提供一种基于绝缘体上硅衬底的射频共面波导元件，所述射频共面波导元件可以应用于巴伦电路、滤波器、振荡器及调谐器中的一种或两种以上， 所述射频共面波导元件包括：绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅(即上述的第二硅衬底201)、绝缘层(即上述的第一绝缘层102及第二绝缘层202)及顶层硅(即上述的第一硅衬底101)，所述绝缘层的下部(即上述的第二绝缘层202)于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的若干凹槽203，所述若干凹槽203之间具有支撑结构205，各凹槽203内的底层硅(即上述第二硅衬底201)中还形成有预设深度的空槽204；器件区域301，所述器件区域301去除了与所述凹槽203的位置对应的顶层硅，露出下方绝缘层的上部(即上述的第一绝缘层102)表面；以及射频共面波导元件，形成于所述器件区域301。

作为示例，所述绝缘层为二氧化硅层，所述绝缘层的下部的厚度为不小于50nm。

作为示例，所述顶层硅的厚度范围为20～2000nm。

作为示例，所述射频共面波导元件包括：横跨于所述若干凹槽的地线303-信号线304-地线303布局的共面波导结构，各地线303与信号线304之间的绝缘层被去除，并保留所述支撑结构205。

如上所述，本发明的基于绝缘体上硅衬底的射频共面波导元件及其制备方法，具有以下有益效果：本发明的基于绝缘体上硅衬底的射频共面波导元件及其制备方法，具有以下有益效果：本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的共面波导，空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大，并可以消除SiO2中的固定电荷、可动电荷，Si/SiO2系统的界面态、陷阱电荷等影响微波传输的不利因素，从而减小了介质损耗，提高了共面波导的传输性能。另外，该空腔结构还提供了良好的散热条件。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种基于绝缘体上硅衬底的射频共面波导元件的制备方法，其特征在于，所述制备方法包括步骤：

步骤1)，制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的若干凹槽，所述若干凹槽之间具有支撑结构；

步骤2)，通过掩膜光刻于与所述若干凹槽的对应位置定义器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；

步骤3)，基于CMOS工艺在器件区域制备射频共面波导元件。

2.根据权利要求1所述的基于绝缘体上硅衬底的射频共面波导元件的制备方法，其特征在于：步骤1)中，所述凹槽内的底层硅中具有预设深度的空槽。

3.根据权利要求1所述的基于绝缘体上硅衬底的射频共面波导元件的制备方法，其特征在于，步骤1)制备绝缘体上硅衬底包括：

步骤1-1)，提供第一硅衬底，于所述第一硅衬底表面形成第一绝缘层；

步骤1-2)，基于所述第一绝缘层对所述第一硅衬底进行剥离离子注入，于所述硅衬底中定义剥离界面；

步骤1-3)，提供第二硅衬底，于所述第二硅衬底表面形成第二绝缘层；

步骤1-4)，于所述第二绝缘层表面形成掩膜层，并于对应于射频共面波导元件的位置形成刻蚀窗口；

步骤1-5)，基于刻蚀窗口刻蚀所述第二绝缘层，形成贯穿至所述第二硅衬底的若干凹槽，所述若干凹槽之间具有支撑结构；

步骤1-6)，在凹槽内的第二硅衬底中刻蚀出预设深度的空槽；

步骤1-7)，键合所述第一绝缘层及所述第二绝缘层；

步骤1-8)，进行退火工艺使所述第一硅衬底从剥离界面处剥离，与所述第一绝缘层结合的部分作为绝缘体上硅衬底的硅顶层；

步骤1-9)，进行高温退火，以加强所述第一绝缘层及所述第二绝缘层的键合强度。

4.根据权利要求3所述的基于绝缘体上硅衬底的射频共面波导元件的制备方法，其特征在于：步骤1-1)中，采用热氧化工艺于所述第一硅衬底表面形成二氧化硅层，作为第一绝缘层；步骤1-3)中，采用热氧化工艺于所述第二硅衬底表面形成二氧化硅层，作为第二绝缘层。

5.根据权利要求3所述的基于绝缘体上硅衬底的射频共面波导元件的制备方法，其特征在于：所述第二绝缘层的厚度为不小于50nm。

6.根据权利要求3所述的基于绝缘体上硅衬底的射频共面波导元件的制备方法，其特征在于：步骤1-2)中，所述剥离离子为H离子或He离子，所述剥离离子于所述第一硅衬底的注入深度为20～2000nm。

7.根据权利要求3所述的基于绝缘体上硅衬底的射频共面波导元件的制备方法，其特征在于：步骤1-7)在键合前还包括对所述第一硅衬底及第二硅衬底进行清洗的步骤。

8.根据权利要求3所述的基于绝缘体上硅衬底的射频共面波导元件的制备方法，其特征在于：步骤1-8)中，退火工艺的气氛为N₂气氛，退火工艺的温度范围为400～500℃，以使所述第一硅衬底从剥离界面处剥离。

9.根据权利要求3所述的基于绝缘体上硅衬底的射频共面波导元件的制备方法，其特征在于：步骤1-8)中，还包括对所述顶层硅表面进行CMP抛光的步骤。

10.根据权利要求1所述的基于绝缘体上硅衬底的射频共面波导元件的制备方法，其特征在于：步骤3)包括：

步骤3-1)，于所述器件区域制作金属层；

步骤3-2)，刻蚀所述金属层，形成横跨于所述若干凹槽的地线-信号线-地线布局的共面波导结构；

步骤3-3)，刻蚀去除各地线与信号线之间的绝缘层，并保留所述支撑结构，以完成共面波导元件的制备。

11.一种基于绝缘体上硅衬底的射频共面波导元件，其特征在于，包括：

绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的若干凹槽，所述若干凹槽之间具有支撑结构；

器件区域，所述器件区域去除了与所述凹槽的位置对应的顶层硅，露出下方绝缘层的上部表面；

射频共面波导元件，形成于所述器件区域。

12.根据权利要求11所述的基于绝缘体上硅衬底的射频共面波导元件，其特征在于：所述绝缘层为二氧化硅层，所述绝缘层的下部的厚度为不小于50nm。

13.根据权利要求11所述的基于绝缘体上硅衬底的射频共面波导元件，其特征在于：所述顶层硅的厚度范围为20～2000nm。

14.根据权利要求11所述的基于绝缘体上硅衬底的射频共面波导元件，其特征在于：所述射频共面波导元件包括：横跨于所述若干凹槽的地线-信号线-地线布局的共面波导结构，各地线与信号线之间的绝缘层被去除，并保留所述支撑结构。