CN105913877B - 存储设备、存储设备的备电电路的自检方法和控制芯片 - Google Patents

存储设备、存储设备的备电电路的自检方法和控制芯片 Download PDF

Info

Publication number
CN105913877B
CN105913877B CN201610200526.3A CN201610200526A CN105913877B CN 105913877 B CN105913877 B CN 105913877B CN 201610200526 A CN201610200526 A CN 201610200526A CN 105913877 B CN105913877 B CN 105913877B
Authority
CN
China
Prior art keywords
standby electric
standby
capacitance
branch
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610200526.3A
Other languages
English (en)
Other versions
CN105913877A (zh
Inventor
余霄
陈冠
廖良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201610200526.3A priority Critical patent/CN105913877B/zh
Publication of CN105913877A publication Critical patent/CN105913877A/zh
Application granted granted Critical
Publication of CN105913877B publication Critical patent/CN105913877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies

Abstract

本发明公开了一种存储设备、存储设备的备电电路的自检方法和控制芯片，属于备电技术领域。存储设备包括电性相连的备电电路和控制芯片；备电电路包括由N组相互并联的备电支路组成的备电支路阵列；控制芯片每隔一预设周期测量备电支路阵列的电容值，判断该电容值是否小于第一预设阈值，若是，则产生提示信息指示备电电路对存储设备进行有效供电的时长小于预设时长，通过在备电电路中设置由多组备电支路组成的备电支路阵列，并定期检测备电支路阵列的电容值，当其中部分备电支路发生短路时，能够及时对用户发出提醒，以便用户在备电电路完全失效之前采取必要的补助措施，从而提高备电电路的备电效果。

Description

存储设备、存储设备的备电电路的自检方法和控制芯片
技术领域
本发明涉及备电技术领域，特别涉及一种存储设备、存储设备的备电电路的自检方法和控制芯片。
背景技术
在存储设备中，SSD(Solid-state Drive，固态硬盘)是一种基于半导体固态存储器技术的新型存储设备，与传统机械硬盘相比，具有读写速度快、抗震能力强、温度范围大、体积小、重量轻等优点。
现有技术中，主机设备向SSD进行的写入操作分为透写(Write-Through)和回写(Write-Back)两种模式。回写模式的速度要快于透写模式，但是在回写模式下SSD先将数据写在SSD的缓存区(buffer)里，随即向主机设备返回写入成功，主机认为SSD已完成数据的存储。之后，SSD的主控芯片将数据下刷到SSD的后端闪存芯片(FLASH)，若此时SSD盘片掉电，则缓存区中的数据就会丢失。因此，在SSD设计中，一般会增加一个备电电路，该备电电路中包含若干个并联的电容器，这若干个电容器的一端连接在备电电路的输入端和输出端之间，另一端接地，用于在意外掉电发生时，为SSD提供将缓存区中的数据下刷到闪存芯片所需的电能，避免发生数据丢失的问题。
但是现有技术存在以下问题：备电电路中的各个电容器之间互相并联，若其中一个电容发生短路，则整个备电电路就会失效，而存储设备无法及时发现备电电路是否失效，用户无法及时做出相应的补救措施，从而影响备电电路的备电效果。
发明内容
为了在备电电路完全失效之前能够及时提醒用户采取必要的补助措施，以提高备电电路的备电效果，本发明实施例提供了一种存储设备、存储设备的备电电路的自检方法和控制芯片。所述技术方案如下：
存储设备包括电性相连的备电电路和控制芯片，该备电电路包括由N组相互并联的备电支路组成的备电支路阵列，N是大于或等于2的整数，每组备电支路包括电容组件和单向导电元件，该单向导电元件分别与该备电支路阵列的输入端、该备电支路阵列的输出端以及该电容组件电性相连，该单向导电元件用于截断该N组相互并联的备电支路中的电容组件之间的电流通路，且该单向导电元件允许电流由该备电支路阵列的输入端流入，并由该备电支路阵列的输出端流出。
第一方面，提供了一种存储设备的备电电路的自检方法，该方法包括：
控制芯片每隔一预设周期测量备电支路阵列的电容值；控制芯片判断该电容值是否小于第一预设阈值；若该电容值小于第一预设阈值，则控制芯片产生提示信息指示该备电电路能够对存储设备进行有效供电的时长小于预设时长。
本发明所示的方案，对于一个存储设备的备电电路，将该备电电路中的备电支路阵列的电容值与第一预设阈值进行比较，当该电容值小于第一预设阈值时，提示该备电电路能够对存储设备进行有效供电的时长小于预设时长，通过在备电电路中设置多组备电支路，并定期检测多组备电支路组成的备电支路阵列的电容值，当其中部分备电支路发生短路时，能够及时对用户发出提醒，以便用户在备电电路完全失效之前采取必要的补助措施。
上述备电电路还包括恒流源，该恒流源包括：控制端、电流输入端和电流输出端，该控制端和该电流输入端分别与该控制芯片电性相连，该电流输出端接地，该电流输入端还与该备电电路的输出端电性相连。
在第一方面的第一种可能的实施方式中，控制芯片在测量备电支路阵列的电容值时，控制该备电电路停止充电；控制恒流源以恒定电流I0进行放电；测量该电流输入端的电压从第一预设电压值V1降到第二预设电压值V2耗费的时间T0，V1大于V2；根据下列公式计算所述备电支路阵列的电容值C：
C＝I0T0/(V1-V2)。
在备电电路中设置用于以恒定电流放电的恒流源，通过在控制恒流源放电时测量恒流源的电流输入端的电压从第一预设电压值降到第二预设电压值耗费的时间来计算备电支路阵列的电容值，以实现备电电路的电容自检，以便在其中部分备电支路发生短路时能及时对用户发出提醒。
在第一方面的第二种可能的实施方式中，该方法还包括：若电容值不小于第一预设阈值，则判断该电容值是否小于第二预设阈值，该第一预设阈值小于该第二预设阈值；若该电容值小于该第二预设阈值，则将该预设周期设置为第一周期；若该电容值不小于该第二预设阈值，则将该预设周期设置为第二周期，该第二周期大于该第一周期。
根据自检的结果设置下一次启动检测的周期，当备电支路阵列的电容值相对正常时设置较长的自检周期，当备电支路阵列的电容值相对较低时设置较短的自检周期，当有部分备电支路发生短路时缩短自检周期，提高备电提醒的频率，进一步提高提醒效果。
结合第一方面或者第一方面的第二种可能的实施方式，在第一方面的第三种可能的实施方式中，该方法还包括：该第一预设阈值为[C0*(N-1-x)/N+C0*(N-x)/N]/2；其中，C0为N组相互并联的备电支路中各个电容器均处于有效工作状态时，备电支路阵列的电容值，x是大于或等于1的整数，且x＜N-1，x为N组备电支路中冗余设计的备电支路的组数。
提供x组备电支路作为备电冗余，即便备电电路中有x组备电支路发生短路，也不会影响存储设备的最大备电要求，从而提高备电电路的备电效果。
结合第一方面的第二种可能的实施方式，在第一方面的第四种可能的实施方式中，该方法还包括：该第二预设阈值为[C0+C0*(N-x)/N]/2；其中，C0为N组相互并联的备电支路中各个电容器均处于有效工作状态时，备电支路阵列的电容值，x是大于或等于1的整数，且x＜N-1。
第二方面，提供了一种存储设备，该存储设备包括电性相连的备电电路和控制芯片；该备电电路包括由N组相互并联的备电支路，N是大于或等于2的整数；每组备电支路包括电容组件和单向导电元件，该单向导电元件分别与该备电支路阵列的输入端、该备电支路阵列的输出端以及该电容组件电性相连，该单向导电元件用于截断该N组相互并联的备电支路中的电容组件之间的电流通路，且该单向导电元件允许电流由该备电支路阵列的输入端流入，并由该备电支路阵列的输出端流出。该存储设备还包括恒流源，该恒流源包括：控制端、电流输入端和电流输出端，该控制端和该电流输入端分别与该控制芯片电性相连，该电流输出端接地，该电流输入端还与该备电支路阵列的输出端电性相连；该控制芯片通过执行指令来实现上述第一方面或第一方面中任意一种可能的实现方式所提供的存储设备的备电电路的自检方法。
在第二方面的第一种可能的实施方式中，该单向导电元件包括第一二极管和第二二极管；
该第一二极管的负极与该第二二极管的正极电性相连，该第一二极管的正极与该备电支路阵列的输入端电性相连，该第二二极管的负极与该备电支路阵列的输出端电性相连；该电容组件包括M个相互并联的电容器，且每个该电容器的一端连接于该第一二极管的负极与该第二二极管的正极之间，每个该电容器的另一端接地，M是大于或等于1的整数。
通过在电容器非接地端的两侧分别设置第一二极管和第二二极管，以截断该N组相互并联的备电支路中的电容组件之间的电流通路，并允许电流由该备电支路阵列的输入端流入，由该备电支路阵列的输出端流入，使得其中一组备电支路中有电容器短路时，不会对其它各组备电支路中的电容器的备电效果产生影响。
结合第二方面的第一种可能的实施方式，在第二方面的第二种可能的实施方式中，每组该备电支路还包括：电阻器；该电阻器一端与该第一二极管的负极电性相连，该电阻器的另一端与该第二二极管的正极电性相连；每个该电容器的一端连接于该电阻器与该第二二极管的正极之间。
通过在备电支路中串联一个电阻器，以对备电支路中的电流进行限流，使得该备电支路中的电容器发生短路时，不至于因为该备电支路中的电流过大而影响其它备电支路中的电容器的备电效果。
结合第二方面的第一或者第二种可能的实施方式，在第二方面的第三种可能的实施方式中，每个电容器的电容值为Cmin，且Cmin满足：Cmin*M*(N-x)*(Vmax-Vmin)≥Q；
其中，x是大于或等于1的整数，Vmax为所述备电支路阵列的最大放电电压，Vmin为所述备电支路阵列的最小放电电压，Q为对所述存储设备进行所述预设时长的有效供电所需的电荷量。
结合第二方面的第二种可能的实施方式，在第二方面的第四种可能的实施方式中，电阻器的阻值R满足：(Vcap/R)*N<A0-A1；其中，Vcap为N组相互并联的备电支路的充电电压，A0为该备电电路的最大充电电流，A1为预设电流值。
第三方面，提供了一种控制芯片，该芯片应用于第二方面或者第二方面的任意一个可能的实现方式所示的存储设备中，该芯片包括至少一个单元，该至少一个单元用于实现上述第一方面或第一方面中任意一种可能的实现方式所提供的存储设备的备电电路的自检方法。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1A是本发明一示例性实施例示出的一种存储设备的电路图；
图1B是图1A对应实施例所示的备电电路充电时的电流流向示意图；
图1C是图1A对应实施例所示的备电电路放电时的电流流向示意图；
图1D是图1A对应实施例所示的备电电路自检时的电流流向示意图；
图2是本发明一示例性实施例提供的一种存储设备的备电电路的自检方法的方法流程图；
图3是本发明提供的一种控制芯片的结构方框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
请参考图1A，其是本发明一示例性实施例示出的一种存储设备的电路图。该存储设备可以是包括SSD在内的各种存储设备。该存储设备包括:备电电路110、控制芯片120、供电电路130和功能芯片140。
备电电路110包括N组相互并联的备电支路112组成的备电支路阵列111，N是大于或等于2的整数；每组该备电支路包括电容组件112a和单向导电元件112k，该单向导电元件112k分别与该备电支路阵列的输入端114、该备电支路阵列的输出端116以及该电容组件112a电性相连，该单向导电元件112k用于截断该N组相互并联的备电支路112中的电容组件112a之间的电流通路，且该单向导电元件112k允许电流由该备电支路阵列的输入端114流入，并由该备电支路阵列的输出端116流出。
可选的，该单向导电元件112k包括第一二极管112b和第二二极管112c，每组备电支路112还包括电阻器112d，每个电容组件112a包括M个相互并联的电容器，且每个电容器的一端连接于电阻器112d与第二二极管112c的正极之间，每个电容器的另一端接地，M是大于或等于1的整数。
其中，电阻器112d的一端与第一二极管112b的负极电性相连，电阻器112d的另一端与第二二极管112c的正极电性相连，第一二极管112b的正极与备电支路阵列111的输入端114电性相连，第二二极管112b的负极与备电支路阵列111的输出端116电性相连。第一二极管和第二二极管用于截断N组相互并联的备电支路之间的电流通路。
在本发明实施例中，以单向导电元件112k包括第一二极管112b和第二二极管112c为例进行说明，在实际应用中，该单向导电元件还可以由其它元件或者结构，比如，该单向导电元件中可以使用更多的二极管来取代第一二极管112b和第二二极管112c，或者，该单向导电元件中的第一二极管112b和第二二极管112c可以使用其它与二极管功能相同的元件代替，比如具有单向导电性的离子管、整流器、可控硅以及单向导电胶等，本发明实施例对于单向导电元件112k的组成和结构不做限定。
在实际应用中，M个互相并联的电容器可以是普通电解铝电容、聚合物(polymer)固体钽电容、聚合物固体铝电容和陶瓷电容等具有较高额定电压的电容，上述四种电容仅为示例性说明、本发明中所需的M个互相并联的电容器需要具备较高额定电压，并不对本发明中的电容器选择范围构成限定。
控制芯片120，用于按照一预设周期测量备电支路阵列111的电容值，判断总电容值是否小于第一预设阈值，若总电容值小于第一预设阈值，则产生提示信息指示备电电路110能够对存储设备进行有效供电的时长小于预设时长。比如，控制芯片120可以向与存储设备连接的主机设备发送该提示信息。
另外，该备电电路110中还包括第三二极管117a、第四二极管117b和第五二极管117c，其中，第五二极管117c的正极连接外部电源150，第四二极管117b的负极和第五二极管117c的负极电性相连，构成对顶结构，用于在外部电源150正常工作时防止从外部电源150流出的电流进入备电支路阵列111，并在外部电源150掉电时防止从备电支路阵列111流出的电流进入外部电源150。
类似的，上述第三二极管117a、第四二极管117b和第五二极管117c也可以有其它元件或者结构，比如，上述第三二极管117a、第四二极管117b和第五二极管117c分别可以由多个二极管组成，或者，上述第三二极管117a、第四二极管117b和第五二极管117c可以使用其它与二极管功能相同的元件代替，比如具有单向导电性的离子管、整流器、可控硅以及单向导电胶等。
供电模块130的输入端134与第四二极管117b的负极和第五二极管117c的负极电性相连。供电模块130中包含多个降压模块132，每个降压模块132对应为一个或多个功能芯片140供电。供电模块130的降压模块132根据其对应的功能芯片140的电性要求，被设置为输出不同的电压值，比如，这些输出的电压值可以是1.0V、1.8V、3.3V、5.6V或6.8V等等，上述数值仅为示例性说明供电模块130的降压模块132可以输出的电压值的取值，并不对供电模块130的降压模块132输出的电压值数值构成限定。
如图1A所示，该备电电路110还包括升压模块113、降压模块115、恒流源118以及限流模块119。限流模块119包括输入端119a和输出端119b，升压模块113包括输入端113a、输出端113b和控制端113c，降压模块115包括输入端115a和输出端115b，恒流源118包括电流输入端118a、电流输出端118b和控制端118c。控制芯片120至少包括:第一接口120a、第二接口120b、第三接口120c、第四接口120d、第五接口120e和第六接口120f。
供电电路130中的一个降压模块132的输出端132a与限流模块119的输入端119a电性相连，限流模块119的输出端119b与升压模块113的输入端113a电性相连，升压模块113的输出端113b分别与备电支路阵列111的输入端114以及第三二极管117a的正极电性相连，升压模块113的控制端113c与控制芯片120的第三接口120c电性相连，降压模块115的输入端115a分别与第三二极管117a的负极以及备电支路阵列111的输出端116电性相连，降压模块115的输出端115b分别与第四二极管117b的正极以及控制芯片120的第一接口120a电性相连电性相连，恒流源118的电流输入端118a分别与控制芯片120的第二接口120b以及备电支路阵列111的输出端116电性相连，恒流源118的电流输出端118b接地，恒流源118的控制端118c与控制芯片120的第四接口120d电性相连，控制芯片120的第五接口120e与外部电源的控制端150a电性相连，控制芯片120的第六接口120f为控制芯片120的供电接口。
限流模块119用于将进入升压模块113的电流限制在预设最大电流以下，即限制了进入备电电路110电流的大小，避免上述元器件由于电流过大而烧毁，从而为备电电路110、升压模块113、降压模块115、第三二极管117a即第四二极管117b提供限流保护。限流模块119可以是一个电流限制电路(Current limit)模块。
升压模块113用于将进入升压模块113中的电流进行升压，从而提高N组互相并联的备电支路112中的电容器可充入的电能(电容器两端电压越高，该电容器中的电荷量也越多)。升压模块113可以是开关直流升压电路(Boost)模块。
降压模块115用于在备电电路110为存储设备供电时，将备电支路阵列111中存储的电能降压后输出给供电模块130中的各个降压模块132，再由各个降压模块132经过二次降压后输送给各个功能芯片140。降压模块115可以是降压式变换电路(Buck)模块。
恒流源118用于为备电支路阵列111的输出端116提供恒定的电流输出通路，以便控制芯片120测量备电支路阵列111的电容值。
控制设备120通过第一接口120a采集备电支路阵列111的输出端116上经过降压模块115降压后的电压，该第一接口120a可以是控制芯片120中的一个模数转换器(Analog-to-Digital Converter，ADC)接口。
控制设备120通过第二接口120b检测恒流源118的输入端上的电压，第二接口120b可以是控制芯片120中的另一个ADC接口。
控制设备120通过第三接口120c来控制升压模块113的运行，包括控制升压模块113的开启和关闭，第三接口可以是控制芯片中的一个通用输入输出接口(GeneralPurpose Input Output，GPIO)。
控制设备120通过第四接口120d来控制恒流源118的运行，包括控制恒流源118的开启和关闭，第四接口可以是控制芯片中的另一个通用输入输出接口。
控制设备120通过第五接口120e来检测外部电源150向存储设备提供的电压值，在电压值小于预设供电电压时，控制芯片认为外部电源150处于掉电状态，第五接口120e可以是控制芯片中的INT接口。
功能芯片140至少包括：时钟芯片(clock)、闪存芯片(Flash EEPROM Memory或Flash)、主存芯片(Double Data Rate，DDR)等等。上述功能芯片仅为举例说明需要获取电能来进行工作的芯片中的一部分，存储设备中其它需要电能工作的功能芯片也在上述功能芯片140的保护范围之内。每个功能芯片140根据自身工作额定电压的不同，设置连接于相应的降压模块132的输出端。
请参考图1B，其示了本发明实施例涉及的一种备电电路充电时的电流流向示意图。如图1B所示，在存储设备正常工作时，首先，该存储设备接入主机设备中，主机设备可以是个人计算机、工作站、服务器或服务器集群等可对存储设备进行读写操作的电子设备，在该存储设备接入主机设备后，存储设备通过与主机设备提供的外部电源150获得电能。存储设备获得电能之后，外部电源150提供的电流流入第五二极管117c后，分两支流出：一支流入到第四二极管117b的负极而截止，不再流通；另一支分为与供电模块130中的各个降压模块132的数量对应的支路数，分别流入对应的降压模块132，各支流入对应降压模块132的电流经过降压后分别转换成不同电压的输出电流，流向分别与之电性相连的各个功能芯片140(包括控制芯片120)。控制芯片120获得电能后复位，并加载固件(Firmware，FW)，同时各个功能芯片140获得电能完成复位后也开始正常工作，整个存储设备开始正常的数据读写，与主机设备进行数据交换。
与此同时，供电模块130中与限流模块119的输入端119a电性相连降压模块132的输出端132a输出的电流进入限流模块119后，通过升压模块113的输入端113a流入升压模块113，升压模块113默认处于开启状态，或者，升压模块130也可以由控制芯片120通过控制端113c控制开启，当升压模块113处于开启状态时，升压模块113对流入其输入端113a的电流进行加压，使其电压上升到设计要求的预定值，该预定值与每组备电支路112中的电容器的额定电压有关，可选地，取该额定电压的70％-80％为设计要求的预定值Vcap，其取值可以是17.8V，在本发明实施例中，该17.8V电压取值仅作举例说明，不对Vcap形成限定，其中，该Vcap就是对各个备电支路112进行充电时的充电电压。
升压模块113开启之后，流入升压模块113的电流由升压模块113的输出端113b流出后分为两路，一路流入备电支路阵列111的输入端114电性相连，另一支流入第三二极管117a的正极，流入备电支路阵列111的输入端114的电流对N组备电支路112中的电容器进行充电。
需要特别说明的是，恒流源118在没有获得控制芯片120经第四接口120d发出的开启指令时，处于非工作状态，即恒流源118处于开路状态。
随着降压模块115的输入端115a处的电压逐渐升高到降压模块115的最小工作电压，降压模块115进入正常工作状态自动开启。需要特别说明的是，降压模块115输出的电压要小于外部电源150提供的供电电压，并且要大于供电模块130中的各个降压模块132的最小工作电压，可选地，该最小工作电压可以为1V。该降压模块115需要输出的电压Vstangby取值可以是6.8V，该取值并不对该降压模块115需要输出的电压构成限定。由于此时外部电源150正常供电，降压模块115输出的电压小于外部电源150提供的供电电压，因此，降压模块115不会通过第四二极管117b向供电模块130中的各个降压模块132输出电流。
请参考图1C，其示了本发明实施例涉及的一种备电电路放电时的电流流向示意图。如图1C所示，与第四二极管117b正极电性相连的降压模块115始终处于工作状态，当第五二极管117c正极处的电压低于第四二极管117b正极处的电压(即外部电源150掉电)时，备电电路110中存储的电能即刻通过第四二极管117b的负极以电流的形式流入供电模块130中的各个降压模块132中，直至备电支路阵列111中电容器两端的电压低于降压模块115的最小工作电压，以保证存储设备能够依靠备电电路中存储的电能再正常工作一段时间。
在图1A中，由于备电电路110分为N组备电支路112(在图1A中标注为“第1组”、“第2组”、…、“第N组”)，每组备电支路112均包括M个电容器。假设其中一组备电支路112中某个电容器发生短路，比如，在图1中，短路的电容器所在的备电支路是第N组，由于该组M个电容器是并联连接，因此造成该备电支路上电容器均被短路，第N组的备电支路112丧失了存储的电能，而由于第一二极管112b和第二二极管112c的存在，其它备电支路112中的电能无法进入该第N组的备电支路112，因此，其它各组备电支路112能够起到备电效果。另外，第一二极管112b还可以在外部电源150掉电时，防止电流从备电支路112中倒灌回升压模块113。此外，为了避免某一电容器短路时，大量的电流从短路的电容器中漏掉，电阻器112d的电阻值要设置的足够大，使得在第N组的备电支路112中的某一电容器短路时，通过第N组的备电支路112中的电阻器112d的电流足够小，以尽量减小电容短路的漏电影响。其中，电阻器112d的阻值需满足：(Vcap/R)*N<A0-A1，A0为该备电电路的最大充电电流，该最大充电电流可以是限流模块119决定的预设最大电流，A1为预设电流值，可选地，A1可取10mA以上的值。
需要特别说明的是，本发明中备电支路设计的组数为N组，该N组备电支路中包含一部分的冗余，即在外部电源150掉电时，只需要小于N组的一个组数的备电支路正常工作，即可以支持该存储设备的最大备电需求。即可以设置(N-x)组备电支路正常工作即可支持该存储设备的最大备电需求，x为大于或者等于1的整数，x即为冗余的备电支路数，N的取值不宜过大，一般最大取10。该优选取值方案不对本发明N的取值构成限定。具体的，为了达到(N-x)组备电支路正常工作即可支持该存储设备的最大备电需求的效果，当备电电路中各个电容器的电容相等时，每个电容器的电容值为Cmin，则Cmin满足：Cmin*M*(N-x)*(Vmax-Vmin)≥Q；x是大于或等于1的整数，Vmax为所述备电支路阵列的最大放电电压，Vmin所述备电支路阵列的最小放电电压，Q为对所述存储设备进行所述预设时长的有效供电所需的电荷量。其中，Vmax可以是上述Vcap，Vmin可以是上述Vstangby。
在本发明实施例中，控制设备还可以通过控制恒流源118的放电来检测备电支路阵列111的电容值的大小，以实现备电电路的自检。请参考图1D，其示了本发明实施例涉及的一种备电电路自检时的电流流向示意图。具体地，控制芯片120在备电支路阵列111的电容值时，控制该备电电路110停止充电，并控制恒流源118以恒定电流I0进行放电，比如，控制芯片120可以通过第三接口120c控制升压模块113停止向外输出电流，以实现停止向备电电路110充电，之后，控制芯片120通过第四接口120d控制恒流源118开启，使得备电电路110通过恒流源118所在支路以恒定电流I0进行放电。
在备电电路110通过恒流源118所在支路以恒定电流I0进行放电的过程中，控制芯片120通过第二接口120b来检测恒流源118的电流输入端118a处的电压，由于恒流源118的电流输入端118a与备电支路阵列111的输出端116电性相连，即控制芯片120相当于通过第二接口120b检测备电支路阵列111的输出端116的电压。本发明实施例可以预先设置两个电压值，即第一预设电压值V1和第二预设电压值V2，控制芯片120测量恒流源118的电流输入端118a的电压从第一预设电压值V1降到第二预设电压值V2耗费的时间T0，V1大于V2，此时备电电路110中，备电支路阵列111的电容值满足：C＝I0T0/(V1-V2)。在实际操作中，V1和V2的数值可根据方便获取和减小误差为原则进行选取。
可选地，V1的值可以为(Vcap-500mV),V2的值可以为(Vcap-1000mV)，Vcap的值为备电电路110充电完成后备电支路阵列111的输出端116处的电压，也就是上述升压模块113开启时，升压模块113的输出端113b处的电压值。测量结束后，控制芯片120通过第四接口120d关闭恒流源118，使得恒流源118开路，并且控制芯片120通过第三接口120c打开升压模块113，控制升压模块113继续向备电支路阵列111充电。此时，该存储设备完成对备电支路阵列111的电容值的测量，备电电路110恢复正常备电状态。
其中，备电支路112处于有效工作状态是指，该备电支路112中M个电容器都没有发生短路。
综上所述，上述实施例提供的存储设备，在备电电路中设置由N组相互并联的备电支路组成的备电支路阵列，通过存储设备的控制芯片测量备电支路阵列的电容值；判断该电容值是否小于第一预设阈值；若该电容值小于该第一预设阈值，则提示该备电电路能够对该存储设备进行有效供电的时长小于预设时长，在备电电路中设置多组备电支路，并定期检测备电电路中的备电支路阵列的电容值，当其中部分备电支路发生短路时，能够及时对用户发出提醒，以便用户在备电电路完全失效之前采取必要的补助措施，从而达到提高备电电路的备电效果的目的。
图2是本发明一示例性实施例提供的一种存储设备的备电电路的自检方法的方法流程图，该方法可以用于如图1A所示的存储设备中，请参考图2，该存储设备的备电电路的自检方法可以包括：
步骤201，控制芯片120每隔一预设周期控制备电电路110停止充电。
其中，存储设备可以按照一预设周期对该存储设备中的备电电路进行自检，以检查该备电电路中备电支路阵列的电容值。具体的，每当该预设周期达到时，与存储设备连接的主机设备可以向存储设备发送对备电电路进行自检的指令，存储设备中的控制芯片检测到该指令后，即开始测量备电支路阵列的电容值；或者，存储设备的控制芯片中也可以设置一个定时器，每次自检完成后即启动定时器，当定时器定时到达该预设周期时，生成对备电电路进行自检的指令，存储设备中的控制芯片检测到该指令后，即开始测量备电支路阵列的电容值。
控制芯片在测量备电支路阵列的电容值时，首先控制该备电电路停止充电。比如，在图1A所示的存储设备中，控制芯片通过第三接口120c，利用中断的方式控制升压模块停止输出电流，由于升压模块的输出端与备电电路的输入端电性相连，故升压模块停止向外流出电流相当于控制芯片控制备电电路停止充电。
步骤202，控制芯片120控制恒流源118以恒定电流I0进行放电。
控制芯片控制恒流源以恒定的电流I0进行放电的具体过程是控制芯片通过第四接口控制恒流源打开，使恒流源开始工作，即恒流源正极接地，负极接通备电电路的输出端。恒流源正极电流以I0放电时，其负极也以恒定值I0获得备电电路输出的电流。
步骤203，控制芯片120测量恒流源118的电流输入端118a的电压从第一预设电压值V1降到第二预设电压值V2耗费的时间T0。
在本发明实施例中可以设置两个电压值，即第一预设电压值V1和第二预设电压值V2，其中，V1大于V2，控制芯片测量恒流源的电流输入端的电压从第一预设电压值V1降到第二预设电压值V2耗费的时间T0。
步骤204，控制芯片120根据I0、V1、V2和T0计算备电支路阵列111的电容值。
此时备电电路中，备电支路阵列的电容值满足：C＝I0T0/(V1-V2)。在操作中V1和V2的数值可根据方便获取和减小误差为原则进行选取。可选地，V1的值可以为(Vcap-500mV)，V2的值可以为(Vcap-1000mV)，Vcap的值为备电电路充电完成后的输出端处的电压。
步骤205，控制芯片120判断该电容值是否小于第一预设阈值，若是，进入步骤206，否则，进入步骤207。
设备电支路时的组数为N，x为冗余的组数，N-x为能够满足该存储系统掉电时进行预设时长的有效供电的备电支路的组数，C0为N组相互并联的备电支路中各个电容器均处于有效工作状态时，该备电支路阵列的电容值，则第一预设阈值F1可以选取N-x组备电支路中各个电容器处于有效工作状态时，备电支路阵列的电容值与N-x-1组备电支路中各个电容器均处于有效工作状态时，备电支路阵列的电容值之间的某一个电容数值，即C0*(N-1-x)/N＜F1＜C0*(N-x)/N。优选的，在本发明实施例中，可以选取C0*(N-1-x)/N与C0*(N-x)/N的中间值作为第一预设阈值，即第一预设阈值为[C0*(N-1-x)/N+C0*(N-x)/N]/2。
步骤206，控制芯片120产生提示信息指示备电电路能够对存储设备进行有效供电的时长小于预设时长。
若电容值小于第一预设阈值，则控制芯片确定备电电路能够对存储设备进行有效供电的时长小于预设时长，并向与存储设备电性相连的主机设备发送一个预失效消息，该消息用于指示在存储设备掉电时，该备电电路已经无法支持预设时长的有效供电。
其中，该预设时长表示备电电路按照设计，能够满足存储设备掉电时所需要的正常供电的时间长度。若电容值小于第一预设阈值，则说明该备电电路在该存储设备掉电时提供的有效供电时长是小于预设时长的，在存储设备掉电时无法支持存储设备工作到预设时长。在实际设计中，可以根据需求设计备电电路的预设时长，使得备电电路满足使用需求。
步骤207，控制芯片120判断该备电支路阵列的电容值是否小于第二预设阈值，若是，进入步骤208，否则，进入步骤209。
其中，第一预设阈值小于第二预设阈值。
步骤208，控制芯片120将预设周期设置为第一周期。
步骤209，控制芯片120将预设周期设置为第二周期。
其中，第二周期大于第一周期。
第一周期和第二周期是控制芯片自行设置的，用来对该备电电路进行自检的周期，当检测到的备电支路阵列的电容值小于第二预设阈值时，说明该备电支路阵列的电容值介于第一预设阈值和第二预设阈值之间，虽然此时备电电路能够对存储设备进行有效供电的时长不小于预设时长，但是备电电路中已经有一部分备电支路失效，此时需要缩短自检周期，以便在备电电路能够对存储设备进行有效供电的时长小于预设时长及时发现并发出提醒，而当检测到的备电支路阵列的电容值不小于第二预设阈值时，说明备电电路中的各个备电支路状态良好，所有的备电支路均未失效或者仅有个别的备电支路失效，此时，可以设置一个较长的自检周期，避免频繁自检影响部分元件(比如恒流源)的使用寿命。
可选地，第一周期可以是7日至30日之间的一个时间值，第二周期可以是大于30日的一个时间值，本可选取值不对第一周期和第二周期的取值构成限定。
上述第一预设阈值F2可以选取N-x组备电支路中各个电容器均处于有效工作状态时，备电支路阵列的电容值与全部N组备电支路中各个电容器均处于有效工作状态时备电支路阵列的电容值之间的某一个电容数值，即C0*(N-x)/N＜F2＜C0。优选的，在本发明实施例中，可以选取C0*(N-x)/N与C0的中间值作为第二预设阈值，即第二预设阈值可以为[C0+C0*(N-x)/N]/2。
比如，在一个具体的示例中，备电电路的备电支路阵列中包含10组备电支路，每组备电支路的电容总值为C2，则整个备电电路中各个电容器均处于有效工作状态时备电支路阵列的电容值为10C2，其中，备电电路中有7组备电支路处于有效状态时，备电电路正好能够满足对该存储设备进行预设时长的有效供电，另有3组备电支路为备电冗余，即上述x取值为3，按照本发明实施例所示的方案，可以取有7组备电支路处于有效状态时备电支路阵列的电容值与有6组备电支路处于有效状态时备电支路阵列的电容值的中间值作为上述第一预设阈值，并取10组备电支路全部处于有效状态时备电支路阵列的电容值与有7组备电支路处于有效状态时备电支路阵列的电容值的中间值作为上述第二预设阈值，即第一预设阈值为6.5C2，第二预设阈值为8.5C2。
综上所述，上述实施例提供的一种存储设备的备电电路的自检方法，通过存储设备的控制芯片测量由N组相互并联的备电支路组成的备电支路阵列的电容值；判断该电容值是否小于第一预设阈值；若该电容值小于该第一预设阈值，则提示该备电电路能够对该存储设备进行有效供电的时长小于预设时长，在备电电路中设置由多组备电支路组成的备电支路阵列，并定期检测备备电支路阵列的电容值，当其中部分备电支路发生短路时，能够及时对用户发出提醒，以便用户在备电电路完全失效之前采取必要的补助措施，从而达到提高备电电路的备电效果的目的。
下述为本发明装置实施例，可以用于执行本发明方法实施例。对于本发明装置实施例中未披露的细节，请参照本发明方法实施例。
图3是本发明实施例提供的一种控制芯片的结构方框图，该控制芯片可以应用于图1A所示的存储设备中。该控制芯片可以包括：测量单元301、第一判断单元302、提示单元303、第二判断单元304、第一设置单元305和第二设置单元306。
测量单元301，用于每隔一预设周期测量备电支路阵列的的电容值。
测量单元301，还用于在测量备电支路阵列的的电容值时，控制该备电电路停止充电，并控制恒流源以恒定电流I0进行放电，测量该备电电路的实际备电电压从第一预设检测值V1降到第二预测检测值V2所需的时间T0，V1大于V2，根据下列公式计算所述备电支路阵列的电容值C：
C＝I0T0/(V1-V2)。
第一判断单元302，用于判断该电容值是否小于第一预设阈值。
提示单元303，用于若该电容值小于第一预设阈值，则产生提示信息指示该备电电路能够对该存储设备进行有效供电的时长小于预设时长。
第二判断单元304，用于在电容值不小于第一预设阈值时，判断该电容值是否小于第二预设阈值，第一预设阈值小于第二预设阈值。
第一设置单元305，用于在电容值小于第二预设阈值时，将预设周期设置为第一周期。
第二设置单元306，用于在电容值不小于第二预设阈值时，将预设周期设置为第二周期，第二周期大于第一周期。
综上所述，上述实施例提供的一种控制芯片，通过存储设备的控制芯片测量由N组相互并联的备电支路组成的备电支路阵列的电容值；判断该电容值是否小于第一预设阈值；若该电容值小于该第一预设阈值，则提示该备电电路能够对该存储设备进行有效供电的时长小于预设时长，在备电电路中设置由多组备电支路组成的备电支路阵列的，并定期检测备电支路阵列的电容值，当其中部分备电支路发生短路时，能够及时对用户发出提醒，以便用户在备电电路完全失效之前采取必要的补助措施，从而达到提高备电电路的备电效果的目的。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”(“a”、“an”、“the”)旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储设备，其特征在于，所述存储设备包括电性相连的备电电路和控制芯片；所述备电电路包括由N组相互并联的备电支路组成的备电支路阵列，N是大于或等于2的整数；每组所述备电支路包括电容组件和单向导电元件；
所述单向导电元件分别与所述备电支路阵列的输入端、所述备电支路阵列的输出端以及所述电容组件电性相连，每组所述备电支路包括的电容组件相互并联；
所述单向导电元件用于截断所述N组相互并联的备电支路之间的电流通路，且所述单向导电元件允许电流由所述备电支路阵列的输入端流入，并由所述备电支路阵列的输出端流出；
所述控制芯片，用于每隔一预设周期测量所述备电支路阵列的电容值，判断所述电容值是否小于第一预设阈值，若所述电容值小于所述第一预设阈值，则产生提示信息指示所述备电电路对所述存储设备进行有效供电的时长小于预设时长。
2.根据权利要求1所述的存储设备，其特征在于，所述备电电路还包括恒流源，所述恒流源包括：控制端、电流输入端和电流输出端，所述控制端和所述电流输入端分别与所述控制芯片电性相连，所述电流输出端接地，所述电流输入端还与所述备电支路阵列的输出端电性相连；
所述控制芯片，具体用于在测量所述备电支路阵列的电容值时，控制所述备电电路停止充电，并控制所述恒流源以恒定电流I0进行放电；测量所述电流输入端的电压从第一预设电压值V1降到第二预设电压值V2耗费的时间T0，V1大于V2；根据下列公式计算所述备电支路阵列的电容值C：
C＝I0T0/(V1-V2)。
3.根据权利要求1所述的存储设备，其特征在于，所述控制芯片，用于在所述电容值不小于第一预设阈值时，判断所述电容值是否小于第二预设阈值，所述第一预设阈值小于所述第二预设阈值；若所述电容值小于所述第二预设阈值，则将所述预设周期设置为第一周期；若所述电容值不小于所述第二预设阈值，则将所述预设周期设置为第二周期，所述第二周期大于所述第一周期。
4.根据权利要求1至3任一所述的存储设备，其特征在于，所述单向导电元件包括第一二极管和第二二极管；
所述第一二极管的负极与所述第二二极管的正极电性相连，所述第一二极管的正极与所述备电支路阵列的输入端电性相连，所述第二二极管的负极与所述备电支路阵列的输出端电性相连；所述电容组件包括M个相互并联的电容器，且每个所述电容器的一端连接于所述第一二极管的负极与所述第二二极管的正极之间，每个所述电容器的另一端接地，M是大于或等于1的整数。
5.根据权利要求4所述的存储设备，其特征在于，每组所述备电支路还包括：电阻器；
所述电阻器一端与所述第一二极管的负极电性相连，所述电阻器的另一端与所述第二二极管的正极电性相连；每个所述电容器的一端连接于所述电阻器与所述第二二极管的正极之间。
6.一种存储设备的备电电路的自检方法，所述存储设备包括电性相连的备电电路和控制芯片，所述备电电路包括由N组相互并联的备电支路组成的备电支路阵列，N是大于或等于2的整数，每组所述备电支路包括电容组件和单向导电元件，所述单向导电元件分别与所述备电支路阵列的输入端、所述备电支路阵列的输出端以及所述电容组件电性相连，每组所述备电支路包括的电容组件相互并联，所述单向导电元件用于截断所述N组相互并联的备电支路中的电容组件之间的电流通路，且所述单向导电元件允许电流由所述备电支路阵列的输入端流入，并由所述备电支路阵列的输出端流出，其特征在于，所述方法由所述控制芯片执行，所述方法包括：
每隔一预设周期测量所述备电支路阵列的电容值；
判断所述电容值是否小于第一预设阈值；
若所述电容值小于所述第一预设阈值，则产生提示信息指示所述备电电路对所述存储设备进行有效供电的时长小于预设时长。
7.根据权利要求6所述的方法，所述备电电路还包括恒流源，所述恒流源包括：控制端、电流输入端和电流输出端，所述控制端和所述电流输入端分别与所述控制芯片电性相连，所述电流输出端接地，所述电流输入端还与所述备电支路阵列的输出端电性相连，其特征在于，所述测量所述备电支路阵列的电容值，包括：
控制所述备电电路停止充电；
控制所述恒流源以恒定电流I0进行放电；
测量所述电流输入端的电压从第一预设电压值V1降到第二预设电压值V2耗费的时间T0，V1大于V2；
根据下列公式计算所述备电支路阵列的电容值C：
C＝I0T0/(V1-V2)。
8.根据权利要求6所述的方法，其特征在于，所述方法包括：
若所述电容值不小于第一预设阈值，判断所述电容值是否小于第二预设阈值，所述第一预设阈值小于所述第二预设阈值；
若所述电容值小于所述第二预设阈值，则将所述预设周期设置为第一周期；
若所述电容值不小于所述第二预设阈值，则将所述预设周期设置为第二周期，所述第二周期大于所述第一周期。
9.一种控制芯片，应用于存储设备中，所述存储设备还包括与所述控制芯片电性相连的备电电路，所述备电电路包括由N组相互并联的备电支路组成的备电支路阵列，N是大于或等于2的整数，每组所述备电支路包括电容组件和单向导电元件，所述单向导电元件分别与所述备电支路阵列的输入端、所述备电支路阵列的输出端以及所述电容组件电性相连，每组所述备电支路包括的电容组件相互并联，所述单向导电元件用于截断所述N组相互并联的备电支路中的电容组件之间的电流通路，且所述单向导电元件允许电流由所述备电支路阵列的输入端流入，并由所述备电支路阵列的输出端流出，其特征在于，所述控制芯片包括：
测量单元，用于每隔一预设周期测量所述备电支路阵列的电容值；
第一判断单元，用于判断所述电容值是否小于第一预设阈值；
提示单元，用于若所述电容值小于所述第一预设阈值，则产生提示信息指示所述备电电路对所述存储设备进行有效供电的时长小于预设时长。
10.根据权利要求9所述的控制芯片，其特征在于，所述备电电路还包括恒流源，所述恒流源包括：控制端、电流输入端和电流输出端，所述控制端和所述电流输入端分别与所述控制芯片电性相连，所述电流输出端接地，所述电流输入端还与所述备电支路阵列的输出端电性相连，
所述测量单元，具体用于在测量所述备电支路阵列的电容值时，控制所述备电电路停止充电，并控制所述恒流源以恒定电流I0进行放电，测量所述备电电路的实际备电电压从第一预设检测值V1降到第二预测检测值V2所需的时间T0，V1大于V2，根据下列公式计算所述备电支路阵列的电容值C：
C＝I0T0/(V1-V2)。
CN201610200526.3A 2016-03-31 2016-03-31 存储设备、存储设备的备电电路的自检方法和控制芯片 Active CN105913877B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610200526.3A CN105913877B (zh) 2016-03-31 2016-03-31 存储设备、存储设备的备电电路的自检方法和控制芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610200526.3A CN105913877B (zh) 2016-03-31 2016-03-31 存储设备、存储设备的备电电路的自检方法和控制芯片

Publications (2)

Publication Number Publication Date
CN105913877A CN105913877A (zh) 2016-08-31
CN105913877B true CN105913877B (zh) 2019-03-19

Family

ID=56744753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610200526.3A Active CN105913877B (zh) 2016-03-31 2016-03-31 存储设备、存储设备的备电电路的自检方法和控制芯片

Country Status (1)

Country Link
CN (1) CN105913877B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106443415A (zh) * 2016-11-03 2017-02-22 上海华虹集成电路有限责任公司 带存储单元的集成芯片复测方法
CN109613969A (zh) * 2018-12-10 2019-04-12 浪潮(北京)电子信息产业有限公司 Ssd供电电路、电容管理方法、系统、装置及存储介质
CN113851180B (zh) * 2021-08-18 2023-11-14 苏州浪潮智能科技有限公司 检测ssd备电可靠性的系统、测试治具及ssd
CN116612804B (zh) * 2023-07-19 2023-10-10 芯天下技术股份有限公司 一种芯片崩边检测电路及存储芯片

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385897B (zh) * 2011-11-02 2014-11-19 华为数字技术（成都）有限公司 存储装置和存储装置的供电方法
CN103872785B (zh) * 2012-12-10 2017-02-22 华为技术有限公司 电能储存装置
CN203445783U (zh) * 2013-09-26 2014-02-19 东莞玖龙纸业有限公司 一种冗余恒压电源的电路拓扑结构
US9099176B1 (en) * 2014-04-18 2015-08-04 Adesto Technologies Corporation Resistive switching memory device with diode select
CN104111382B (zh) * 2014-07-09 2018-01-19 华为技术有限公司 一种电容的容值检测方法及装置
CN104484252B (zh) * 2014-12-26 2017-11-24 华为技术有限公司 固态硬盘的备电检测方法、装置和系统

Also Published As

Publication number Publication date
CN105913877A (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
WO2017167112A1 (zh) 备电电路及用电设备
CN105913877B (zh) 存储设备、存储设备的备电电路的自检方法和控制芯片
TWI467887B (zh) 電池管理系統、方法及其非瞬態電腦可讀媒體
CN104767270B (zh) 一种具有负载检测功能的移动充电电源
CN104062504B (zh) 一种超级电容检测电路
US10461559B2 (en) Charging control for supercapacitor(s)
CN109696637B (zh) 锂一次性电池容量监测方法
CN102938477B (zh) 一种蓄电池的充电方法和装置
JP6902545B2 (ja) １つのスイッチを用いる、セルと制御配線電子機器との間の接続性チェック
US10684948B2 (en) Dual inline memory module
US20200169099A1 (en) Low voltage charging control and protection circuit for electronic cigarette and method of charging the electronic cigarette using the circuit
CN201708974U (zh) 一种无电解电容的功率因数自校正led电路
CN111030448A (zh) 一种基于电压差控制的电荷泵的轻载降频电路
CN101949982B (zh) 超级电容检测控制电路系统
CN111817696B (zh) 延时关机电路及延时关机控制方法
CN104502677A (zh) 检测电压变化的方法和装置
US20230378787A1 (en) Power supply apparatus, health monitoring method therefor, and storage system including the same
US8981788B2 (en) Capacitor power supply, voltage monitoring device, method of monitoring voltage, and method of manufacturing capacitor power supply
CN217606557U (zh) 一种存储设备掉电保护电路
CN109888871A (zh) 一种多电池均衡供电装置、供电方法、电子车锁及车辆
CN213181889U (zh) 一种测试电路、pcba控制器以及电器设备
CN208062858U (zh) 一种手持设备电源管理电路
JP2011106987A (ja) 電源装置及びコンデンサ寿命判定方法
CN109613969A (zh) Ssd供电电路、电容管理方法、系统、装置及存储介质
US20120074905A1 (en) Device and method for stabilizing voltage of energy storage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant