CN105897408B - 一种基于随机延时的面向des算法的抗功耗攻击方法 - Google Patents

一种基于随机延时的面向des算法的抗功耗攻击方法 Download PDF

Info

Publication number
CN105897408B
CN105897408B CN201610422786.5A CN201610422786A CN105897408B CN 105897408 B CN105897408 B CN 105897408B CN 201610422786 A CN201610422786 A CN 201610422786A CN 105897408 B CN105897408 B CN 105897408B
Authority
CN
China
Prior art keywords
wheel
median
power consumption
register
des algorithm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610422786.5A
Other languages
English (en)
Other versions
CN105897408A (zh
Inventor
曹鹏
陆启乐
申艾麟
陈圣华
刘波
杨锦江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201610422786.5A priority Critical patent/CN105897408B/zh
Publication of CN105897408A publication Critical patent/CN105897408A/zh
Application granted granted Critical
Publication of CN105897408B publication Critical patent/CN105897408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/14—Network architectures or network communication protocols for network security for detecting or protecting against malicious traffic
    • H04L63/1441—Countermeasures against malicious traffic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/14—Network architectures or network communication protocols for network security for detecting or protecting against malicious traffic
    • H04L63/1441—Countermeasures against malicious traffic
    • H04L63/1475—Passive attacks, e.g. eavesdropping or listening without modification of the traffic monitored
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Storage Device Security (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于随机延时的面向DES算法的抗功耗攻击方法，在DES算法中添加随机数发生器和随机延时模块，在寄存器与轮操作模块之间提供多条不同延时的路径，并通过随机数发生器产生的随机数来随机选择一条路径，使得轮操作模块产生功耗的时间点在一个时钟周期中趋于随机化。本发明有效降低了DES算法中基于汉明重量的假设功耗和实际功耗轨迹的相关性，可以有效抵抗基于汉明重量模型的功耗攻击。

Description

一种基于随机延时的面向DES算法的抗功耗攻击方法
技术领域
本发明涉及集成电路硬件实现和信息安全技术领域，特别是涉及一种基于随机延时的面向DES算法的抗功耗攻击方法。
背景技术
随着互联网技术与信息科技的快速发展，信息加密技术在很多领域都有非常重要的应用。密码产品可以采用软件或硬件实现，但由于硬件实现比软件实现具有速度更快，功耗更低的优势，基于硬件实现的密码设备已成为研究热点。各种基于DES(Data EncryptionStandard,数据加密标准)算法的密码芯片得到了广泛的研究和开发。
密码芯片也面临着各种各样的安全风险，近年来以差分功耗攻为代表的旁路攻击，对密码设备的安全性提出了严峻的挑战。功耗攻击是一种非入侵式攻击，攻击者首先大量获取密码设备在加解密操作时泄露的功耗信息，然后根据明文或者密文建立功耗的数学模型，得到大量中间值，将中间值和实际功耗进行对比分析，采用统计处理方法计算出相关系数，从而分析出关键的密钥信息。如何抵抗功耗分析攻击保护算法安全是学术界一个重要的研究点。
对于数字电路，功耗主要来自于电路的转换状态，由于电路中存在寄生电容的影响，所以数据从0翻转到1与从1翻转到0的功耗具有微小的差别，因此电路的功耗与电路计算过程中的某一个二进制中间值的汉明重量存在微弱的相关性，利用这种相关性可以对密钥进行猜测，从而可以攻击出正确的中间值。实际功耗，将功耗模型与实际功耗进行相关性分析得到正确的密钥。
对于现有的抗功耗攻击的方法，从实现代价方面看，大多存在硬件资源开销大、性能开销大、可扩展性弱等缺点，从实现效果方面看，有些仅仅削弱中间结果数据汉明重量与功耗之间的相关性，而未能完全消除二者直接的相关性，因此无法完全抵御基于汉明重量的功耗攻击。
发明内容
发明目的：本发明的目的是提供一种能解决现有技术存在的缺陷的基于随机延时的面向DES算法的抗功耗攻击方法。
技术方案：为达到此目的，本发明采用以下技术方案：
本发明所述的基于随机延时的面向DES算法的抗功耗攻击方法，在DES算法中添加随机数发生器和随机延时模块；DES算法的初始阶段中，明文进行初始置换操作，初始置换操作输出的M位中间数据的左半部分和右半部分分别作为独立的左半部分位数据L0和右半部分位数据R0，左半部分位数据L0和右半部分位数据R0分别存入左寄存器和右寄存器中，在第1轮轮操作中，将右寄存器输出的右半部分位数据R0进行扩展后再与第1轮密钥进行第一次异或操作，第一次异或操作结果送入随机延时模块，随机数发生器产生第1轮随机数并送入随机延时模块，随机延时模块根据第1轮随机数确定第1轮延迟时间并按照第1轮延迟时间对第一次异或操作结果进行延迟，延迟后的第一次异或操作结果依次经过字节替换和置换操作，再与左寄存器输出的左半部分位数据L0进行第二次异或操作，第二次异或操作结果作为第1轮轮操作的右中间值R1并送入右寄存器中，右半部分位数据R0作为第1轮轮操作的左中间值L1并送入左寄存器中；第i轮轮操作中得到的第i轮左中间值Li送入左寄存器中，第i轮右中间值Ri送入右寄存器中，1≤i＜N，N为DES算法轮操作的总次数；第i+1轮轮操作中，将右寄存器输出的第i轮右中间值Ri进行扩展后再与第i+1轮密钥进行第一次异或操作，第一次异或操作结果送入随机延时模块，随机数发生器产生第i+1轮随机数并送入随机延时模块，随机延时模块根据第i+1轮随机数确定第i+1轮延迟时间并按照第i+1轮延迟时间对第一次异或操作结果进行延迟，延迟后的第一次异或操作结果依次经过字节替换和置换操作，再与左寄存器输出的第i轮左中间值Li进行第二次异或操作，第二次异或操作结果作为第i+1轮轮操作的右中间值Ri+1并存入右寄存器中，第i轮右中间值Ri作为第i+1轮轮操作的左中间值Li+1并存入左寄存器中；第N轮轮操作得到的第N轮左中间值LN和第N轮右中间值RN合成M位数据并进行逆初始置换后得到密文。
进一步，所述随机延时模块包括多种不同延时的路径和一个数据选择器，随机数发生器将随机数发送给数据选择器的地址输入端，数据选择器对路径进行选择。
进一步，所述路径中，第j条路径包括2(j-1)个反相器，1≤j≤P，P为路径总数，数据选择器具有P路数据输入端。
有益效果：与现有技术相比，本发明具有以下有益效果：
1)本发明硬件资源开销低；只需要增加少量反相器单元和随机数发生器，相比整个DES密码电路仅占很小比例；
2)本发明性能开销低；对于电路关键路径仅增加少量反相器单元的延迟，相比整个DES电路中的扩展操作、密钥加、字节替换、置换操作和异或操作等模块的延迟，仅占较小的比例，因此不会导致工作主频有明显降低；
3)本发明具有很强的扩展性和通用性，通过对寄存器进行保护，可以很方便的移植到其他DES密码算法实现电路中；
4)本发明保证字节替换模块输入的随机延时，有效的隐藏了DES密码算法中的汉明重量泄露，消除了中间结果数据汉明重量与功耗之间的相关性，能够有效抵抗基于汉明重量模型功耗攻击。
附图说明
图1为传统的无流水线的DES算法流程图；
图2为采用了本发明方法的DES算法的流程图；
图3为对传统DES算法进行基于汉明重量模型的功耗攻击第一个6比特所得到的相关性系数矩阵；
图4为对使用本发明方法后的DES算法进行基于汉明重量模型的功耗攻击第一个6比特所得到的相关性系数矩阵。
具体实施方式
下面结合具体实施方式对本发明的技术方案作进一步的介绍。
传统DES算法一共由3部分组成，如图1所示，分别是初始置换、16轮相同的轮操作和逆初始置换变换。每一轮均需要一个轮密钥来完成密钥加操作，一共十六个子密钥，记为Kn(n＝0,…,16)。子密钥由初始密钥经过初始置换、循环左移和置换选择后得到。DES算法中间16次循环的轮操作包括扩展、异或操作、字节替换、置换和异或操作五个操作。DES每轮结束都会产生两个32位中间值数据，可以记为Ln(n＝0,…,16)，Rn(n＝0,…,16)存储在寄存器L和R中，其中L16和R16合并为一个64位数据，进行逆初始置换操作结果即为密文输出。
以一级流水的DES算法硬件实现为例，在攻击者可以获得输出的明文以及硬件的功耗轨迹的情况下，攻击者可以针对第一轮的字节替换操作输出值进行攻击。通过对密钥进行猜测，攻击者可以从明文推导出第一轮字节替换的输出值，根据第一轮字节替换的输出值可以建立汉明重量模型。由于第一轮密钥具有8个6比特，因此可以将密钥分为8个6比特逐个攻破，具体的步骤如下：
1.根据R0可以推导出第一轮扩展操作之后的48比特中间值的值。
2.根据扩展操作之后中间值的第N个6比特的值和假设密钥K1的第N个6比特，可以推导出字节替换操作之前的数据第N个6比特的值
3.通过字节替换操作之前第N个6比特的值经过字节变换可以推导出字节替换操作输出的第N个6比特的值。
4.通过第一轮字节替换的输出中第N个6比特的值建立汉明重量模型，与实际功耗轨迹进行相关性分析。
针对上述基于汉明重量模型的功耗攻击，本发明公开了一种基于随机延时的面向DES算法的抗功耗攻击方法，如图2所示，在DES算法中添加随机数发生器1和随机延时模块2。DES算法的初始阶段中，明文进行初始置换操作，初始置换操作输出的64位中间数据的左半部分和右半部分分别作为独立的左半部分32位数据L0和右半部分32位数据R0，左半部分32位数据L0和右半部分32位数据R0分别存入左寄存器31和右寄存器32中，在第1轮轮操作中，将右寄存器32输出的右半部分32位数据R0进行扩展后再与第1轮密钥进行第一次异或操作，第一次异或操作结果送入随机延时模块2，随机数发生器1产生第1轮随机数并送入随机延时模块2，随机延时模块2根据第1轮随机数确定第1轮延迟时间并按照第1轮延迟时间对第一次异或操作结果进行延迟，延迟后的第一次异或操作结果依次经过字节替换和置换操作，再与左寄存器31输出的左半部分32位数据L0进行第二次异或操作，第二次异或操作结果作为第1轮轮操作的右中间值R1并送入右寄存器32中，右半部分32位数据R0作为第1轮轮操作的左中间值L1并送入左寄存器31中；第i轮轮操作中得到的第i轮左中间值Li送入左寄存器31中，第i轮右中间值Ri送入右寄存器32中，1≤i＜16；第i+1轮轮操作中，将右寄存器32输出的第i轮右中间值Ri进行扩展后再与第i+1轮密钥进行第一次异或操作，第一次异或操作结果送入随机延时模块2，随机数发生器1产生第i+1轮随机数并送入随机延时模块2，随机延时模块2根据第i+1轮随机数确定第i+1轮延迟时间并按照第i+1轮延迟时间对第一次异或操作结果进行延迟，延迟后的第一次异或操作结果依次经过字节替换和置换操作，再与左寄存器31输出的第i轮左中间值Li进行第二次异或操作，第二次异或操作结果作为第i+1轮轮操作的右中间值Ri+1并存入右寄存器32中，第i轮右中间值Ri作为第i+1轮轮操作的左中间值Li+1并存入左寄存器31中；第16轮轮操作得到的第16轮左中间值L16和第16轮右中间值R16合成64位数据并进行逆初始置换后得到密文。
其中，随机延时模块2包括4条不同延时的路径和一个数据选择器21，随机数发生器1将随机数发送给数据选择器21的地址输入端，数据选择器21对路径进行选择。4条路径中，第j条路径包括2(j-1)个反相器，1≤j≤4，数据选择器21具有4路数据输入端。随机延时模块2使得轮操作在每个加密周期中的时间趋于随机化，从而使得与中间值相关的功耗轨迹时间点无法对齐，因此可以极大的削弱中间值汉明重量模型与功耗轨迹间的相关性。
采用本发明方法后，整个DES电路所需的硬件资源增加了39％，关键路径延迟增长了120％，和其他抗汉明重量模型功耗攻击方法相比，对面积开销和性能开销的影响有限。
本具体实施方式基于FPGA平台实现了传统DES算法和使用本发明提出的随机延时方法改进后的DES算法，并对以上两种情况进行了基于汉明重量模型的功耗攻击。
1)针对传统DES算法的基于汉明重量模型的攻击
将传统DES算法通过FPGA实现，设置的初始密钥为’0102030405060708’，其中第一轮子密钥K1为’000004320a02’。本具体实施方式使用FPGA对随机明文进行加密，同时利用示波器采集DES加密时的功耗轨迹共100000条，每条功耗轨迹的点数为N，同时获得100000组相对应的明文数据。由于第一轮密钥48位，因此需要将密钥分为8个6比特逐个攻破。将100000组明文和假设的密钥可以推导出第第一轮字节替换的输出值，同时利用汉明重量模型，可以得到一个64列100000行的假设功耗矩阵。其中矩阵的每一列对应一个密钥字节的一个密钥假设。100000条示波器采集的功耗轨迹可以组成一个N列100000行的真实功耗矩阵。将假设功耗矩阵的每一列和真实功耗矩阵的每一列进行相关性分析，可以得到一个64行N列的相关性矩阵，其中每一行对应相关6比特的一个密钥假设。图3为使用汉明重量模型攻击第一轮的字节替换输出所得到的相关性矩阵图。其中每一条曲线为相关性矩阵的一行，即一个密钥假设，可以发现有一条曲线出现了明显的尖峰，该曲线所对应的密钥假设6比特为000000，为正确的密钥假设。
2)针对采用本发明方法改进后的DES算法的基于汉明重量模型的攻击
使用本发明提出的一种随机延时的方法改进了DES算法，并将改进后的DES算法使用FPGA实现，并尝试进行基于汉明重量模型的功耗攻击。本实验使用示波器一共采集了FPGA运行改进后的DES算法的功耗轨迹共100000条。然后使用相同的方法对改进后的DES算法进行攻击，得到相关性系数矩阵如图4所示。
从图4中可以看出正确密钥对应曲线(灰色曲线)已经淹没在了其余63条曲线之中，改进后的DES算法实现，功耗轨迹条数100000条正确密钥依然没有出现尖峰，并且相关系数相对未加防护时的DES算法实现出现了明显的降低。由此可知，改进后的DES算法有效的抵抗了基于汉明重量的功耗攻击，证明了本发明方法的有效性。

Claims (3)

1.一种基于随机延时的面向DES算法的抗功耗攻击方法，其特征在于：在DES算法中添加随机数发生器(1)和随机延时模块(2)；DES算法的初始阶段中，明文进行初始置换操作，初始置换操作输出的M位中间数据的左半部分和右半部分分别作为独立的左半部分位数据L0和右半部分位数据R0，左半部分位数据L0和右半部分位数据R0分别存入左寄存器(31)和右寄存器(32)中，在第1轮轮操作中，将右寄存器(32)输出的右半部分位数据R0进行扩展后再与第1轮密钥进行第一次异或操作，第一次异或操作结果送入随机延时模块(2)，随机数发生器(1)产生第1轮随机数并送入随机延时模块(2)，随机延时模块(2)根据第1轮随机数确定第1轮延迟时间并按照第1轮延迟时间对第一次异或操作结果进行延迟，延迟后的第一次异或操作结果依次经过字节替换和置换操作，再与左寄存器(31)输出的左半部分位数据L0进行第二次异或操作，第二次异或操作结果作为第1轮轮操作的右中间值R1并送入右寄存器(32)中，右半部分位数据R0作为第1轮轮操作的左中间值L1并送入左寄存器(31)中；第i轮轮操作中得到的第i轮左中间值Li送入左寄存器(31)中，第i轮右中间值Ri送入右寄存器(32)中，1≤i＜N，N为DES算法轮操作的总次数；第i+1轮轮操作中，将右寄存器(32)输出的第i轮右中间值Ri进行扩展后再与第i+1轮密钥进行第一次异或操作，第一次异或操作结果送入随机延时模块(2)，随机数发生器(1)产生第i+1轮随机数并送入随机延时模块(2)，随机延时模块(2)根据第i+1轮随机数确定第i+1轮延迟时间并按照第i+1轮延迟时间对第一次异或操作结果进行延迟，延迟后的第一次异或操作结果依次经过字节替换和置换操作，再与左寄存器(31)输出的第i轮左中间值Li进行第二次异或操作，第二次异或操作结果作为第i+1轮轮操作的右中间值Ri+1并存入右寄存器(32)中，第i轮右中间值Ri作为第i+1轮轮操作的左中间值Li+1并存入左寄存器(31)中；第N轮轮操作得到的第N轮左中间值LN和第N轮右中间值RN合成M位数据并进行逆初始置换后得到密文。
2.根据权利要求1所述的基于随机延时的面向DES算法的抗功耗攻击方法，其特征在于：所述随机延时模块(2)包括多种不同延时的路径和一个数据选择器(21)，随机数发生器(1)将随机数发送给数据选择器(21)的地址输入端，数据选择器(21)对路径进行选择。
3.根据权利要求2所述的基于随机延时的面向DES算法的抗功耗攻击方法，其特征在于：所述路径中，第j条路径包括2(j-1)个反相器，1≤j≤P，P为路径总数，数据选择器(21)具有P路数据输入端。
CN201610422786.5A 2016-06-14 2016-06-14 一种基于随机延时的面向des算法的抗功耗攻击方法 Active CN105897408B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610422786.5A CN105897408B (zh) 2016-06-14 2016-06-14 一种基于随机延时的面向des算法的抗功耗攻击方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610422786.5A CN105897408B (zh) 2016-06-14 2016-06-14 一种基于随机延时的面向des算法的抗功耗攻击方法

Publications (2)

Publication Number Publication Date
CN105897408A CN105897408A (zh) 2016-08-24
CN105897408B true CN105897408B (zh) 2019-01-29

Family

ID=56730526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610422786.5A Active CN105897408B (zh) 2016-06-14 2016-06-14 一种基于随机延时的面向des算法的抗功耗攻击方法

Country Status (1)

Country Link
CN (1) CN105897408B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110569669B (zh) * 2019-09-16 2021-07-30 中国人民解放军国防科技大学 一种面向云存储的数据可信销毁方法及其系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102752103A (zh) * 2012-07-26 2012-10-24 上海爱信诺航芯电子科技有限公司 一种抗des功耗攻击的增强型mask掩码方法
CN102970131A (zh) * 2011-08-31 2013-03-13 北京中电华大电子设计有限责任公司 一种防止对分组算法进行功耗攻击的电路结构
CN102970132A (zh) * 2011-08-31 2013-03-13 北京中电华大电子设计有限责任公司 一种防止对分组算法进行功耗分析和电磁辐射分析的防护方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5458611B2 (ja) * 2009-03-13 2014-04-02 ソニー株式会社 暗号処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102970131A (zh) * 2011-08-31 2013-03-13 北京中电华大电子设计有限责任公司 一种防止对分组算法进行功耗攻击的电路结构
CN102970132A (zh) * 2011-08-31 2013-03-13 北京中电华大电子设计有限责任公司 一种防止对分组算法进行功耗分析和电磁辐射分析的防护方法
CN102752103A (zh) * 2012-07-26 2012-10-24 上海爱信诺航芯电子科技有限公司 一种抗des功耗攻击的增强型mask掩码方法

Also Published As

Publication number Publication date
CN105897408A (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN105871536B (zh) 一种基于随机延时的面向aes算法的抗功耗攻击方法
CN101834720B (zh) 加密处理设备
CN103067155A (zh) 一种防止基于功耗分析的des算法攻击的方法及测试电路
CN103905182B (zh) 基于动态改变中间数据存储位置的抗攻击方法及电路实现
US20140298458A1 (en) Device and method for processing data
CN105933108B (zh) 一种对sm4算法实现破解的方法
CN103986571B (zh) 一种智能卡多核处理器系统及其防御差分功耗分析的方法
CN103916236B (zh) 面向aes算法的抗功耗攻击方法及电路实现
CN103258312B (zh) 具有快速密钥流生成机制的数字图像加密方法
Duan et al. Differential power analysis attack and efficient countermeasures on PRESENT
CN106452725B (zh) 一种基于寄存器掩码的面向aes算法的抗功耗攻击方法
CN1753357A (zh) 应用于des加密芯片的差分功耗分析屏蔽电路
CN107994980B (zh) 一种采用时钟乱序技术和混沌触发器的抗dpa攻击方法
CN104301095A (zh) Des轮运算方法和电路
CN110190951A (zh) 一种针对des算法l寄存器翻转的功耗攻击方法及系统
CN107483182B (zh) 一种基于乱序执行的面向aes算法的抗功耗攻击方法
CN107204841A (zh) 一种抵御差分功耗攻击的分组密码多s盒实现的方法
CN111224770B (zh) 一种基于门限技术的抗侧信道与故障攻击的综合防护方法
Zhu et al. Counteracting leakage power analysis attack using random ring oscillators
CN105897408B (zh) 一种基于随机延时的面向des算法的抗功耗攻击方法
CN103888245A (zh) 一种智能卡的s盒随机化方法和系统
CN108650072A (zh) 一种支持多种对称密码算法芯片及其抗攻击电路实现方法
CN108155984A (zh) 一种基于能量分析的密码算法簇逆向工程分析方法
Dömösi et al. A novel cryptosystem based on abstract automata and Latin cubes
CN105897399B (zh) 一种基于寄存器掩码的面向des算法的抗功耗攻击方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 210009 No. 87 Dingjiaqiao, Gulou District, Nanjing City, Jiangsu Province

Applicant after: Southeast University

Address before: 210096 No. four archway, 2, Jiangsu, Nanjing

Applicant before: Southeast University

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant