CN105897278B - 信息处理方法及存储设备 - Google Patents

信息处理方法及存储设备 Download PDF

Info

Publication number
CN105897278B
CN105897278B CN201610195704.8A CN201610195704A CN105897278B CN 105897278 B CN105897278 B CN 105897278B CN 201610195704 A CN201610195704 A CN 201610195704A CN 105897278 B CN105897278 B CN 105897278B
Authority
CN
China
Prior art keywords
check matrix
row
check
iteration
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610195704.8A
Other languages
English (en)
Other versions
CN105897278A (zh
Inventor
李宗旺
罗骏
黄勤
王展
李立华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN201610195704.8A priority Critical patent/CN105897278B/zh
Publication of CN105897278A publication Critical patent/CN105897278A/zh
Application granted granted Critical
Publication of CN105897278B publication Critical patent/CN105897278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明实施例提供一种信息处理方法及存储设备，所述方法包括：步骤A：对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；步骤B：利用第二校验矩阵及第一预设函数关系，计算得到p1；其中，p1为m个校验位的前g个校验位；步骤C：判断当前迭代是否是第N‑2次迭代；其中，N为预设值，为不小于的整数；步骤D：若当前迭代是第N‑2次迭代，则利用第二校验矩阵及第二预设函数关系，计算得到p2；p2为m个校验位除p1位的剩余校验位；步骤E：若当前次数不是第N‑2次迭代，则将第二校验矩阵的前m‑g行元素作为下一次迭代的第一校验矩阵，并将s和p1组成下一次迭代的信息位；将p2作为下一次迭代的校验位返回步骤A。

Description

信息处理方法及存储设备
技术领域
本发明涉及信息技术领域，尤其涉及一种信息处理方法及存储设备。
背景技术
低密度奇偶校验码(Low Density Parity Check，LDPC)是一种常见的编码校验方式，在进行编码校验的过程中，将利用校验矩阵来进行信息校验，以进行纠错。但是研究发现，目前的LDPC校验方法通常存在着计算量大或复杂度高等导致计算效率低的问题。
发明内容
有鉴于此，本发明实施例期望提供一种信息处理方法及存储设备，至少部分解决计算效率低的问题。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例第一方面提供一种信息处理方法，包括：
步骤A：对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T、B、E及D；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行的第n-m+1列至第n-m+g列的元素构成；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行的第n-m+1列至第n-m+g列的元素构成；所述φ＝-ET-1B+D；所述φ满秩；所述n为输入信息的位数；所述n-m为所述输入信息的信息位s的位数；所述m为所述输入信息的校验位的位数；所述n、m及g均为不小于2的整数；所述n大于所述m；所述m大于所述g；
步骤B：利用所述第二校验矩阵及第一预设函数关系，计算得到p1；其中，所述p1为m个校验位的前g个所述校验位；
步骤C：判断当前迭代是否是第N-2次迭代；其中，所述N为预设值，为不小于的整数；
步骤D：若当前迭代是所述第N-2次迭代，则利用所述第二校验矩阵及第二预设函数关系，计算得到p2；所述p2为m个所述校验位除所述p1位的剩余校验位；
步骤E：若当前次数不是所述第N-2次迭代，则将第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，并将所述s和所述p1组成下一次迭代的信息位；将所述p2作为下一次迭代的校验位返回所述步骤A。
基于上述方案，所述步骤A包括：
若当前迭代为第1次迭代，则对所述第一验证矩阵进行行交换或列交换，形成所述第二校验矩阵；
若当前迭代不是第1次迭代，则对所述第一校验矩阵的第n-m+1列至第n列进行列交换，形成所述第二校验矩阵。
基于上述方案，所述T的逆矩阵满足稀疏性条件。
基于上述方案，所述D满足第一预设循环条件。
基于上述方案，所述φ的逆矩阵满足第二预设循环条件。
本发明实施例第二方面提供一种存储设备，包括存储介质及处理器；所述存储介质与所述处理器相连；
所述处理器，通过执行第一指定代码，能够用于对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T、B、E及D；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行的第n-m+1列至第n-m+g列的元素构成；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行的第n-m+1列至第n-m+g列的元素构成；所述φ＝-ET-1B+D；所述φ满秩；所述n为输入信息的位数；所述n-m为所述输入信息的信息位s的位数；所述m为所述输入信息的校验位的位数；所述n、m及g均为不小于2的整数；所述n大于所述m；所述m大于所述g；
利用所述第二校验矩阵及第一预设函数关系，计算得到p1；其中，所述p1为m个校验位的前g个所述校验位；
判断当前迭代是否是第N-2次迭代；其中，所述N为预设值，为不小于的整数；
若当前迭代是所述第N-2次迭代，则利用所述第二校验矩阵及第二预设函数关系，计算得到p2；所述p2为m个所述校验位除所述p1位的剩余校验位；
若当前次数不是所述第N-2次迭代，则将第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，并将所述s和所述p1组成下一次迭代的信息位；将所述p2作为下一次迭代的校验位进入下一次迭代；
其中，所述存储介质至少用于存储所述处理器执行上述操作所需的信息。
基于上述方案，所述处理器，具体用于若当前迭代为第1次迭代，则对所述第一验证矩阵进行行交换或列交换，形成所述第二校验矩阵；若当前迭代不是第1次迭代，则对所述第一校验矩阵的第n-m+1列至第n列进行列交换，形成所述第二校验矩阵。
基于上述方案，所述T的逆矩阵满足稀疏性条件。
基于上述方案，所述D满足第一预设循环条件。
基于上述方案，所述φ的逆矩阵满足第二预设循环条件。
本发明实施例提供的信息处理方法及存储设备，在进行校验位求解的迭代过程中，校验矩阵的规模在不断缩小，相对于迭代过程中规模保持不变的校验矩阵的矩阵计算，大大减少了计算量，简化计算的复杂度，提升了求解效率。
附图说明
图1为本发明实施例提供的第一种信息处理方法的流程示意图；
图2为本发明实施例提供的一种第二校验矩阵的分解示意图；
图3为本发明实施例提供的种存储设备的结构示意图。
具体实施方式
以下结合说明书附图及具体实施例对本发明的技术方案做进一步的详细阐述。
实施例一：
如图1所示，本实施例提供一种信息处理方法，包括：
步骤A：对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T、B、E及D；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行的第n-m+1列至第n-m+g列的元素构成；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行的第n-m+1列至第n-m+g列的元素构成；所述φ＝-ET-1B+D；所述φ满秩；所述n为输入信息的位数；所述n-m为所述输入信息的信息位s的位数；所述m为所述输入信息的校验位的位数；所述n、m及g均为不小于2的整数；所述n大于所述m；所述m大于所述g；
步骤B：利用所述第二校验矩阵及第一预设函数关系，计算得到p1；其中，所述p1为m个校验位的前g个所述校验位；
步骤C：判断当前迭代是否是第N-2次迭代；其中，所述N为预设值，为不小于的整数；
步骤D：若当前迭代是所述第N-2次迭代，则利用所述第二校验矩阵及第二预设函数关系，计算得到p2；所述p2为m个所述校验位除所述p1位的剩余校验位；
步骤E：若当前次数不是所述第N-2次迭代，则将第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，并将所述s和所述p1组成下一次迭代的信息位；将所述p2作为下一次迭代的校验位返回所述步骤A。
在步骤A中对所述第一校验矩阵进行重排可包括对第一校验矩阵进行行列交换，交换之后形成所述第二校验矩阵。图2所示的即为所述第二校验矩阵的一个示意图。如图2所示，第一校验矩阵重排之后形成的第二校验矩阵可分解为若干个子矩阵，这里的子矩阵可包括：A、C T、B、E及D。在图2中子矩阵的名称所在的位置就为该子矩阵包括的元素及元素的排列方式。在本实施例中的步骤A中φ＝-ET-1B+D，其中所述T-1为T的逆矩阵。在实施例的步骤A中，计算得到的φ满秩，表明φ为满秩矩阵。假设φ是x阶矩阵,若r(A)＝x,则称A为满秩矩阵。但满秩不局限于x阶矩阵。若矩阵的秩等于行数，称为行满秩；若矩阵的秩等于列数，称为列满秩。既是行满秩又是列满秩则为n阶矩阵即n阶方阵。在具体实现时，执行完步骤A之后，形成的第二校验矩阵的T为下三角矩阵，当然T不局限于是下三角矩阵，还可以是稀疏矩阵。三角矩阵是方形矩阵的一种，因其非零系数的排列呈三角形状而得名。三角矩阵分上三角矩阵和下三角矩阵两种；而下三角矩阵的对角线右上方的系数全部为零。在本实施例中从第二校验矩阵分解得到的T为下三角矩阵。在步骤A中所述n、m及g都为不小于2的整数。显然在图2中还可发现第二校验矩阵的子矩阵A包括第二校验矩阵中第1行至第m-g行的第1列至第n-m列的元素；C包括第二校验矩阵中第m-g+1行至第m行的第1列至第n-m列的元素。且A和C中包括的元素的排列顺序与这些元素在第二校验矩阵中的元素是一致的。
在完成步骤A的矩阵分解之后，利用第一预设函数关系式计算校验位中p1。在本实施例中所述第一预设函数关系可包括：p1T＝-φ-1(-ET-1A+C)sT。值得注意的是在本实施例中所述p1T表示向量校验位p1形成的向量p1的转置。所述sT为信息为s形成的向量s的转置。在计算所述p1的过程中可以根据以下的表1执行对应的操作：
表1
本实施例提供的信息处理方法是一个循环迭代的过程，在步骤C中会判断当前迭代是否为第N-2次迭代。这里的N为预设值。所述N可为根据校验矩阵的分块数和子矩阵的规模来确定。所述子矩阵的规模值得是子矩阵包括的元素的个数或行列数。通常所述校验矩阵的分块数和子矩阵的规模成反比，若分块数越多，则子矩阵的规模就越小。在本实施例中所述N可为预先设定的一个值，在确定N时，通常N的取值与分块数的成正相关关系。
在步骤C中判断出当前迭代为第N-2次就在步骤D中利用第二预设函数关系，确定出剩余的校验位p2。在本实施例中所述第一预设函数关系和第二预设函数关系是不同的函数关系。在本实施例中所述第二预设函数关系可为：p2T＝-T-1(AsT+Bp1T)。值得注意的是在本实施例中所述p2T表示向量校验位p2形成的向量p2的转置。所述sT为信息为s形成的向量s的转置。所述p1T表示向量校验位p1形成的向量p1的转置。显然本实施例提供的第一预设函数关系不同于上述第二预设函数关系。
在具体计算所述p2时可以根据以下的表2执行对应的操作：
表2
若当前迭代未达到第N-2次，就进入步骤E。在步骤E中将本次迭代的第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，将信息位s和已经求解出来的p1组成下一次迭代的信息位s，将当前还未求救出的p2作为下一次迭代的校验位返回步骤A，进入下一次迭代。
显然在本实施例提供的信息处理方法中，通过循环迭代来确定校验位；在没有完成一次迭代后，校验矩阵的规模、信息位的位数、校验位的规模、步骤A中的m、g及n的取值都发生了变化，其中，校验位的位数、校验矩阵的规模、m、g及n的取值都在变小，显然随着迭代次数的增多，计算会越来越简单，从而相对于校验矩阵的规模不变的校验，计算的复杂度是降低的，计算量是减少的，计算速率是提升的。在本实施例中步骤A中g和n的取值，可以为根据预设的比例和m的取值变化而变化。
实施例二：
如图1所示，本实施例提供一种信息处理方法，包括：
步骤A：对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T、B、E及D；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行的第n-m+1列至第n-m+g列的元素构成；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行的第n-m+1列至第n-m+g列的元素构成；所述φ＝-ET-1B+D；所述φ满秩；所述n为输入信息的位数；所述n-m为所述输入信息的信息位s的位数；所述m为所述输入信息的校验位的位数；所述n、m及g均为不小于2的整数；所述n大于所述m；所述m大于所述g；
步骤B：利用所述第二校验矩阵及第一预设函数关系，计算得到p1；其中，所述p1为m个校验位的前g个所述校验位；
步骤C：判断当前迭代是否是第N-2次迭代；其中，所述N为预设值，为不小于的整数；
步骤D：若当前迭代是所述第N-2次迭代，则利用所述第二校验矩阵及第二预设函数关系，计算得到p2；所述p2为m个所述校验位除所述p1位的剩余校验位；
步骤E：若当前次数不是所述第N-2次迭代，则将第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，并将所述s和所述p1组成下一次迭代的信息位；将所述p2作为下一次迭代的校验位返回所述步骤A。
所述步骤A包括：
若当前迭代为第1次迭代，则对所述第一验证矩阵进行行交换或列交换，形成所述第二校验矩阵；
若当前迭代不是第1次迭代，则对所述第一校验矩阵的第n-m+1列至第n列进行列交换，形成所述第二校验矩阵。
在本实施例中所述第1次迭代为首次进行校验位计算的过程，例如，设备从对端接收到信息，首次利用本实施例提供的步骤A至步骤E进行校验位的求取。
在本实施例中若是第1次迭代，就对第一校验矩阵进行交换或列交换，得到所述第二校验举证。若当前迭代并非第1次迭代，就仅对第一校验矩阵的第n-m+1列至第n列进行列交换。
在本实施例中在前述实施例的基础上，提供了具体如何进行第一校验矩阵的重排，当然具体实现时重排的方式不局限于本实施例的方式，具有实现简便的特点。
实施例三：
如图1所示，本实施例提供一种信息处理方法，包括：
步骤A：对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T、B、E及D；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行的第n-m+1列至第n-m+g列的元素构成；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行的第n-m+1列至第n-m+g列的元素构成；所述φ＝-ET-1B+D；所述φ满秩；所述n为输入信息的位数；所述n-m为所述输入信息的信息位s的位数；所述m为所述输入信息的校验位的位数；所述n、m及g均为不小于2的整数；所述n大于所述m；所述m大于所述g；
步骤B：利用所述第二校验矩阵及第一预设函数关系，计算得到p1；其中，所述p1为m个校验位的前g个所述校验位；
步骤C：判断当前迭代是否是第N-2次迭代；其中，所述N为预设值，为不小于的整数；
步骤D：若当前迭代是所述第N-2次迭代，则利用所述第二校验矩阵及第二预设函数关系，计算得到p2；所述p2为m个所述校验位除所述p1位的剩余校验位；
步骤E：若当前次数不是所述第N-2次迭代，则将第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，并将所述s和所述p1组成下一次迭代的信息位；将所述p2作为下一次迭代的校验位返回所述步骤A。
所述T的逆矩阵满足稀疏性条件。
在本实施例中为了进一步简化计算过程，在步骤A中将第一校验矩阵重排之后，形成的第二校验矩阵的子矩阵T的逆矩阵是满足稀疏性条件的稀疏矩阵。在本实施例中所述T的逆矩阵的稀疏度不小于预设稀疏度可为满足所述稀疏性条件。如果在矩阵中，多数的元素为0，通常认为非零元素比上矩阵所有元素的值小于等于0.05时，则称此矩阵为稀疏矩阵。在本实施例中所述稀疏度可为矩阵中零元素与矩阵中所有元素的个数的比值。若稀疏度越高，表明矩阵包括的非零元素越少，零元素越多。这里的零元素表明取值为零的元素，非零元素指的是取值为非零的元素。显然在进行矩阵计算时，若零元素越多，矩阵计算就越简单，计算复杂度就越低，故可以简化矩阵的计算，可以更加迅速的求解出校验位。
值得注意的是，本实施例是在前述实施例一或实施例二基础上的进一步改进，在步骤A中进行第一校验矩阵的重排时，将根据当前迭代是否为第1次迭代，若并非第1次迭代就仅对第一校验矩阵中的第n-m+1列至第n列进行列交换，得到第二校验矩阵。
实施例四：
如图1所示，本实施例提供一种信息处理方法，包括：
步骤A：对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T、B、E及D；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行的第n-m+1列至第n-m+g列的元素构成；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行的第n-m+1列至第n-m+g列的元素构成；所述φ＝-ET-1B+D；所述φ满秩；所述n为输入信息的位数；所述n-m为所述输入信息的信息位s的位数；所述m为所述输入信息的校验位的位数；所述n、m及g均为不小于2的整数；所述n大于所述m；所述m大于所述g；
步骤B：利用所述第二校验矩阵及第一预设函数关系，计算得到p1；其中，所述p1为m个校验位的前g个所述校验位；
步骤C：判断当前迭代是否是第N-2次迭代；其中，所述N为预设值，为不小于的整数；
步骤D：若当前迭代是所述第N-2次迭代，则利用所述第二校验矩阵及第二预设函数关系，计算得到p2；所述p2为m个所述校验位除所述p1位的剩余校验位；
步骤E：若当前次数不是所述第N-2次迭代，则将第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，并将所述s和所述p1组成下一次迭代的信息位；将所述p2作为下一次迭代的校验位返回所述步骤A。
所述D满足第一预设循环条件。
本实施例中在步骤A完成第一校验矩阵重排后，分解第二校验矩阵得到的子矩阵D是满足第一预设循环条件的矩阵。这里的D满足第一预设循环条件包括：所述D为循环矩阵或准循环矩阵。循环矩阵是一种特殊形式矩阵，它的行向量的每个元素都是前一个行向量各元素依次右移一个位置得到的结果。所述准循环矩阵又可称为分块循环矩阵或广义的循环矩阵，即将矩阵分成若干块之后，这些分块形成的子矩阵可为循环矩阵。这样在进行矩阵计算时，计算后一行的结果，可以根据前一行的计算结果，通过循环移位寄存器的移位就可以得到，显然大大的简化了矩阵的计算，将少了矩阵中元素间的运算量，提升了匀速效率。
当然，本实施例也可以是在实施例一至三提供的信息处理方法的基础上的进一步改进，在执行完步骤A之后，所述T也可以为满足稀疏性条件的稀疏矩阵；这样能够再次简化求解校验位的过程，提升求解效率。
实施例五：
如图1所示，本实施例提供一种信息处理方法，包括：
步骤A：对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T、B、E及D；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行的第n-m+1列至第n-m+g列的元素构成；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行的第n-m+1列至第n-m+g列的元素构成；所述φ＝-ET-1B+D；所述φ满秩；所述n为输入信息的位数；所述n-m为所述输入信息的信息位s的位数；所述m为所述输入信息的校验位的位数；所述n、m及g均为不小于2的整数；所述n大于所述m；所述m大于所述g；
步骤B：利用所述第二校验矩阵及第一预设函数关系，计算得到p1；其中，所述p1为m个校验位的前g个所述校验位；
步骤C：判断当前迭代是否是第N-2次迭代；其中，所述N为预设值，为不小于的整数；
步骤D：若当前迭代是所述第N-2次迭代，则利用所述第二校验矩阵及第二预设函数关系，计算得到p2；所述p2为m个所述校验位除所述p1位的剩余校验位；
步骤E：若当前次数不是所述第N-2次迭代，则将第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，并将所述s和所述p1组成下一次迭代的信息位；将所述p2作为下一次迭代的校验位返回所述步骤A。
所述D满足第一预设循环条件。
所述φ的逆矩阵满足第二预设循环条件。
本实施例是基于实施例四的进一步改进，在本实施例中，不仅所述D为满足第一预设循环条件的循环矩阵或准循环矩阵，依据函数关系φ＝-ET-1B+D计算得到的φ，所述φ的逆矩阵φ-1是满足第二预设循环条件的循环矩阵或准循环矩阵，显然这样在步骤B中计算校验位p1时可以利用循环矩阵或准循环矩阵的循环性，简便的求解出校验位，大大的简化了矩阵的计算，提升了计算效率。
实施例六：
如图3所示，本实施例提供一种存储设备，包括存储介质110及处理器120；所述存储介质110与所述处理器120相连；
所述处理器，120通过执行第一指定代码，能够用于对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T、B、E及D；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行的第n-m+1列至第n-m+g列的元素构成；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行的第n-m+1列至第n-m+g列的元素构成；所述φ＝-ET-1B+D；所述φ满秩；所述n为输入信息的位数；所述n-m为所述输入信息的信息位s的位数；所述m为所述输入信息的校验位的位数；所述n、m及g均为不小于2的整数；所述n大于所述m；所述m大于所述g；
利用所述第二校验矩阵及第一预设函数关系，计算得到p1；其中，所述p1为m个校验位的前g个所述校验位；
判断当前迭代是否是第N-2次迭代；其中，所述N为预设值，为不小于的整数；
若当前迭代是所述第N-2次迭代，则利用所述第二校验矩阵及第二预设函数关系，计算得到p2；所述p2为m个所述校验位除所述p1位的剩余校验位；
若当前次数不是所述第N-2次迭代，则将第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，并将所述s和所述p1组成下一次迭代的信息位；将所述p2作为下一次迭代的校验位进入下一次迭代；
其中，所述存储介质110至少用于存储所述处理器120执行上述操作所需的信息。
本实施例提供的存储设备备包括存储介质110，这里的存储介质包括光盘、磁盘或机械硬盘或闪盘等各种存储介质。在本实施例中所述存储介质110优选为非瞬间存储介质。所述存储介质110可存储有所述第一指定代码。
所述处理器120可对应于电子设备中的中央处理器、微处理器、数字信号处理器、应用处理器或可编程阵列等处理结构。所述处理器120还可以对应于专用集成电路等处理电路。例如，所述处理器120可对应于通信终端中的译码芯片或译码电路。
所述处理器120与所述存储介质110之间通过电子设备内部的通信接口。例如数据总线相连，能够从所述存储介质110读取所述第一指定代码，通过执行所述第一指定代码，能够执行上述操作，例如，执行如图1所示的操作，从而简便迅速的求解出校验位。
值得注意的是本实施例中所述第一预设函数关系和第二预设函数关系为不同的函数关系，具体的描述可以参见实施例一，在此就不重复了。当然所述处理器120在完成第一校验矩阵的重排后，形成的所述T可为下三角矩阵。
实施例七：
如图3所示，本实施例提供一种存储设备，包括存储介质110及处理器120；所述存储介质110与所述处理器120相连；
所述处理器，120通过执行第一指定代码，能够用于对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T、B、E及D；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行的第n-m+1列至第n-m+g列的元素构成；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行的第n-m+1列至第n-m+g列的元素构成；所述φ＝-ET-1B+D；所述φ满秩；所述n为输入信息的位数；所述n-m为所述输入信息的信息位s的位数；所述m为所述输入信息的校验位的位数；所述n、m及g均为不小于2的整数；所述n大于所述m；所述m大于所述g；
利用所述第二校验矩阵及第一预设函数关系，计算得到p1；其中，所述p1为m个校验位的前g个所述校验位；
判断当前迭代是否是第N-2次迭代；其中，所述N为预设值，为不小于的整数；
若当前迭代是所述第N-2次迭代，则利用所述第二校验矩阵及第二预设函数关系，计算得到p2；所述p2为m个所述校验位除所述p1位的剩余校验位；
若当前次数不是所述第N-2次迭代，则将第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，并将所述s和所述p1组成下一次迭代的信息位；将所述p2作为下一次迭代的校验位进入下一次迭代；
其中，所述存储介质110至少用于存储所述处理器120执行上述操作所需的信息。
所述处理器120，具体用于若当前迭代为第1次迭代，则对所述第一验证矩阵进行行交换或列交换，形成所述第二校验矩阵；若当前迭代不是第1次迭代，则对所述第一校验矩阵的第n-m+1列至第n列进行列交换，形成所述第二校验矩阵。
本实施例基于前述存储设备的实施例，限定了所述处理器120具体如何进行所述第一校验矩阵的重排，形成所述第二校验矩阵，具有结构简单及实现简便的特点。
实施例八：
如图3所示，本实施例提供一种存储设备，包括存储介质110及处理器120；所述存储介质110与所述处理器120相连；
所述处理器，120通过执行第一指定代码，能够用于对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T、B、E及D；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行的第n-m+1列至第n-m+g列的元素构成；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行的第n-m+1列至第n-m+g列的元素构成；所述φ＝-ET-1B+D；所述φ满秩；所述n为输入信息的位数；所述n-m为所述输入信息的信息位s的位数；所述m为所述输入信息的校验位的位数；所述n、m及g均为不小于2的整数；所述n大于所述m；所述m大于所述g；
利用所述第二校验矩阵及第一预设函数关系，计算得到p1；其中，所述p1为m个校验位的前g个所述校验位；
判断当前迭代是否是第N-2次迭代；其中，所述N为预设值，为不小于的整数；
若当前迭代是所述第N-2次迭代，则利用所述第二校验矩阵及第二预设函数关系，计算得到p2；所述p2为m个所述校验位除所述p1位的剩余校验位；
若当前次数不是所述第N-2次迭代，则将第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，并将所述s和所述p1组成下一次迭代的信息位；将所述p2作为下一次迭代的校验位进入下一次迭代；
其中，所述存储介质110至少用于存储所述处理器120执行上述操作所需的信息。
所述T的逆矩阵满足稀疏性条件。在本实施例中所述处理器，重排所述第一校验矩阵之后，得到第二校验矩阵的子矩阵T是满足稀疏性条件的稀疏矩阵，由于稀疏矩阵中非零元素的稀疏性，能够大大的简化矢量计算，提升计算效率。当然本实施例提供的存储设备是在前述两个实施例提供的存储设备的至少其中之一的技术上的改进，则所述处理器120可以利用实施例六提供的处理器。
实施例九：
如图3所示，本实施例提供一种存储设备，包括存储介质110及处理器120；所述存储介质110与所述处理器120相连；
所述处理器，120通过执行第一指定代码，能够用于对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T、B、E及D；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行的第n-m+1列至第n-m+g列的元素构成；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行的第n-m+1列至第n-m+g列的元素构成；所述φ＝-ET-1B+D；所述φ满秩；所述n为输入信息的位数；所述n-m为所述输入信息的信息位s的位数；所述m为所述输入信息的校验位的位数；所述n、m及g均为不小于2的整数；所述n大于所述m；所述m大于所述g；
利用所述第二校验矩阵及第一预设函数关系，计算得到p1；其中，所述p1为m个校验位的前g个所述校验位；
判断当前迭代是否是第N-2次迭代；其中，所述N为预设值，为不小于的整数；
若当前迭代是所述第N-2次迭代，则利用所述第二校验矩阵及第二预设函数关系，计算得到p2；所述p2为m个所述校验位除所述p1位的剩余校验位；
若当前次数不是所述第N-2次迭代，则将第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，并将所述s和所述p1组成下一次迭代的信息位；将所述p2作为下一次迭代的校验位进入下一次迭代；
其中，所述存储介质110至少用于存储所述处理器120执行上述操作所需的信息。
所述D满足第一预设循环条件。在本实施例中所述处理器重排所述第一校验矩阵之后，得到的第二校验矩阵的子矩阵D是满足第一预设循环条件的循环矩阵或准循环矩阵，这样所述处理器在利用第一预设函数关系或第二预设函数关系在求解校验位时，可利用D的循环特性，简化矢量计算，快速简便求解出所述校验位。
当然本实施例也可以是在前一实施例基础上的进一步改进，即所述T为满足稀疏性条件的系数矩阵，这样在求解校验位时，可以会因为T的稀疏性，简化计算，减少计算量，提升计算效率。
作为本实施例的进一步改进，所述φ满足第二预设循环条件。本实施例中所述φ是利用函数关系φ＝-ET-1B+D求解到，在计算校验位时φ是需要参与矢量计算的，若φ是满足第二预设循环性条件的循环矩阵或准循环矩阵，这样就可以充分利用矩阵的循环性，简化计算，节省计算时间，提升计算效率。
以下结合上述任意实施例提供几个具体示例：
示例一：
本示例提供一种译码过程中的校验位求解方法，包括：
采用N块分解求解校验位，包括：
第一步：输入信息位s，令校验位p＝(p1 p2)，x＝(s p1 p2)，根据规则一对H矩阵进行重排；
第二步：利用表1计算得p1；
第三步：当迭代进行N-2次后，利用表2计算得p2，输出x程，否则继续第四步；
第四步：令(s p1)为新的s，令校验矩阵H中的第一行块(A B T)为下一次迭代的校验矩阵，令p2为新的p，回到第一步骤继续执行，但是根据规则二对H矩阵进行重排；
需要注意的是，每经过一次迭代，上述各变量s、p1、p2和H的规模都在相发生变化。
在本实施例中规则一对校验矩阵H进行重排包括：对校验矩阵H进行行交换或列交换，规则二对校验矩阵H进行重排包括：对校验矩阵H的指定列进行列交换，例如对校验矩阵中的后m列进行列交换。在进行第1次迭代时，优选采用规则一进行第一校验矩阵的重排，在第1次以后的迭代时，优选采用规则二进行重排。
示例二：
利用示例一提供的方法进行校验位的求解时，可以通过重排校验矩阵，达到T的逆矩阵时稀疏矩阵。若在行列交换后使得T-1满足稀疏条件，此时T不再需要为下三角矩阵，直接进行乘法计算即可，如此可提高运算速率，且硬件资源消耗在可接受的范围内。
进一步地，基于循环性φ-1的移位寄存器实现，重排时使D区域满足循环性或者准循环性，与此同时φ-1满足循环性或者准循环性，在这种情况下硬件实现时可利用移位寄存器进行计算，降低复杂度。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种信息处理方法，其特征在于，包括：
步骤A：对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括A、C、T、B、E及D；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行的第n-m+1列至第n-m+g列的元素构成；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行的第n-m+1列至第n-m+g列的元素构成；
所述第二校验矩阵的子矩阵A包括所述第二校验矩阵中第1行至第m-g行的第1列至第n-m列的元素；子矩阵C包括所述第二校验矩阵中第m-g+1行至第m行的第1列至第n-m列的元素，且所述子矩阵A和所述子矩阵C中包括的元素的排列顺序与这些元素在第二校验矩阵中的元素是一致的；
φ＝-ET-1B+D；所述φ满秩；所述n为输入信息的位数；所述n-m为所述输入信息的信息位s的位数；所述m为所述输入信息的校验位的位数；所述n、m及g均为不小于2的整数；
所述n大于所述m；所述m大于所述g；
步骤B：利用所述第二校验矩阵及第一预设函数关系，计算得到p1；其中，所述p1为m个校验位的前g个所述校验位；所述第一预设函数关系为：p1T＝-φ-1(-ET-1A+C)sT；
步骤C：判断当前迭代是否是第N-2次迭代；其中，所述N为预设值，为大于2的正整数；
步骤D：若当前迭代是所述第N-2次迭代，则利用所述第二校验矩阵及第二预设函数关系，计算得到p2；所述p2为m个所述校验位除所述p1位的剩余校验位；所述第二预设函数关系为：p2T＝-T-1(AsT+Bp1T)；
步骤E：若当前次数不是所述第N-2次迭代，则将第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，并将所述s和所述p1组成下一次迭代的信息位；将除所述p1位的剩余校验位作为下一次迭代的校验位返回所述步骤A。
2.根据权利要求1所述的方法，其特征在于，所述步骤A包括：
若当前迭代为第1次迭代，则对所述第一校验矩阵进行行交换或列交换，形成所述第二校验矩阵；
若当前迭代不是第1次迭代，则对所述第一校验矩阵的第n-m+1列至第n列进行列交换，形成所述第二校验矩阵。
3.根据权利要求1或2所述的方法，其特征在于，所述T的逆矩阵满足稀疏性条件。
4.根据权利要求1或2所述的方法，其特征在于，所述D满足第一预设循环条件。
5.根据权利要求3所述的方法，其特征在于，所述φ的逆矩阵满足第二预设循环条件。
6.一种存储设备，其特征在于，包括存储介质及处理器；所述存储介质与所述处理器相连；
所述处理器，通过执行第一指定代码，能够用于对第一校验矩阵进行重排，获得满足第一预设规则的第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括A、C、T、B、E及D；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行的第n-m+1列至第n-m+g列的元素构成；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行的第n-m+1列至第n-m+g列的元素构成；
所述第二校验矩阵的子矩阵A包括所述第二校验矩阵中第1行至第m-g行的第1列至第n-m列的元素；子矩阵C包括所述第二校验矩阵中第m-g+1行至第m行的第1列至第n-m列的元素，且所述子矩阵A和所述子矩阵C中包括的元素的排列顺序与这些元素在第二校验矩阵中的元素是一致的；
φ＝-ET-1B+D；所述φ满秩；所述n为输入信息的位数；所述n-m为所述输入信息的信息位s的位数；所述m为所述输入信息的校验位的位数；所述n、m及g均为不小于2的整数；所述n大于所述m；所述m大于所述g；
利用所述第二校验矩阵及第一预设函数关系，计算得到p1；其中，所述p1为m个校验位的前g个所述校验位；所述第一预设函数关系为：p1T＝-φ-1(-ET-1A+C)sT；
判断当前迭代是否是第N-2次迭代；其中，所述N为预设值，为大于2的正整数；
若当前迭代是所述第N-2次迭代，则利用所述第二校验矩阵及第二预设函数关系，计算得到p2；所述p2为m个所述校验位除所述p1位的剩余校验位；所述第二预设函数关系为：p2T＝-T-1(AsT+Bp1T)；
若当前次数不是所述第N-2次迭代，则将第二校验矩阵的前m-g行元素作为下一次迭代的第一校验矩阵，并将所述s和所述p1组成下一次迭代的信息位；将除所述p1位的剩余校验位作为下一次迭代的校验位进入下一次迭代；
其中，所述存储介质至少用于存储所述处理器执行上述操作所需的信息。
7.根据权利要求6所述的设备，其特征在于，所述处理器，具体用于若当前迭代为第1次迭代，则对所述第一校验矩阵进行行交换或列交换，形成所述第二校验矩阵；若当前迭代不是第1次迭代，则对所述第一校验矩阵的第n-m+1列至第n列进行列交换，形成所述第二校验矩阵。
8.根据权利要求6或7所述的设备，其特征在于，所述T的逆矩阵满足稀疏性条件。
9.根据权利要求6或7所述的设备，其特征在于，所述D满足第一预设循环条件。
10.根据权利要求9所述的设备，其特征在于，所述φ的逆矩阵满足第二预设循环条件。
CN201610195704.8A 2016-03-30 2016-03-30 信息处理方法及存储设备 Active CN105897278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610195704.8A CN105897278B (zh) 2016-03-30 2016-03-30 信息处理方法及存储设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610195704.8A CN105897278B (zh) 2016-03-30 2016-03-30 信息处理方法及存储设备

Publications (2)

Publication Number Publication Date
CN105897278A CN105897278A (zh) 2016-08-24
CN105897278B true CN105897278B (zh) 2019-08-30

Family

ID=57014220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610195704.8A Active CN105897278B (zh) 2016-03-30 2016-03-30 信息处理方法及存储设备

Country Status (1)

Country Link
CN (1) CN105897278B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109766515B (zh) * 2018-12-26 2023-04-14 上海思朗科技有限公司 矩阵分解处理装置及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102739259A (zh) * 2012-05-28 2012-10-17 奥维通信股份有限公司 一种用于cmmb激励器中的基于fpga的ldpc编码方法
CN104617959B (zh) * 2015-01-20 2017-09-05 北京邮电大学 一种基于通用处理器的ldpc编译码方法

Also Published As

Publication number Publication date
CN105897278A (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN107145939B (zh) 一种低计算能力处理设备的计算机视觉处理方法及装置
Nijenhuis et al. Combinatorial algorithms: for computers and calculators
CN101273532B (zh) 解码装置及接收装置
Scoville Discrete Morse Theory
Hammond et al. Distribution of eigenvalues for the ensemble of real symmetric Toeplitz matrices
Blyudov et al. On codes with summation of data bits in concurrent error detection systems
CN103795502B (zh) 一种数据帧校验码生成方法和装置
CN110276096B (zh) 提高深度学习模型预测能力的方法、电子设备和存储介质
CN107786211A (zh) 一种ira‑qc‑ldpc码的代数结构获取方法、编码方法和编码器
CN104617959A (zh) 一种基于通用处理器的ldpc编译码方法
CN111428879A (zh) 数据处理方法、装置、芯片以及计算机可读存储介质
CN105897278B (zh) 信息处理方法及存储设备
CN115238863A (zh) 一种卷积神经网络卷积层的硬件加速方法、系统及应用
Liu et al. A high-throughput subspace pursuit processor for ECG recovery in compressed sensing using square-root-free MGS QR decomposition
Natarajan KLU--A high performance sparse linear solver for circuit simulation problems
CN116362314A (zh) 一种存算一体装置和计算方法
Pan Parallel computation of polynomial GCD and some related parallel computations over abstract fields
CN100578945C (zh) 一种ldpc码的译码器装置及译码方法
CN106209115B (zh) 一种数据处理方法及电子设备
CN106411324A (zh) 信息处理方法及存储设备
RU2400813C2 (ru) Нейронная сеть основного деления модулярных чисел
CN114003198A (zh) 内积处理部件、任意精度计算设备、方法及可读存储介质
Kahou et al. A partitioning algorithm for block-diagonal matrices with overlap
CN105915233B (zh) 编码方法及装置、及译码方法及装置
CN110750249B (zh) 一种快速傅里叶变换代码的生成方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20170302

Address after: The 100176 branch of the Beijing economic and Technological Development Zone fourteen Street No. 99 building 33 building D No. 2226

Applicant after: Beijing legend core technology Co., Ltd.

Address before: 100085 Haidian District West Road, Beijing, No. 6

Applicant before: Lenovo (Beijing) Co., Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190808

Address after: 518067 Dongjiaotou Workshop D24/F-02, Houhai Avenue, Shekou Street, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Yi Lian Information System Co., Ltd.

Address before: The 100176 branch of the Beijing economic and Technological Development Zone fourteen Street No. 99 building 33 building D No. 2226

Applicant before: Beijing legend core technology Co., Ltd.

GR01 Patent grant
GR01 Patent grant