CN105895755A - 一种具有可剥离结构的GaN系发光二极管制作方法 - Google Patents
一种具有可剥离结构的GaN系发光二极管制作方法 Download PDFInfo
- Publication number
- CN105895755A CN105895755A CN201610396426.2A CN201610396426A CN105895755A CN 105895755 A CN105895755 A CN 105895755A CN 201610396426 A CN201610396426 A CN 201610396426A CN 105895755 A CN105895755 A CN 105895755A
- Authority
- CN
- China
- Prior art keywords
- layer
- aln
- cushion
- etching channels
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 70
- 238000005260 corrosion Methods 0.000 claims abstract description 32
- 230000007797 corrosion Effects 0.000 claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 20
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 20
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 20
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 20
- 238000001259 photo etching Methods 0.000 claims abstract description 11
- 238000001704 evaporation Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 145
- 239000002356 single layer Substances 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 6
- 230000035515 penetration Effects 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 9
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052594 sapphire Inorganic materials 0.000 abstract description 3
- 239000010980 sapphire Substances 0.000 abstract description 3
- 238000009616 inductively coupled plasma Methods 0.000 abstract 3
- 238000000151 deposition Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000000354 decomposition reaction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开一种具有可剥离结构的GaN系发光二极管制作方法，在衬底上蒸镀AlN第一缓冲层；在AlN第一缓冲层上交替沉积SiO2腐蚀层与AlN第二缓冲层，构成腐蚀通道层；在腐蚀通道层上蒸镀SiO2图形层，采用光刻、掩埋、ICP蚀刻，在SiO2图形层上形成PSS图形；在凸起PSS图形之间露出的腐蚀通道层，采用光刻、掩埋、ICP蚀刻，使得腐蚀通道层设置成凸起的图形。本发明实现高效低成本剥离，缩短工艺时间，降低制造成本，提高二极管质量。
Description
技术领域
本发明涉及发光二极管技术领域，尤其是指一种具有可剥离结构的GaN系发光二极管制作方法。
背景技术
发光二极管具有低功耗、尺寸小和可靠性高等优点，作为主要的光源得到较快发展，近年来发光二极管在照明应用领域迅速扩展，且朝着更高发光功率的方向发展。
垂直结构芯片技术由于其散热效果优异，解决了高功率的发光二极管存在的光衰较大问题。发光二极管的外延结构与衬底的剥离技术为垂直结构芯片的关键技术之一，但蓝宝石衬底及氮化物材料不易腐蚀，所以激光剥离技术被开发及应用。但激光剥离技术成本较高，且剥离效率较低，因此发展一种更高效低成本的剥离技术成为必要。
为了实现高效低成本的剥离，缩短芯片工艺过程时间，降低芯片制造成本，提高芯片产量，本案由此产生。
发明内容
本发明的目的在于提供一种具有可剥离结构的GaN系发光二极管制作方法，实现高效低成本剥离，缩短工艺时间，降低制造成本，且由于剥离后会在芯片表面形成规则的PSS凹坑,能有效提高发光二极管的出光效率。
为达成上述目的，本发明的解决方案为：
一种具有可剥离结构的GaN系发光二极管制作方法，包括以下步骤：
一，在衬底上蒸镀AlN第一缓冲层；
二，在AlN第一缓冲层上交替沉积SiO2腐蚀层与AlN第二缓冲层，构成腐蚀通道层；
三、在腐蚀通道层上蒸镀 SiO2图形层，采用光刻、掩埋、ICP蚀刻，在 SiO2图形层上形成PSS图形；
四，在凸起PSS图形之间露出的腐蚀通道层，采用光刻、掩埋、ICP蚀刻，使得腐蚀通道层设置成凸起的图形。
进一步，在步骤五之后还包括：五，在AlN第一缓冲层、PSS图形以及腐蚀通道层上设置外延结构，外延结构由依次生长的非故意掺杂GaN层、n型GaN层、有源区、电子阻挡层、P型GaN层和欧姆接触层组成。
进一步，在步骤五之后还包括：六，将欧姆接触层键合于导电Si基板上并倒置翻转；
七，通过腐蚀通道层贯穿腐蚀PSS图形，剥离衬底，露出非故意掺杂GaN层；
八，采用光刻、掩埋、ICP蚀刻非故意掺杂GaN层，露出n型GaN层形成第一电极制作区，在第一电极制作区形成第一电极，同时在Si基板的背面蒸镀金属和第二电极；
九、裂片形成发光二极管。
进一步，AlN第一缓冲层的厚度为5-50nm。
进一步，交替生长的SiO2腐蚀层及AlN第二缓冲层的对数大于2对且小于8对。
进一步，腐蚀通道层中AlN第二缓冲层的单层厚度为5-20nm。
进一步，腐蚀通道层中SiO2腐蚀层的单层厚度为5-20nm。
进一步，腐蚀通道层的形状设置包括圆锥形、三角型、梯形、半圆形、半椭圆形。
进一步，腐蚀通道层的形状优选为圆锥形。
一种具有可剥离结构的GaN系发光二极管，在衬底上设置AlN第一缓冲层，在AlN第一缓冲层上设置交替生长的SiO2腐蚀层及AlN第二缓冲层作为腐蚀通道层；在腐蚀通道层上设置SiO2图形层并形成PSS图形，PSS图形之间露出腐蚀通道层，腐蚀通道层两两相对且相邻间隔设置，在AlN第一缓冲层、SiO2图形层的PSS图形及腐蚀通道层上设置外延结构。
进一步，外延结构由依次生长设置的非故意掺杂GaN层、n型GaN层、有源区、电子阻挡层、P型GaN层和欧姆接触层组成，非故意掺杂GaN层设置在AlN第一缓冲层、SiO2图形层的PSS图形及腐蚀通道层上。
进一步，AlN第一缓冲层的厚度为5-50nm。
进一步，交替生长的SiO2腐蚀层及AlN第二缓冲层的对数大于2对且小于8对。
进一步，腐蚀通道层中AlN第二缓冲层的单层厚度为5-20nm。
进一步，腐蚀通道层中SiO2腐蚀层的单层厚度为5-20nm。
进一步，腐蚀通道层的形状设置包括圆锥形、三角型、梯形、半圆形、半椭圆形。
进一步，腐蚀通道层的形状优选为圆锥形。
采用上述方案后，本发明PSS图形之间露出的腐蚀通道层，腐蚀通道层两两相对且相邻设置，在AlN第一缓冲层、SiO2图形层的PSS图形及腐蚀通道层上设置外延结构，使得腐蚀通道层顶部所产生的位错被对立且相邻的位错相互抵消，减少贯穿至有源区的位错线，对后续外延生长无影响，提高外延材料的质量，提高发光效率。同时，通过腐蚀通道层连接各个PSS,且PSS采用SiO2材料,可腐蚀去除PSS,有效提高衬底的剥离效率且降低剥离成本以及成品率。最终采用n型区域朝上的芯片制造方法，使得表面的PSS凹坑能减少有源区发出的光在GaN材料与空气的界面形成全反射，有效地提高发光二极管光的萃取率，明显地增加光效。
附图说明
图1是本发明的制作方法示意图一；
图2是图1的俯视图；
图2a是图2A-A方向的剖视图；
图2b是图2B-B方向的剖视图；
图2c是图2C-C方向的剖视图；
图3a是在图2a的基础上设置外延结构示意图；
图3b是在图2b的基础上设置外延结构示意图；
图3c是在图2c的基础上设置外延结构示意图；
图4是在图3a的基础上将外延结构键合于导电Si基板上示意图；
图5是在图4的基础上腐蚀PSS图形露出非故意掺杂GaN层示意图；
图6是在图5的基础上形成第一电极制作区示意图；
图7是在图6的基础上制作第一电极和第二电极示意图。
标号说明
衬底1 AlN第一缓冲层2
腐蚀通道层3 SiO2腐蚀层31
AlN第二缓冲层32 SiO2图形层4
PSS图形41 外延结构5
非故意掺杂GaN层51 n型GaN层52
第一电极制作区521 有源区53
电子阻挡层54 P型GaN层55
欧姆接触层56 基板6
第一电极7 第二电极8。
具体实施方式
以下结合附图及具体实施例对本发明做详细描述。
参阅图1至图7所示，本发明揭示的一种具有可剥离结构的GaN系发光二极管，在衬底1上设置AlN第一缓冲层2，在AlN第一缓冲层2上设置交替生长的SiO2腐蚀层31及AlN第二缓冲层32作为腐蚀通道层3，如图1所示，在腐蚀通道层3上设置SiO2图形层4并形成PSS图形41，PSS图形41之间露出腐蚀通道层3，腐蚀通道层3两两相对且相邻间隔设置，如图2a至图2c所示，在AlN第一缓冲层2、SiO2图形层4的PSS图形41及腐蚀通道层3上设置外延结构5，如图3a至图3c所示。
外延结构5由依次生长设置的非故意掺杂GaN层51、n型GaN层52、有源区53、电子阻挡层54、P型GaN层55和欧姆接触层56组成，非故意掺杂GaN层51设置在AlN第一缓冲层2、SiO2图形层4的PSS图形41及腐蚀通道层3上。
AlN第一缓冲层2的厚度为5-50nm。AlN第一缓冲层2的厚度过薄会带来外延生长过程温度高导致的AlN第一缓冲层2被烘烤分解，AlN第一缓冲层2的厚度过厚会导致外延结构5的外量子效率下降。
交替生长的SiO2腐蚀层31及AlN第二缓冲层32的对数大于2对且小于8对。对数过多会导致应力过大，影响后续外延生长的稳定性。
腐蚀通道层3中AlN第二缓冲层32的单层厚度为5-20nm。AlN第二缓冲层32的厚度过薄会带来外延生长过程温度高导致表面的AlN第二缓冲层32被烘烤分解。AlN第二缓冲层32的厚度过厚会导致与SiO2腐蚀层31的应力过大，影响后续外延生长的稳定性。
腐蚀通道层3中SiO2腐蚀层31的单层厚度为5-20nm。SiO2腐蚀层31的厚度过薄会导致腐蚀通道层3的腐蚀渗透速率变低，影响衬底1剥离的效率。SiO2腐蚀层31的厚度过厚会导致与AlN第二缓冲层32的应力过大，影响后续外延生长的稳定性。
腐蚀通道层3以第二缓冲层32结尾，采用A第二缓冲层32结尾保证在腐蚀通道层3上形成的非故意掺杂GaN层51材料质量不会变差。
腐蚀通道层3的形状设置为圆锥形，通常为设置成顶部剖面为子弹形状，使得位错线都是集中于最顶部。腐蚀通道层3的位置为两两对立设置，可使腐蚀通道层3顶部形成的位错线相互抵消，减少贯穿至有源区的位错线。
如图1至图7所示，一种具有可剥离结构的GaN系发光二极管制作方法，包括以下步骤：
一，如图1所示，采用PVD，在蓝宝石衬底1上蒸镀AlN第一缓冲层2；
二，在AlN第一缓冲层2上交替沉积SiO2腐蚀层31与AlN第二缓冲层32构成腐蚀通道层3，以AlN第二缓冲层32结尾；
三、在腐蚀通道层3上蒸镀 SiO2图形层4，采用光刻、掩埋、ICP蚀刻，在 SiO2图形层4上形成PSS图形41，如图2所示；
四，在凸起PSS图形41之间露出的腐蚀通道层3，采用光刻、掩埋、ICP蚀刻，使得腐蚀通道层3设置成凸起的图形，如图2a及图2c所示；
五，如图3a至图3c所示，在AlN第一缓冲层2、PSS图形41以及腐蚀通道层3上设置外延结构5，外延结构5由依次生长的非故意掺杂GaN层51、n型GaN层52、有源区53、电子阻挡层54、P型GaN层55和欧姆接触层56组成。
六，如图4所示，将欧姆接触层56键合于导电Si基板6上并倒置翻转；
七，如图5所示，通过腐蚀通道层3贯穿腐蚀PSS图形41，剥离衬底1，露出非故意掺杂GaN层51；
八，如图6及图7所示，采用光刻、掩埋、ICP蚀刻非故意掺杂GaN层51，露出n型GaN层52形成第一电极制作区521，在第一电极制作区521形成第一电极7，同时在Si基板6的背面蒸镀金属和第二电极8；
九、裂片形成发光二极管。
AlN第一缓冲层2的厚度为5-50nm。AlN第一缓冲层2的厚度过薄会带来外延生长过程温度高导致的AlN第一缓冲层2被烘烤分解，AlN第一缓冲层2的厚度过厚会导致外延结构5的外量子效率下降。
交替生长的SiO2腐蚀层31及AlN第二缓冲层32的对数大于2对且小于8对。对数过多会导致应力过大，影响后续外延生长的稳定性。
腐蚀通道层3中AlN第二缓冲层32的单层厚度为5-20nm。AlN第二缓冲层32的厚度过薄会带来外延生长过程温度高导致表面的AlN第二缓冲层32被烘烤分解。AlN第二缓冲层32的厚度过厚会导致与SiO2腐蚀层31的应力过大，影响后续外延生长的稳定性。
腐蚀通道层3中SiO2腐蚀层31的单层厚度为5-20nm。SiO2腐蚀层31的厚度过薄会导致腐蚀通道层3的腐蚀渗透速率变低，影响衬底1剥离的效率。SiO2腐蚀层31的厚度过厚会导致与AlN第二缓冲层32的应力过大，影响后续外延生长的稳定性。
腐蚀通道层3以第二缓冲层32结尾，采用A第二缓冲层32结尾保证在腐蚀通道层3上形成的非故意掺杂GaN层51材料质量不会变差。
腐蚀通道层3的形状设置为圆锥形，通常为设置成顶部剖面为子弹形状，使得位错线都是集中于最顶部。腐蚀通道层3的位置为两两对立设置，可使腐蚀通道层3顶部形成的位错线相互抵消，减少贯穿至有源区的位错线。
以上所述仅为本发明的优选实施例，并非对本案设计的限制，凡依本案的设计关键所做的等同变化，均落入本案的保护范围。
Claims (9)
1.一种具有可剥离结构的GaN系发光二极管制作方法，其特征在于，包括以下步骤：
一，在衬底上蒸镀AlN第一缓冲层；
二，在AlN第一缓冲层上交替沉积SiO2腐蚀层与AlN第二缓冲层，构成腐蚀通道层；
三、在腐蚀通道层上蒸镀 SiO2图形层，采用光刻、掩埋、ICP蚀刻，在 SiO2图形层上形成PSS图形；
四，在凸起PSS图形之间露出的腐蚀通道层，采用光刻、掩埋、ICP蚀刻，使得腐蚀通道层设置成凸起的图形。
2.如权利要求1所述的一种具有可剥离结构的GaN系发光二极管制作方法，其特征在于，在步骤四之后还包括：五，在AlN第一缓冲层、PSS图形以及腐蚀通道层上设置外延结构，外延结构由依次生长的非故意掺杂GaN层、n型GaN层、有源区、电子阻挡层、P型GaN层和欧姆接触层组成。
3.如权利要求2所述的一种具有可剥离结构的GaN系发光二极管制作方法，其特征在于，在步骤五之后还包括：
六，将欧姆接触层键合于导电Si基板上并倒置翻转；
七，通过腐蚀通道层贯穿腐蚀PSS图形，剥离衬底，露出非故意掺杂GaN层；
八，采用光刻、掩埋、ICP蚀刻非故意掺杂GaN层，露出n型GaN层形成第一电极制作区，在第一电极制作区形成第一电极，同时在Si基板的背面蒸镀金属和第二电极；
九、裂片形成发光二极管。
4.如权利要求1-3任一项所述的一种具有可剥离结构的GaN系发光二极管制作方法，其特征在于，AlN第一缓冲层的厚度为5-50nm。
5.如权利要求1-3任一项所述的一种具有可剥离结构的GaN系发光二极管制作方法，其特征在于，交替生长的SiO2腐蚀层及AlN第二缓冲层的对数大于2对且小于8对。
6.如权利要求1-3任一项所述的一种具有可剥离结构的GaN系发光二极管制作方法，其特征在于，腐蚀通道层中AlN第二缓冲层的单层厚度为5-20nm。
7.如权利要求1-3任一项所述的一种具有可剥离结构的GaN系发光二极管制作方法，其特征在于，腐蚀通道层中SiO2腐蚀层的单层厚度为5-20nm。
8.如权利要求1-3任一项所述的一种具有可剥离结构的GaN系发光二极管制作方法，其特征在于，腐蚀通道层的形状为圆锥形、三角型、梯形、半圆形、半椭圆形中的一种。
9.如权利要求1-3任一项所述的一种具有可剥离结构的GaN系发光二极管制作方法，其特征在于，腐蚀通道层的形状设置为圆锥形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610396426.2A CN105895755B (zh) | 2016-06-07 | 2016-06-07 | 一种具有可剥离结构的GaN系发光二极管制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610396426.2A CN105895755B (zh) | 2016-06-07 | 2016-06-07 | 一种具有可剥离结构的GaN系发光二极管制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105895755A true CN105895755A (zh) | 2016-08-24 |
| CN105895755B CN105895755B (zh) | 2018-01-26 |
Family
ID=56710728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610396426.2A Active CN105895755B (zh) | 2016-06-07 | 2016-06-07 | 一种具有可剥离结构的GaN系发光二极管制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105895755B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106784217A (zh) * | 2016-12-12 | 2017-05-31 | 上海芯元基半导体科技有限公司 | 复合衬底、半导体器件结构及其制备方法 |
| CN106784182A (zh) * | 2016-12-16 | 2017-05-31 | 厦门乾照光电股份有限公司 | 一种发光二极管的衬底剥离结构、制作方法及剥离方法 |
| CN107731977A (zh) * | 2017-08-23 | 2018-02-23 | 华灿光电（浙江）有限公司 | 一种发光二极管的外延片及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036139A (ja) * | 1999-07-23 | 2001-02-09 | Sony Corp | 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法 |
| US20060273341A1 (en) * | 2005-05-10 | 2006-12-07 | Samsung | Vertically-structured gan-based light emitting diode and method of manufacturing the same |
| CN101794849A (zh) * | 2010-02-23 | 2010-08-04 | 山东华光光电子有限公司 | 一种SiC衬底GaN基LED的湿法腐蚀剥离方法 |
| KR20120099544A (ko) * | 2011-01-28 | 2012-09-11 | 포항공과대학교 산학협력단 | 습식식각형 버퍼층을 이용한 수직형 발광다이오드 제조 방법 |
| CN104347359A (zh) * | 2014-09-18 | 2015-02-11 | 厦门乾照光电股份有限公司 | 一种高效的衬底剥离方法 |
| CN104835890A (zh) * | 2015-05-12 | 2015-08-12 | 杭州士兰明芯科技有限公司 | 用于倒装led芯片的衬底、外延片及其制作方法 |
| CN104993023A (zh) * | 2015-05-29 | 2015-10-21 | 上海芯元基半导体科技有限公司 | 一种利用化学腐蚀的方法剥离生长衬底的方法 |
-
2016
- 2016-06-07 CN CN201610396426.2A patent/CN105895755B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036139A (ja) * | 1999-07-23 | 2001-02-09 | Sony Corp | 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法 |
| US20060273341A1 (en) * | 2005-05-10 | 2006-12-07 | Samsung | Vertically-structured gan-based light emitting diode and method of manufacturing the same |
| CN101794849A (zh) * | 2010-02-23 | 2010-08-04 | 山东华光光电子有限公司 | 一种SiC衬底GaN基LED的湿法腐蚀剥离方法 |
| KR20120099544A (ko) * | 2011-01-28 | 2012-09-11 | 포항공과대학교 산학협력단 | 습식식각형 버퍼층을 이용한 수직형 발광다이오드 제조 방법 |
| CN104347359A (zh) * | 2014-09-18 | 2015-02-11 | 厦门乾照光电股份有限公司 | 一种高效的衬底剥离方法 |
| CN104835890A (zh) * | 2015-05-12 | 2015-08-12 | 杭州士兰明芯科技有限公司 | 用于倒装led芯片的衬底、外延片及其制作方法 |
| CN104993023A (zh) * | 2015-05-29 | 2015-10-21 | 上海芯元基半导体科技有限公司 | 一种利用化学腐蚀的方法剥离生长衬底的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106784217A (zh) * | 2016-12-12 | 2017-05-31 | 上海芯元基半导体科技有限公司 | 复合衬底、半导体器件结构及其制备方法 |
| CN106784182A (zh) * | 2016-12-16 | 2017-05-31 | 厦门乾照光电股份有限公司 | 一种发光二极管的衬底剥离结构、制作方法及剥离方法 |
| CN107731977A (zh) * | 2017-08-23 | 2018-02-23 | 华灿光电（浙江）有限公司 | 一种发光二极管的外延片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105895755B (zh) | 2018-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105552180B (zh) | 一种新型高压led的制作方法 | |
| TWI487133B (zh) | 經粗化之高折射率索引層／用在高光提取之發光二極體 | |
| US9190557B2 (en) | Ultraviolet semiconductor light-emitting device and fabrication method | |
| CN101488547B (zh) | 一种发光二极管芯片结构及其制造方法 | |
| JP2007103951A (ja) | 窒化物系半導体発光素子及びその製造方法 | |
| US20120292630A1 (en) | Led substrate and led | |
| JP2010021513A (ja) | パターン形成基板を具備した窒化物半導体発光素子及びその製造方法 | |
| JP2008047860A (ja) | 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法 | |
| CN204407349U (zh) | 一种氮化镓基发光二极管 | |
| CN104285307B (zh) | 高效发光二极管及其制造方法 | |
| CN106653968A (zh) | Iii‑v族氮化物生长用复合衬底、器件结构及制备方法 | |
| KR101737981B1 (ko) | 마이크로 어레이 형태의 질화물 발광 소자 및 그 제조 방법 | |
| CN105895755A (zh) | 一种具有可剥离结构的GaN系发光二极管制作方法 | |
| CN111446335B (zh) | 一种发光二极管及其制备方法 | |
| CN102255010B (zh) | 一种氮化镓发光二极管的制作方法 | |
| CN105514233A (zh) | 高发光效率发光二极管外延片及其制备方法 | |
| TWI462331B (zh) | 發光二極體晶片及其製造方法 | |
| CN106784217A (zh) | 复合衬底、半导体器件结构及其制备方法 | |
| CN105895761A (zh) | 一种具有可剥离结构的GaN系发光二极管 | |
| CN101859835A (zh) | 发光二极管结构及其制造方法 | |
| CN102437260B (zh) | 氮化镓基紫外光发光二极管及其制造方法 | |
| CN210092086U (zh) | 一种半导体发光器件 | |
| US11063184B2 (en) | Light emitting diode and fabrication method thereof | |
| US8823020B2 (en) | Light emitting diode | |
| CN102544256A (zh) | 垂直结构发光二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |