CN105892611A - 一种cpu上电时序控制方法、装置及系统 - Google Patents

Abstract

本发明提供了一种CPU上电时序控制方法、装置及系统，其中，所述方法包括：S0：预先设置信号输出装置；S1：当外部服务器接通电源后，向所述信号输出装置发送CPU掉电指令；S2：利用所述信号输出装置根据接收到的CPU掉电指令向外部服务器的CPU发送第一控制信号，使得CPU不上电；S3：检测外部服务器的基本输入输出系统程序是否发生篡改；S4：当外部服务器的基本输入输出系统程序未发生篡改时，向所述信号输出装置发送CPU上电指令；S5：利用所述信号输出装置根据接收到的CPU上电指令向外部服务器的CPU发送第二控制信号，使得CPU上电。通过本发明的技术方案，可提高服务器的安全性。

Description

一种CPU上电时序控制方法、装置及系统

技术领域

本发明涉及信息处理技术领域，特别涉及一种CPU上电时序控制方法、装置及系统。

背景技术

随着计算机应用技术的不断发展，服务器的安全性也备受人们的关注。

目前，为了提高服务器的安全性，通常需要为服务器配置专门的BMC(Baseboard Management Controller，基板管理控制器)来实时监控服务器内部分组件在当前工作状态下的物理特征，比如，风扇的转速、CPU(CentralProcessing Unit，中央处理器)的输入电压、工作温度、基本输入输出系统程序是否发生更改等，以便工作人员根据监控结果对服务器进行相应的管理。

可见，在上述技术方案中，BMC并不能对服务器内各组件的上电时序进行控制，入侵者可能通过篡改服务器的基本输入输出系统程序，控制CPU恶意执行相应的任务，威胁服务器安全。

发明内容

本发明实施例提供了一种CPU上电时序控制方法、装置及系统，可提高服务器的安全性。

第一方面，本发明提供了一种CPU上电时序控制方法，包括：

S0：预先设置信号输出装置；

S1：当外部服务器接通电源后，向所述信号输出装置发送CPU掉电指令；

S2：利用所述信号输出装置根据接收到的CPU掉电指令向外部服务器的CPU发送第一控制信号，使得CPU不上电；

S3：检测外部服务器的基本输入输出系统程序是否发生篡改；

S4：当外部服务器的基本输入输出系统程序未发生篡改时，向所述信号输出装置发送CPU上电指令；

S5：利用所述信号输出装置根据接收到的CPU上电指令向外部服务器的CPU发送第二控制信号，使得CPU上电。

进一步的，还包括：

预先获取外部服务器的基本输入输出系统程序的第一特征值；

所述检测外部服务器的基本输入输出系统是否发生篡改，包括：

获取外部服务器的基本输入输出系统程序；

计算所述基本输入输出系统程序的第二特征值；

判断所述第一特征值和所述第二特征值是否相同，其中，判断结果为是时，表征外部服务器的基本输入输出系统程序未发生篡改，否则，表征外部服务器的基本输入输出系统程序发生篡改。

进一步的，

所述第一控制信号和所述第二控制信号分别为低电平信号和高电平信号。

第二方面，本发明提供了一种CPU上电时序控制装置，包括：

设置单元，用于设置信号输出装置；

指令发送单元，用于当外部服务器接通电源后，向所述信号输出装置发送CPU掉电指令；当外部服务器的基本输入输出系统程序未发生篡改时，向所述信号输出装置发送CPU上电指令；

所述信号输出装置，用于根据接收到的CPU掉电指令向外部服务器的CPU发送第一控制信号，使得CPU不上电；根据接收到的CPU上电指令向外部服务器的CPU发送第二控制信号，使得CPU上电。

检测单元，用于检测外部服务器的基本输入输出系统程序是否发生篡改。

进一步的，还包括：

获取单元，用于获取外部服务器的基本输入输出系统程序的第一特征值；

所述检测单元，包括：

获取子单元，用于获取外部服务器的基本输入输出系统程序；

计算子单元，用于计算所述基本输入输出系统程序的第二特征值；

判断子单元，用于判断所述第一特征值和所述第二特征值是否相同，其中，判断结果为是时，表征外部服务器的基本输入输出系统程序未发生篡改，否则，表征外部服务器的基本输入输出系统程序发生篡改。

第三方面，本发明提供了一种CPU上电时序控制系统，包括：

如上述第二方面中任一所述的CPU上电时序控制装置和服务器；

其中，所述服务器，包括：CPU，用于根据接收到的第一控制信号，控制当前CPU不上电；根据接收到的到第二控制信号，控制当前CPU上电。

进一步的，所述服务器，还包括：

存储单元，用于向所述CPU上电时序控制装置提供当前服务器的基本输入输出系统程序。

本发明实施例提供了一种CPU上电时序控制方法、装置及系统，通过设置信号输出装置，向信号输出装置分别发送不同的指令时，可使信号输出装置分别向外部服务器内的CPU输出不同的控制信号，进而控制CPU的上电情况，相应的，在外部服务器上电后，只有当外部服务器的基本输入输出系统程序没有发生恶意篡改时，CPU才能上电，避免入侵者通过篡改服务器的基本输入输出系统程序之后，控制CPU恶意执行相应的任务以威胁服务器安全，可提高服务器的安全性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例提供的一种CPU上电时序控制方法的流程图；

图2是本发明一实施例提供的一种CPU上电时序控制装置的结构图；

图3是本发明一实施例提供的另一种CPU上电时序控制装置的结构图；

图4是本发明一实施例提供的一种CPU上电时序控制系统的结构图；

图5是本发明一实施例提供的另一种CPU上电时序控制方法的流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例提供了一种CPU上电时序控制方法，该方法可以包括以下步骤：

S0：预先设置信号输出装置；

S1：当外部服务器接通电源后，向所述信号输出装置发送CPU掉电指令；

S2：利用所述信号输出装置根据接收到的CPU掉电指令向外部服务器的CPU发送第一控制信号，使得CPU不上电；

S3：检测外部服务器的基本输入输出系统程序是否发生篡改；

S4：当外部服务器的基本输入输出系统程序未发生篡改时，向所述信号输出装置发送CPU上电指令；

S5：利用所述信号输出装置根据接收到的CPU上电指令向外部服务器的CPU发送第二控制信号，使得CPU上电。

本发明一实施例中，通过设置信号输出装置，向信号输出装置分别发送不同的指令时，可使信号输出装置分别向外部服务器内的CPU输出不同的控制信号，进而控制CPU的上电情况，相应的，在外部服务器上电后，只有当外部服务器的基本输入输出系统程序没有发生恶意篡改时，CPU才能上电，避免入侵者通过篡改服务器的基本输入输出系统程序之后，控制CPU恶意执行相应的任务以威胁服务器安全，可提高服务器的安全性。

进一步的，为了实现检测外部服务器的基本输入输出系统程序是否发生篡改，本发明一个优选实施例中，还包括：预先获取外部服务器的基本输入输出系统程序的第一特征值；

所述检测外部服务器的基本输入输出系统是否发生篡改，包括：

获取外部服务器的基本输入输出系统程序；

计算所述基本输入输出系统程序的第二特征值；

判断所述第一特征值和所述第二特征值是否相同，其中，判断结果为是时，表征外部服务器的基本输入输出系统程序未发生篡改，否则，表征外部服务器的基本输入输出系统程序发生篡改。

本发明一实施例中，特征值可以是对应基本输入输出系统程序的任意度量值，只要能够用于判断基本输入输出系统程序的完整性即可，举例来说，特征值可以包括哈希值。

进一步的，本发明一个优选实施例中，所述第一控制信号和所述第二控制信号分别对应高电平信号和低电平信号。

本发明一实施例中，CPU可以安装在服务器的主板上，CPU的core电压引脚在接收到低电平信号时，CPU无法上电，只有当CPU的core电压引脚在接收到高电平信号时，才可使当前CPU上电。

如图2所示，本发明实施例提供了一种CPU的上电时序控制装置20，包括：

指令发送单元201，用于当外部服务器接通电源后，向所述信号输出装置发送CPU掉电指令；当外部服务器的基本输入输出系统程序未发生篡改时，向所述信号输出装置发送CPU上电指令；

所述信号输出装置202，用于根据接收到的CPU掉电指令向外部服务器的CPU发送第一控制信号，使得CPU不上电；根据接收到的CPU上电指令向外部服务器的CPU发送第二控制信号，使得CPU上电。

检测单元203，用于检测外部服务器的基本输入输出系统程序是否发生篡改。

本发明一实施例中，指令发送单元和检测单元可集成在BMC中，而信号输出装置可对应一个CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)，举例来说，CPLD可以是一张EPM7064SLC44-10芯片，EPM7064SLC44-10芯片的门数为2500，宏单元为64个，逻辑阵列块为4个，I/O引脚数为36个，可对EPM7064SLC44-10芯片编程，使得EPM7064SLC44-10芯片可接收BMC发送的CPU掉电指令或CPU上电指令，且能够根据CPU掉电指令或CPU上电指令分别向服务器的CPU输出不同的控制信号，以使得CPU根据接收到的控制信号控制当前CPU的上电情况。

进一步的，为了实现检测外部服务器的基本输入输出系统程序是否发生篡改，如图3所示，本发明一个优选实施例中，还包括：

获取单元301，用于获取外部服务器的基本输入输出系统程序的第一特征值；

所述检测单元203，包括：

获取子单元2031，用于获取外部服务器的基本输入输出系统程序；

计算子单元2032，用于计算所述基本输入输出系统程序的第二特征值；

判断子单元2033，用于判断所述第一特征值和所述第二特征值是否相同，其中，判断结果为是时，表征外部服务器的基本输入输出系统程序未发生篡改，否则，表征外部服务器的基本输入输出系统程序发生篡改。

本发明一实施例中，服务器的基本输入输出系统程序存储在相应的芯片中，这里，如上述实施例中所述的BMC应与存储基本输入输出系统程序的芯片相连，以读取该芯片中的基本输入输出系统程序。

本发明一实施例中，BMC分别与用于存储基本输入输出系统程序的芯片和CPLD之间通过I2C总线相连。

上述装置内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。

如图4所示，本发明实施例提供了一种CPU上电时序控制系统，包括：

如上述实施例中任一所述的CPU上电时序控制装置20和服务器401；

其中，所述服务器401包括CPU4011，用于根据接收到的第一控制信号，控制当前CPU4011不上电；根据接收到的到第二控制信号，控制当前CPU4011上电。

本发明一实施例中，服务器内的CPU根据接收到的控制信号主动控制当前CPU的上电情况，防止入侵者通过恶意篡改服务器的基本输入输出系统程序后，利用CPU恶意执行相应的任务，威胁服务器的安全。

进一步的，本发明一个优选实施例中，所述服务器401还包括：

存储单元(附图中未示出)，用于向所述CPU上电时序控制装置4011提供当前服务器401的基本输入输出系统程序。

如图5所示，本发明实施例提供了一种基于上述实施例中所述的CPU上电时序控制系统控制CPU上电情况的方法，以信号输出装置为独立在BMC之外的CPLD、指令输出装置和检测装置配置在BMC中的情况为例，可以包括如下步骤：

步骤501，预先设置CPLD。

本发明一实施例中，CPLD可以包括EPM7064SLC44-10芯片，可对EPM7064SLC44-10芯片编程，使得EPM7064SLC44-10可接收BMC发送的CPU掉电指令或CPU上电指令，且能够根据CPU掉电指令或CPU上电指令分别向服务器的CPU输出不同的控制信号，以使得CPU根据接收到的控制信号控制当前CPU的上电情况。

步骤502，BMC获取目标服务器的基本输入输出系统程序，并计算基本输入输出系统程序第一特征值。

这里，获取目标服务器基本输入输出系统程序的一个标准度量值，具体可以包括基本输入输出系统程序的哈希值。

步骤503，在目标服务器上电后，BMC向CPLD发送CPU掉电指令。

步骤504，CPLD根据接收到的CPU掉电指令向目标服务器中CPU的core电压引脚输出低电平信号，使得CPU不上电。

本发明一实施例中，CPU可以直接安装在目标服务器的主板上，CPLD可与CPU的cpre电压引脚相连，当CPU的core电压引脚接收到低电平时，CPU不能上电，只有当CPU的core电压引脚接收到高电平时，CPU才可上电。

步骤505，BMC获取当前目标服务器的基本输入输出系统程序，计算基本输入输出系统程序的第二特征值。

这里，即目标服务器上电后，读取相应存储芯片内的基本输入输出系统程序，计算读取到的基本输入输出系统程序的第二特征值。

步骤506，BMC判断第一特征值和第二特征值是否相同，当判断结果为是时，执行步骤507，否则，结束当前流程。

本发明一实施例中，如果第一特征值和第二特征值不相同，则说明基本输入输出系统程序可能受到恶意篡改，当发现基本输入输出系统程序受到恶意篡改后结束当前流程，不再对CPU上电，即不再启动CPU，可避免入侵者通过恶意篡改后的基本输入输出系统程序控制目标服务器的CPU恶意执行相应的任务，威胁目标服务器的安全。

步骤507，BMC向CPLD发送CPU上电指令。

步骤508，CPLD根据接收到的CPU上电指令向目标服务器中CPU的core电压引脚输出高电平信号，使得CPU上电。

本发明各个实施例至少具有如下有益效果：

1、通过设置信号输出装置，向信号输出装置分别发送不同的指令时，可使信号输出装置分别向外部服务器内的CPU输出不同的控制信号，进而控制CPU的上电情况，相应的，在外部服务器上电后，只有当外部服务器的基本输入输出系统程序没有发生恶意篡改时，CPU才能上电，避免入侵者通过篡改服务器的基本输入输出系统程序之后，控制CPU恶意执行相应的任务以威胁服务器安全，可提高服务器的安全性。

2、CPU上电时序控制装置的指令发送单元和检测单元可集成在BMC中，信号输出装置可对应一个独立的CPLD，使得用户可通过BMC和CPLD主动控制服务器中CPU的上电情况。

需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。

最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (7)

1.一种中央处理器CPU上电时序控制方法，其特征在于，包括：

预先设置信号输出装置；

还包括：

当外部服务器接通电源后，向所述信号输出装置发送CPU掉电指令；

利用所述信号输出装置根据接收到的CPU掉电指令向外部服务器的CPU发送第一控制信号，使得CPU不上电；

检测外部服务器的基本输入输出系统程序是否发生篡改；

当外部服务器的基本输入输出系统程序未发生篡改时，向所述信号输出装置发送CPU上电指令；

利用所述信号输出装置根据接收到的CPU上电指令向外部服务器的CPU发送第二控制信号，使得CPU上电。

2.根据权利要求1所述的CPU上电时序控制方法，其特征在于，还包括：预先获取外部服务器的基本输入输出系统程序的第一特征值；

所述检测外部服务器的基本输入输出系统是否发生篡改，包括：

获取外部服务器的基本输入输出系统程序；

计算所述基本输入输出系统程序的第二特征值；

判断所述第一特征值和所述第二特征值是否相同，其中，判断结果为是时，表征外部服务器的基本输入输出系统程序未发生篡改，否则，表征外部服务器的基本输入输出系统程序发生篡改。

3.根据权利要求1所述的CPU上电时序控制方法，其特征在于，

所述第一控制信号和所述第二控制信号分别为低电平信号和高电平信号。

4.一种中央处理器CPU上电时序控制装置，其特征在于，包括：

设置单元，用于设置信号输出装置；

指令发送单元，用于当外部服务器接通电源后，向所述信号输出装置发送CPU掉电指令；当外部服务器的基本输入输出系统程序未发生篡改时，向所述信号输出装置发送CPU上电指令；

所述信号输出装置，用于根据接收到的CPU掉电指令向外部服务器的CPU发送第一控制信号，使得CPU不上电；根据接收到的CPU上电指令向外部服务器的CPU发送第二控制信号，使得CPU上电。

检测单元，用于检测外部服务器的基本输入输出系统程序是否发生篡改。

5.根据权利要求4所述的CPU上电时序控制装置，其特征在于，还包括：

获取单元，用于获取外部服务器的基本输入输出系统程序的第一特征值；

所述检测单元，包括：

获取子单元，用于获取外部服务器的基本输入输出系统程序；

计算子单元，用于计算所述基本输入输出系统程序的第二特征值；

判断子单元，用于判断所述第一特征值和所述第二特征值是否相同，其中，判断结果为是时，表征外部服务器的基本输入输出系统程序未发生篡改，否则，表征外部服务器的基本输入输出系统程序发生篡改。

6.一种中央处理器CPU上电时序控制系统，其特征在于，包括：

如上述权利要求4至5中任一所述的CPU上电时序控制装置和服务器；

其中，所述服务器包括：CPU，用于根据接收到的第一控制信号，控制当前CPU不上电；根据接收到的到第二控制信号，控制当前CPU上电。

7.根据权利要求6所述的CPU上电时序控制系统，其特征在于，所述服务器，还包括：

存储单元，用于向所述CPU上电时序控制装置提供当前服务器的基本输入输出系统程序。