CN105867498A - 电流输出电路 - Google Patents

电流输出电路 Download PDF

Info

Publication number
CN105867498A
CN105867498A CN201511001588.3A CN201511001588A CN105867498A CN 105867498 A CN105867498 A CN 105867498A CN 201511001588 A CN201511001588 A CN 201511001588A CN 105867498 A CN105867498 A CN 105867498A
Authority
CN
China
Prior art keywords
converter
voltage
wave
power supply
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511001588.3A
Other languages
English (en)
Other versions
CN105867498B (zh
Inventor
不破幸祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105867498A publication Critical patent/CN105867498A/zh
Application granted granted Critical
Publication of CN105867498B publication Critical patent/CN105867498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04162—Control or interface arrangements specially adapted for digitisers for exchanging data with external devices, e.g. smart pens, via the digitiser sensing hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及电流输出电路。提供了一种电流输出电路1，其包括：伪正弦波分离电路11，将由数字代码Din表示的伪正弦波分离为由数字信号D1和D2所表示的两个伪半波；DA转换器113，将由数字信号D1表示的伪半波转换为模拟半波信号V1；DA转换器114，将由数字信号D2表示的伪半波转换为模拟半波信号V2；以及电压-电流转换电路12，将半波信号V1和V2的电压转换为电流并且输出通过合并所述电流而获得的电流Iout。

Description

电流输出电路
相关申请的交叉引用
本申请基于提交于2015年2月10日的日本专利申请No.2015-023950并且要求其优先权权益，该申请的公开内容在此通过引用整体并入。
技术领域
本发明涉及一种电流输出电路并且例如涉及一种安置在位置探测装置中的电流输出电路。
背景技术
对将与面板表面相接触的电磁感应笔的接触位置进行探测的位置探测装置安装在电磁感应面板上。位置探测装置包括安置在面板上的传感器线圈以及向传感器线圈输出高频电流的电流输出电路。位置探测装置基于由传感器线圈接收到的电压信号探测面板上的接触对象的接触位置。
日本未审专利申请公开No.2003-202955公开了一种安置在位置探测装置中的电流传输电路(电流输出电路)。这个电流传输电路利用分离电路来将模拟正弦波分离为两个半波信号，将半波信号的电压转换为电流，合并电流，并且输出合并后的电流。日本未审专利申请公开No.2011-97191公开了一种分离电路的详细配置。
发明内容
考虑到向日本未审专利申请公开No.2003-202955中所公开的电流传输电路中安置的分离电路输入的模拟正弦波通过以下方式生成：利用DA转换器将由数字代码表示的伪正弦波转换为模拟正弦波，利用低通滤波器对模拟正弦波进行平滑化，并且利用增益调整电路对模拟正弦波的幅度进行调整。
本发明人发现，在日本未审专利申请公开No.2003-202955中所公开的电流传输电路中存在问题，由于如上面所描述的诸如用于模拟正弦波的分离电路和增益调整电路之类的大规模模拟电路是必需的，电路尺寸将变大。相关技术的其他问题和本发明的新颖特征将从以下说明书的描述和附图而变得明显。
本发明的一个方面是一种电流输出电路，包括：将数字伪正弦波分离为第一数字伪半波和第二数字伪半波的分离电路；将第一数字伪半波转换为第一模拟半波信号的第一DA转换器；将第二数字伪半波转换为第二模拟半波信号的第二DA转换器；以及将第一半波信号和第二半波信号的电压转换为电流并且输出通过合并所述电流而获得的电流的电压-电流转换电路。
根据上面的方面，可以提供一种能够防止电路尺寸增加的电流输出电路。
附图说明
上述以及其他的方面、优势和特征将从以下结合附图的特定实施例的描述中变得明显，其中：
图1为示出了根据第一实施例的电流输出电路的配置示例的示图；
图2A到图2D为示出了安置在图1中示出的电流输出电路中的组件的输出波形的示图；
图3为示出了安置在图1中示出的电流输出电路中的一个DA转换器的第一具体配置示例的示图；
图4为示出了安置在图1中示出的电流输出电路中的另一个DA转换器的第一具体配置示例的示图；
图5为示出了安置在图1中示出的电流输出电路中的一个DA转换器的第二具体配置示例的电路图；
图6为示出了安置在图1中示出的电流输出电路中的另一个DA转换器的第二具体配置示例的电路图；
图7为示出了安置在图1中示出的电流输出电路中的一个DA转换器的第三具体配置示例的电路图；
图8为示出了安置在图1中示出的电流输出电路中的另一个DA转换器的第三具体配置示例的电路图；
图9为示出了来自安置在图1中示出的电流输出电路的一个路径上的组件的输出结果的示图；
图10为示出了来自安置在图1中示出的电流输出电路的另一个路径上的组件的输出结果的示图；
图11为示出了根据第一实施例的电流输出电路的修改示例的示图；
图12为示出了根据第二实施例的电流输出电路的配置示例的示图；
图13A到图13D为示出了安置在图12中示出的电流输出电路中的组件的输出波形的示图；
图14为示出了安置在图12中示出的电流输出电路中的一个DA转换器的第一具体配置示例的示图；
图15为示出了安置在图12中示出的电流输出电路中的另一个DA转换器的具体配置示例的示图；
图16为根据第三实施例的电流输出电路的配置示例的示图；
图17A到图17D为示出了安置在图16中示出的电流输出电路中的组件的输出波形的示图；
图18为示出了安置在图16中示出的电流输出电路中的一个DA转换器的具体配置示例的电路图；
图19为示出了安置在图16中示出的电流输出电路中的另一个DA转换器的具体配置示例的电路图；以及
图20为示出了根据第三实施例的电流输出电路的修改示例的示图。
具体实施方式
下面，将参照附图对实施例进行解释。附图采用了简化的形式，并且实施例的技术范围不应当解释为受限于附图。相同的元素用相同的参考标号来指代并且省略重复解释。
在下面的实施例中，当为了方便起见而环境有所要求时，通过将本发明划分为多个部分或者实施例来描述本发明。然而，除非另外特别地规定，否则这些部分或者实施例彼此并非无关。一个部分或者实施例与其他部分或者实施例中的一些或者所有的修改、应用、细节、补充说明等相关。当在下面的实施例中提及元素的数目等(包括件数、数值、数量、范围等)时，其数目并不限于具体数目并且可以大于或小于或等于具体数目，除非另外特别地规定或者原理上明确地限制为具体数目。
此外，在下面的实施例中，组件(包括操作步骤等)并非总是必要的，除非另外特别地规定并且原理上被视为确实必要。类似地，当在下面的实施例中提及组件等的形状、位置关系等时，除非另外特别地规定并且原理上被视为不必绝对如此，否则它们将包括例如在形状等方面基本上接近或相似的形状等。上述相似地适用于上面所描述的数目等(包括件数、数值、数量、范围等)。
第一实施例
图1为示出了根据第一实施例的电流输出电路1的配置示例的示图。根据本实施例的电流输出电路1将数字伪正弦波分离为两个伪半波，将所分离的伪半波转换为模拟半波信号，将模拟半波信号的电压转换为电流，合并电流，并且将合并的电流作为模拟正弦波信号输出。相应地，根据本实施例的电流输出电路1并非必须包括诸如用于模拟正弦波的增益调整电路和分离电路的大规模模拟电路。因此可以使得根据本实施例的电流输出电路1的电路尺寸和电流消耗与当数字伪正弦波被转换为模拟正弦波、并且接着该模拟正弦波被分离为两个半波信号时所能降低的相比更多地降低。下面给出关于上述更为具体的解释。
电流输出电路1安置在例如安装在电磁感应触摸面板上的位置探测装置中并且是用于输出与基于由数字代码Din表示的伪正弦波的模拟正弦波对应的模拟正弦波信号Iout的电路。
注意，安装在电磁感应面板上的位置探测装置包括安置在面板上的传感器线圈和用于向传感器线圈输出高频电流的电流输出电路并且基于由传感器线圈所接收到的电压信号探测面板上的接触对象的接触位置。
如图1所示，电流输出电路1包括伪正弦波分离电路11和电压-电流转换电路12。
(伪正弦波分离电路11)
伪正弦波分离电路11是用于将外部提供到电流输出电路1的输入端子IN并且由数字代码Din表示的伪正弦波(参见图2A)分离为两个模拟半波信号V1和V2的电路。
注意，由数字代码Din表示的伪正弦波由时段性地从预先准备好的正弦波值表格中读取正弦波值的计数器等所生成。由数字代码Din表示的伪正弦波与由模拟振荡器生成的正弦波相比较少受到工艺变化等的影响，并且由此可以容易地维持稳定的信号频率。
在本实施例中，数字代码Din为具有n(n为自然数)比特宽度的数据。数字代码Din的第一比特到第n-1比特代表数字代码Din的绝对值，并且数字代码Din的第n比特(MSB)代表数字代码Din的代码。参照图2A，例如，当第n比特的值为0(在图2A中的时段T2)时，数字代码Din指示负幅度，而当第n比特的值为1(在图2A中的时段T1)时，数字代码Din指示正幅度。
伪正弦波分离电路11包括伪正弦波分离单元110，DA转换器113和114以及低通滤波器115和116。
(伪正弦波分离单元110)
伪正弦波分离单元(分离电路)110为用于将由数字代码Din表示的伪正弦波分离为由数字信号D1和D2表示的两个伪半波(第一伪半波和第二伪半波)并且输出数字信号D1和D2的单元。
具体地，伪正弦波分离单元110包括n-1个OR电路O_1到O_n-1以及n-1个AND电路A_1到A_n-1。OR电路O_1到O_n-1输出在数字代码Din的第一比特到第n-1比特的值和数字代码Din的第n比特的值之间的逻辑OR作为数字信号D1(伪半波)。AND电路A_1到A_n-1输出在数字代码Din的第一比特到第n-1比特的值和数字代码Din的第n比特的值之间的逻辑AND作为数字信号D2(伪半波)。
当数字代码Din的第n比特的值为0时(即，当数字代码Din指示负值时)，OR电路O_1到O_n-1输出数字代码Din的第一比特到第n-1比特的值作为数字信号D1而没有任何修改。当第n比特的值为1时(即，当数字代码Din指示正值时)，OR电路O_1到O_n-1输出1作为数字信号D1。也就是说，OR电路O_1到O_n-1允许指示着负值的数字代码Din通过，而当数字代码Din指示为负值之外的值时，OR电路O_1到O_n-1输出1作为数字信号D1。
另一方面，当数字代码Din的第n个比特的值为0时(即，当数字代码Din指示负值时)，AND电路A_1到A_n-1输出0作为数字信号D2。当第n比特的值为1时(即，当数字代码Din指示正值时)，AND电路A_1到A_n-1输出数字代码Din的第一比特到第n-1比特的值作为数字信号D2而没有任何修改。也就是说，AND电路A_1到A_n-1允许指示着正值的数字代码Din通过，而当数字代码Din指示为正值之外的值时，AND电路A_1到A_n-1输出0作为数字信号D2。
(DA转换器113和114)
DA转换器(DAC；第一DA转换器)113将从安置在伪正弦波分离单元110中的OR电路O_1到O_n-1输出的具有n-1比特宽度的数字信号D1转换为模拟半波信号(第一半波信号)V1。
作为输出的参考值的电源电压(第一参考电压)AVDD被提供到DA转换器113的高电势电源端子。用于确定输出的幅度值的偏置电压(第一偏置电压)Vrb1被提供到DA转换器113的低电势电源端子。因此，DA转换器113将数字信号D1(由指示为数字代码Din中的负值的数字代码Din表示的伪半波)转换为基于电源电压AVDD的模拟半波信号V1(参见图2B的顶部绘图)。
DA转换器(DAC；第二DA转换器)114将从安置在伪正弦波分离单元110中的AND电路A_1到A_n-1输出的具有n-1比特宽度的数字信号D2转换为模拟半波信号(第二半波信号)V2。
作为输出的参考值的接地电压(第二参考电压)GND被提供到DA转换器114的低电势电源端子。用于确定输出的幅度值的偏置电压(第二偏置电压)Vrt2被提供到DA转换器114的高电势电源端子。因此，DA转换器114将数字信号D2(由指示为数字代码Din中的正值的数字代码Din表示的伪半波)转换为基于接地电压GND的模拟半波信号V2(参见图2B的底部绘图)。
(DA转换器113和114的第一具体配置示例)
图3和图4分别示出作为DA转换器113和114的第一具体配置示例的DA转换器113a和114a。注意，当DA转换器113a和114a用作DA转换器113和114时，解码器111和112进一步包括在电流输出电路2中。
解码器111对从伪正弦波分离单元110输出的数字信号D1进行解码并且输出控制信号S1_1到S1_m(m为2^(n-1))。
解码器112对从伪正弦波分离单元110输出的数字信号D2进行解码并且输出控制信号S2_1到S2_m。
DA转换器113a为电阻串的DA转换器，并且包括电阻性元件R1_1到R1_m-1以及开关元件SW1_1到SW1_m。电阻性元件R1_1到R1_m-1串行安置在DA转换器113a的高电势电源端子和低电势电源端子之间。开关元件SW1_1到SW1_m-1安置在相应电阻性元件R1_1到R1_m-1的一端和DA转换器113a的输出端子之间。进一步，开关元件SW1_m安置在电阻性元件R1_m-1的另一端和DA转换器113a的输出端子之间。开关元件SW1_1到SW1_m中的一个元件由控制信号S1_1到S1_m接通，而开关元件中的其余元件则关断。
DA转换器114a为电阻串的DA转换器，并且包括电阻性元件R2_1到R2_m-1以及开关元件SW2_1到SW2_m。电阻性元件R2_1到R2_m-1串行安置在DA转换器114a的高电势电源端子和低电势电源端子之间。开关元件SW2_1到SW2_m-1安置在相应电阻性元件R2_1到R2_m-1的一端和DA转换器114a的输出端子之间。进一步，开关元件SW2_m安置在电阻性元件R2_m-1的另一端和DA转换器114a的输出端子之间。开关元件SW2_1到SW2_m中的一个元件由控制信号S2_1到S2_m接通，而开关元件中的其余元件则关断。
利用上面提及的配置，DA转换器113a和114a可以分别将由数字信号D1和D2所表示的伪半波转换为模拟半波信号V1和V2并且输出模拟半波信号V1和V2。
(DA转换器113和114的第二具体配置示例)
图5和图6分别示出作为DA转换器113和114的第二具体配置示例的DA转换器113b和114b。在这个例子中，DA转换器113b将具有五比特宽度的数字信号D1_0到D1_4转换为模拟信号V1，并且DA转换器114b将具有五比特宽度的数字信号D2_0到D2_4转换为模拟信号V2。注意，数字信号D1_0到D1_4分别对应于数字信号D1的第一比特到第五比特的值，并且数字信号D2_0到D2_4分别对应于数字信号D2的第一比特到第五比特的值。
DA转换器113b为电流相加DA转换器，并且包括恒定电流源I1_0到I1_4、晶体管Tt1_0到Tt1_5以及Tb1_0到Tb1_5、二极管Dd1以及电阻性元件Ro1。在这个例子中，晶体管Tt1_0到Tt1_4以及Tb1_0到Tb1_4为P沟道MOS晶体管，并且晶体管Tt1_5和Tb1_5为N沟道MOS晶体管。
恒定电流源I1_0到I1_4以2的幂进行加权。具体地，具有Iref、2×Iref、4×Iref、8×Iref以及16×Iref的电流值的电流分别流过恒定电流源I1_0到I1_4。
晶体管Tt1_0到Tt1_4安置在相应恒定电流源I1_0到I1_4和二极管Dd1的阳极之间，并且参考电压Vref(＝AVDD/2)被提供到晶体管Tt1_0到Tt1_4的栅极。晶体管Tb1_0到Tb1_4安置在相应恒定电流源I1_0到I1_4和晶体管Tt1_5的漏极之间，并且分别基于数字信号D1_0到D1_4导通或截止。当数字信号D1_0到D1_4的值为1(即，电源电压AVDD电平)时，电流流过晶体管Tt1_0到Tt1_4，而当数字信号D1_0到D1_4的值为0(即，接地电压GND电平)时，电流流过晶体管Tb1_0到Tb1_4。
晶体管Tt1_5和Tb1_5构成电流镜电路。在这个例子中，晶体管Tt1_5和Tb1_5的大小相等。因此，与在晶体管Tt1_5的源极和漏极之间流动的电流相等的电流在晶体管Tb1_5的源极和漏极之间流动。电阻性元件Ro1将在晶体管Tb1_5的源极和漏极之间流动的电流转换为电压并且将其作为模拟半波信号V1输出。
DA转换器114b为电流相加DA转换器，并且包括恒定电流源I2_0到I2_4、晶体管Tt2_0到Tt2_5以及Tb2_0到Tb2_5、二极管Dd2以及电阻性元件Ro2。在这个例子中，晶体管Tt2_0到Tt2_4以及Tb2_0到Tb2_4为N沟道MOS晶体管，并且晶体管Tt2_5和Tb2_5为P沟道MOS晶体管。
恒定电流源I2_0到I2_4以2的幂进行加权。具体地，具有Iref、2×Iref、4×Iref、8×Iref以及16×Iref的电流值的电流分别流过恒定电流源I2_0到I2_4。
晶体管Tt2_0到Tt2_4安置在相应恒定电流源I2_0到I2_4和二极管Dd2的阴极之间，并且参考电压Vref(＝AVDD/2)被提供到晶体管Tt2_0到Tt2_4的栅极。晶体管Tb2_0到Tb2_4安置在相应恒定电流源I2_0到I2_4和晶体管Tt2_5的漏极之间并且分别基于数字信号D2_0到D2_4导通或截止。当数字信号D2_0到D2_4的值为1(即，电源电压AVDD电平)时，电流流过晶体管Tb2_0到Tb2_4。当数字信号D2_0到D2_4的值为0(即，接地电压GND电平)时，电流流过晶体管Tt2_0到Tt2_4。
晶体管Tt2_5和Tb2_5构成电流镜电路。在这个例子中，晶体管Tt2_5和Tb2_5的大小相等。因此，与在晶体管Tt2_5的源极和漏极之间流动的电流相等的电流在晶体管Tb2_5的源极和漏极之间流动。电阻性元件Ro2将在晶体管Tb2_5的源极和漏极之间流动的电流转换为电压并且将其作为模拟半波信号V2输出。
利用上面提及的配置，DA转换器113b和114b可以分别将由数字信号D1和D2所表示的伪半波转换为模拟半波信号V1和V2并且输出模拟半波信号V1和V2。
(DA转换器113和114的第三具体配置示例)
图7和图8分别示出作为DA转换器113和114的第三具体配置示例的DA转换器113c和114c。
DA转换器113c为R2R电阻梯DA转换器，并且包括电阻性元件R3_1到R3_n-1、电阻性元件R4_1到R4_n-1以及开关元件SW3_1到SW3_n-1。注意，电阻性元件R3_1到R3_n-1以及R4_1的电阻值基本上是电阻性元件R4_2到R4_n-1的电阻值的两倍。
电阻性元件R4_1到R4_n-1串行安置在对其提供了偏置电压Vrb1的低电势电源端子与DA转换器113c的输出端子之间。电阻性元件R3_1到R3_n-1安置在相应电阻性元件的R4_1到R4_n-1的一端和相应开关元件SW3_1到SW3_n-1的第一端子之间。相应开关元件SW3_1到SW3_n-1的第二端子连接到对其提供了电源电压AVDD的高电势电源端子。开关元件SW3_1到SW3_n-1的第三端子连接到对其提供了偏置电压Vrb1的低电势电源端子。开关元件SW3_1到SW3_n-1基于来自OR电路O_1到O_n-1的输出信号将第二端子或者第三端子连接到第一端子。
当来自OR电路O_1到O_n-1的输出信号例如指示1时，开关元件SW3_1到SW3_n-1将对其提供了电源电压AVDD的相应第二端子连接到第一端子。当来自OR电路O_1到O_n-1的输出信号例如指示0时，开关元件SW3_1到SW3_n-1将对其提供了偏置电压Vrb1的相应第三端子连接到相应第一端子。
DA转换器114c为R2R电阻梯DA转换器，并且包括电阻性元件R5_1到R5_n-1、电阻性元件R6_1到R6_n-1以及开关元件SW4_1到SW4_n-1。注意，电阻性元件R5_1到R5_n-1以及R6_1基本上是电阻性元件R6_2到R6_n-1的电阻值的两倍。
电阻性元件R6_1到R6_n-1串行安置在对其提供了接地电压GND的低电势电源端子与DA转换器114c的输出端子之间。电阻性元件R5_1到R5_n-1安置在相应电阻性元件的R6_1到R6_n-1的一端和相应开关元件SW4_1到SW4_n-1的第一端子之间。相应开关元件SW4_1到SW4_n-1的第二端子连接到对其提供了偏置电压Vrt2的高电势电源端子。开关元件SW4_1到SW4_n-1的第三端子连接到对其提供了接地电压GND的低电势电源端子。开关元件SW4_1到SW4_n-1基于来自AND电路A_1到A_n-1的输出信号将第二端子或者第三端子连接到第一端子。
当来自AND电路A_1到A_n-1的输出信号例如指示1时，开关元件SW4_1到SW4_n-1将对其提供了偏置电压Vrt2的相应第二端子连接到第一端子。当来自AND电路A_1到A_n-1的输出信号例如指示0时，开关元件SW4_1到SW4_n-1将对其提供了接地电压GND的相应第三端子连接到相应第一端子。
利用上面提及的配置，DA转换器113c和114c可以分别将由数字信号D1和D2所表示的伪半波转换为模拟半波信号V1和V2并且输出模拟半波信号V1和V2。
(低通滤波器115和116)
低通滤波器(LPF；第一低通滤波器)115对从DA转换器113输出的模拟半波信号V1进行平滑化(参见图2C中的顶部绘图)。进一步，低通滤波器(LPF；第二低通滤波器)116对从DA转换器114输出的模拟半波信号V2进行平滑化(参见图2C中的底部绘图)。(电压-电流转换电路12)
电压-电流转换电路12将从伪正弦波分离电路11输出的模拟半波信号V1和V2的电压转换为电流，合并电流，并且将合并的电流输出作为电流Iout。
电压-电流转换电路12包括VI放大器(第一放大器和第二放大器)121和122、驱动晶体管(第一驱动晶体管和第二驱动晶体管)Tr1和Tr2以及电阻性元件(第三电阻性元件和第四电阻性元件)R1和R2。驱动晶体管Tr1为例如P沟道MOS晶体管。驱动晶体管Tr2为例如N沟道MOS晶体管。
电阻性元件R1的一端连接到对其提供了电源电压AVDD的电源电压端子(此后称为电源电压端子AVDD)，而电阻性元件R1的另一端连接到驱动晶体管Tr1的源极。驱动晶体管Tr1的漏极连接到电压-电流转换电路12的输出端子OUT。VI放大器121对来自伪正弦波分离电路11的输出电压V1和驱动晶体管Tr1的源极电压之间的电势差进行放大并且将放大的电势差提供到驱动晶体管Tr1的栅极。
VI放大器121控制驱动晶体管Tr1的栅极电压，使得驱动晶体管Tr1的源极电压将与来自伪正弦波分离电路11的输出电压V1具有相同的值。以这种方式，与在电源电压AVDD和来自伪正弦波分离电路11的输出电压V1之间的电势差和电阻性元件R1的电阻值对应的电流在驱动晶体管Tr1的源极和漏极之间流动。
电阻性元件R2的一端连接到对其提供了接地电压GND的接地电压端子(此后称为接地电压端子GND)，并且电阻性元件R2的另一端连接到驱动晶体管Tr2的源极。驱动晶体管Tr2的漏极连接到电压-电流转换电路12的输出端子OUT。VI放大器122对伪正弦波分离电路11的输出电压V2和驱动晶体管Tr2的源极电压之间的电势差进行放大并且将放大的电势差提供到驱动晶体管Tr2的栅极。
VI放大器122控制驱动晶体管Tr2的栅极电压，使得驱动晶体管Tr2的源极电压将与来自伪正弦波分离电路11的输出电压V2具有相同的值。以这种方式，与伪正弦波分离电路11的输出电压V2和接地电压GND之间的电势差和电阻性元件R2的电阻值对应的电流在驱动晶体管Tr2的源极和漏极之间流动。
由此，电压-电流转换电路12从输出端子OUT输出电流Iout，其为通过对流过电阻性元件R1和R2的电流进行合并而得到的电流(参见图2D)。
下面，将详细地解释来自电流输出电路1的输出电流Iout的零峰值Ia。输出电流Iout的零峰值Ia由从伪正弦波分离电路11输出的半波信号V1和V2的幅度值Va以及电阻性元件R1和R2的电阻值确定。
首先，通过参照图1、图2以及图9对由上部路径(通过DA转换器113→低通滤波器115→VI放大器121→驱动晶体管Tr1的路径)生成的电流进行解释。
在时段T1中，其中数字代码Din的第n比特(MSB)的值指示1，构成数字信号D1的第一比特到第n-1比特的值(DA转换器113的输入代码)全部指示1。因此，DA转换器113输出指示电源电压AVDD的半波信号V1。由于电源电压AVDD被提供到VI放大器121，电源电压AVDD通过虚短路被施加到电阻性元件R1的两端。由于电流此时将不流过电阻性元件R1，所以在驱动晶体管Tr1的源极和漏极之间流动的电流为零。
另一方面，在时段T2中，其中数字代码Din的第n比特(MSB)的值指示0，构成数字信号D1的第一比特到第n-1比特的值(DA转换器113的输入代码)指示对应于数字代码Din的值。因此，DA转换器113输出具有幅度Va(＝AVDD-Vrb1)的半波信号V1。由于具有幅度Va的半波信号V1被提供到VI放大器121，所以具有幅度Va的电压通过虚短路被施加到电阻性元件R1的另一端(电阻性元件R1的连接到驱动晶体管Tr1的源极的一端)。具体地，电压Vrb1(＝AVDD-Va＝AVDD-(AVDD-Vrb1))被施加到电阻性元件R1的两端。由此，由Vrb1/R1表示的电流在驱动晶体管Tr1的源极和漏极之间流动。
接着，参照图1、图2以及图10对由下部路径(通过DA转换器114→低通滤波器116→VI放大器122→驱动晶体管Tr2的路径)生成的电流Ia进行解释。
在时段T2中，其中数字代码Din的第n比特(MSB)的值指示0，构成数字信号D2的第一比特到第n-1比特的值(DA转换器114的输入代码)全部指示0。因此，DA转换器114输出指示着接地电压GND的半波信号V2。由于接地电压GND被提供到VI放大器122，接地电压GND通过虚短路被施加到电阻性元件R2的两端。由于电流此时将不流过电阻性元件R2，所以在驱动晶体管Tr2的源极和漏极之间流动的电流为零。
另一方面，在时段T1中，其中数字代码Din的第n比特(MSB)的值指示1，构成数字信号D2的第一比特到第n-1比特的值(DA转换器114的输入代码)指示对应于数字代码Din的值。因此，DA转换器114输出具有幅度Va(＝Vrt2+GND)的半波信号V2。由于具有幅度Va的半波信号V2被提供到VI放大器122，所以具有幅度Va的电压通过虚短路被施加到电阻性元件R2的另一端(电阻性元件R2的连接到驱动晶体管Tr2的源极的一端)。具体地，电压Vrt2(＝Va-GND＝(Vrt2+GND)-GND)被施加到电阻性元件R2的两端。由此，由Vrt2/R2表示的电流在驱动晶体管Tr2的源极和漏极之间流动。
因此，电压-电流转换电路12在时段T1输出由Vrt2/R2表示的电流Iout并且在时段T2输出由Vrb1/R1表示的电流Iout。总之，输出电流Iout的零峰值Ia由半波信号V1和V2的幅度值Va以及电阻性元件R1和R2的电阻值来确定。
如上面所描述的，根据本实施例的电流输出电路1将数字伪正弦波分离为两个伪半波，将伪半波转换为模拟半波信号，将模拟半波信号的电压转换为电流，合并电流，并且输出合并的电流作为模拟正弦波信号Iout。相应地，对于根据本实施例的电流输出电路1来说并非必须包括诸如用于模拟正弦波的增益调整电路和分离电路的大规模模拟电路。因此可以使得本实施例的电流输出电路1的电路尺寸和电流消耗与当数字伪正弦波被转换为模拟正弦波并且接着该模拟正弦波被分离为两个半波信号时所能降低的相比更多地降低。
(电流输出电路1的修改示例)
图11为示出作为电流输出电路1的修改示例的电流输出电路1a的示图。电流输出电路1a包括取代伪正弦波分离电路11的伪正弦波分离电路11a。
在伪正弦波分离电路11a中，作为输出的参考值的偏置电压Vrt1被提供到DA转换器113的高电势电源端子，并且用于确定输出的幅度值的偏置电压Vrb1被提供到DA转换器113的低电势电源端子。此外，用于确定输出的幅度值的偏置电压Vrt2被提供到DA转换器114的高电势电源端子，并且将作为输出的参考值的偏置电压Vrb2被提供到DA转换器114的低电势电源端子。此时，偏置电压Vrt1、Vrb1、Vrt2以及Vrb2需要被调整从而满足下述等式(1)。
Vrt1-Vrb1＝Vrt2-Vrb2…(1)
以这种方式，电流输出电路1a可以将任意的偏置电压提供到DA转换器113和114的高电势电源端子和低电势电源端子。
第二实施例
图12为根据第二实施例的电流输出电路2的配置示例的示图。电流输出电路2和电流输出电路1具有相同的配置，除了前者包括伪正弦波分离电路21取代了包括在电流输出电路1中的伪正弦波分离电路11。伪正弦波分离电路21进一步包括用于改变确定来自DA转换器113和114的输出的幅度值Va的偏置电压的可变电阻性元件R3。
注意到在图12中，电阻串DA转换器113a和114a分别作为DA转换器113和114的具体配置示例而安置。此外，解码器111和112进一步包括在伪正弦波分离电路21中。对解码器111和112以及DA转换器113和114的细节已经做出了描述。
可变电阻性元件R3的一端连接到DA转换器113c的低电势电源端子(电阻性元件R1_m-1的另一端)，并且可变电阻性元件R3的另一端连接到DA转换器114c的高电势电源端子(电阻性元件R2_1的一端)。
用于确定来自DA转换器113a和114a的输出的幅度值Va的偏置电压可以通过调整可变电阻性元件R3的电阻值而改变。这就使得DA转换器113a和114a改变输出(伪半波)的幅度值Va。
当可变电阻性元件R3的电阻值例如降低时，来自DA转换器113a和114a的输出的幅度值(零峰值)Va将增加(图13B中的幅度Va’)。来自电流输出电路2的输出电流Iout的零峰值Ia由输出自伪正弦波分离电路11a的半波信号V1和V2的幅度值Va以及电阻元件R1和R2的电阻值来确定。因此，当幅度值Va增加时，输出电流Iout的零峰值Ia也将增加(图13D中的零峰值Ia’)。
注意，由于来自安置在伪正弦波分离电路21中的DA转换器113a和114a的输出的幅度值Va由经由可变电阻性元件R3串行连接的多个电阻性元件的电阻电压分配比来确定，因此由于工艺变化所导致的误差的几率较小。相应地，电流输出电路2可以降低输出电流Iout的幅度值Ia的误差(更为具体地，从输出电流Iout的电流波形的中心的偏移)。
如目前为止所描述的，根据本实施例的电流输出电路2将数字伪正弦波分离成两个伪半波，将伪半波转换为模拟半波信号，将模拟半波信号的电压转换为电流，合并电流，并且输出合并的电流作为模拟正弦波信号Iout。相应地，对于电流输出电路2来说并非必须包括诸如用于模拟正弦波的增益调整电路和分离电路的大规模模拟电路。因此可以使得电流输出电路2的电路尺寸和电流消耗与当数字伪正弦波被转换为模拟正弦波并且接着该模拟正弦波被分离为两个半波信号时所能降低的相比更多地降低。
进一步，根据本实施例的电流输出电路2利用可变电阻性元件R3来改变相应DA转换器113a和114a的偏置电压Vrb1和Vrt2。这允许电流输出电路2根据使用来改变输出电流Iout的幅度值Ia。
虽然本实施例解释的例子中可变电阻性元件R3对于DA转换器113a和114a是共用的，但本发明并不限于此，并且可以在DA转换器113a和114a中单独地安置可变电阻性元件。
虽然本实施例解释的例子中电阻串DA转换器113a和114a作为DA转换器113和114的具体配置示例而分别安置，但本发明并不限于此。R2R电阻梯DA转换器113c和114c或者电流相加DA转换器可以作为DA转换器113和114的具体配置示例而分别安置。下面将解释电流相加DA转换器的配置。
(电流输出DA转换器213a和214a)
图14和图15是分别示出了作为DA转换器113和114的具体配置示例的电流相加类型转换器213a和214a的示图。
DA转换器213a的基本配置与DA转换器113b的相同。然而，在DA转换器213a中，构成电流镜电路的晶体管Tt1_5和Tb1_5的尺寸比率与构成DA转换器113b中的电流镜电路的晶体管的尺寸比率不同。由此，作为流动在晶体管Tt1_5的源极和漏极之间的电流I1的a倍的电流a×I1例如在晶体管Tb1_5的源极和漏极之间流动。从DA转换器213a输出的半波信号V1的幅度Va由在晶体管Tb1_5的源极和漏极之间流动的电流a×I1以及电阻性元件Ro1的电阻值确定。由此，半波信号V1的幅度Va可以通过调整晶体管Tt1_5和Tb1_5的尺寸比率来任意调整。
DA转换器214a的基本配置与DA转换器114b的相同。然而，在DA转换器214a中，构成电流镜电路的晶体管Tt2_5和Tb2_5的尺寸比率与构成DA转换器114b中的电流镜电路的晶体管的尺寸比率不同。由此，作为流动在晶体管Tt5_5的源极和漏极之间的电流I2的a倍的电流a×I2例如在晶体管Tb2_5的源极和漏极之间流动。从DA转换器214a输出的半波信号V2的幅度Va由在晶体管Tb2_5的源极和漏极之间流动电流a×I2以及电阻性元件Ro2的电阻值确定。由此，半波信号V2的幅度Va可以通过调整晶体管Tt2_5和Tb2_5的尺寸比率来任意调整。
注意，代替对构成电流镜电路的晶体管的尺寸比率进行调整，可以调整恒定电流源的电流值，或者电阻性元件Ro1和Ro2的电阻值可以改变。然而，通过调整构成电流镜电路的晶体管的尺寸比率，电流消耗较之当对恒定电流源的电流值进行调整时可以降低的电流消耗而言更为有效。此外，通过调整构成电流镜电路的晶体管的尺寸比率，可以防止由开关的插入所导致的误差的增加，而不像当电阻性元件Ro1和Ro2的电阻值改变时那样。
第三实施例
图16为示出了根据第三实施例的电流输出电路3的配置示例的示图。电流输出电路3和电流输出电路1具有相同的配置，除了前者包括伪正弦波分离电路31取代了包括在电流输出电路1中的伪正弦波分离电路11。伪正弦波分离电路31进一步包括用于设定确定来自DA转换器113和114的输出的参考值的参考电压(AVDD和GND)的空载电压Vi的电阻性元件R4和R5(第一电阻性元件和第二电阻性元件)。
注意到在图16中，电阻串DA转换器113a和114a分别作为DA转换器113和114的具体配置示例而安置。此外，解码器111和112进一步包括在电流输出电路3中。对解码器111和112以及DA转换器113a和114a的细节已经做出了描述。
电阻性元件R4安置在电源电压端子AVDD和DA转换器213的高电势电源端子(电阻性元件R1_1的一端)之间。电阻性元件R5安置在接地电压端子GND和DA转换器214的低电势电源端子(R2_m-1的另一端)之间。
因此，从DA转换器113a输出的半波信号V1的参考值指示了比电源电压AVDD低空载电压Vi的电压值，并且从DA转换器114a输出的半波信号V2的参考值比接地电压GND高空载电压Vi(参见图17B)。
由于空载电压Vi始终施加在电阻性元件R1和R2上，因此对应于空载电压Vi的电流(空载电流)始终在驱动晶体管Tr1和Tr2的源极和漏极之间流动。这就防止了驱动晶体管Tr1和Tr2的源极-漏极的电阻值的迅速增长，其中迅速增长是由于在驱动晶体管Tr1和Tr2的源极-漏极之间流动的电流变为零所导致的。结果是，电流输出电路3可以降低当输出电流Iout的值变为零时所产生的失真。
如目前为止所描述的，根据本实施例的电流输出电路3将数字伪正弦波分离成两个伪半波，将伪半波转换为模拟半波信号，将模拟半波信号的电压转换为电流，合并电流，并且输出合并的电流作为模拟正弦波信号Iout。相应地，对于电流输出电路3来说并非必须包括诸如用于模拟正弦波的增益调整电路和分离电路的大规模模拟电路。因此可以使得电流输出电路3的电路尺寸和电流消耗与当数字伪正弦波被转换为模拟正弦波并且接着该模拟正弦波被分离为两个半波信号时所能降低的相比更多地降低。
此外，根据本实施例的电流输出电路3利用电阻性元件R4和R5来将空载电压Vi设置到相应DA转换器113a和114a的参考电压AVDD和GND。这允许电流输出电路3降低当输出电流Iout的值变为零时所产生的失真。
虽然本实施例解释的例子中电阻串DA转换器113a和114a作为DA转换器113和114的具体配置示例而分别安置，但本发明并不限于此。R2R电阻梯DA转换器113c和114c或者电流相加DA转换器可以作为DA转换器113和114的具体配置示例而分别安置。下面将解释电流相加DA转换器的配置。
(电流输出DA转换器213b和214b)
图18和图19是分别示出了作为DA转换器113和114的具体配置示例的电流相加DA转换器213b和214b的示图。
DA转换器213b和113具有相同的配置，除了前者进一步包括导致空载电流Iidl从DA转换器213b的输出端子流到接地电压端子GND的恒定电流源I1_5。由此，电流Iidl始终流过电阻性元件Ro1。相应地，从DA转换器213b输出的半波信号V1的参考值指示比电源电压AVDD低空载电压Vi(＝Ro1×Iidl)的电压值。
DA转换器214b和DA转换器114具有相同的配置，除了前者进一步包括导致空载电流Iidl从电源电压端子AVDD流到DA转换器214b的输出端子的恒定电流源I2_5。由此，电流Iidl始终流过电阻性元件Ro2。相应地，从DA转换器214b输出的半波信号V2的参考值指示比接地电压GND高空载电压Vi(＝Ro2×Iidl)的电压值。
(电流输出电路3的修改示例)
图20为示出作为电流输出电路3的修改示例的电流输出电路3a的示图。电流输出电路3a包括伪正弦波分离电路31a来取代伪正弦波分离电路31。
伪正弦波分离电路31a和伪正弦波分离电路31具有相同的配置，除了前者进一步包括可变电阻性元件R3。具体地，伪正弦波分离电路31a具有与伪正弦波分离电路11相同的配置，除了前者进一步包括第二实施例的可变电阻性元件R3和第三实施例的电阻性元件R4和R5。
如此，电流输出电路3a可以达到电流输出电路2和电流输出电路3二者所达到的效果。换句话说，由于可变电阻性元件R3包括在电流输出电路3a中，输出电流Iout的幅度值Ia可以取决于使用而改变。进一步，由于电阻性元件R4和R5包括在电流输出电路3a中，可以降低当输出电流Iout的值变为零时产生的失真。
注意，在图11中示出的电流输出电路1a中，可以以类似于使用可变电阻性元件R3的情况的方式，依据使用通过调整偏置电压Vrb1和Vrt2来改变输出电流Iout的幅度值Ia。此外，在图11中示出的电流输出电路1a中，以类似于使用电阻性元件R4和R5的情况的方式，通过调整偏置电压Vrb1和Vrt2而降低当输出电流Iout的值变为零时所产生的失真。
描述至此，根据第一实施例到第三实施例的电流输出电路将数字伪正弦波分离为两个伪半波，将伪半波转换为模拟半波信号，将模拟半波信号的电压转换为电流，合并电流，并且输出电流作为模拟正弦波信号Iout。相应地，对于根据第一实施例到第三实施例的电流输出电路来说并非必须包括诸如用于模拟正弦波的增益调整电路和分离电路的大规模模拟电路。因此可以使得根据第一实施例到第三实施例的电流输出电路的电路尺寸和电流消耗与当数字伪正弦波被转换为模拟正弦波并且接着该模拟正弦波被分离为两个半波信号时所能降低的相比更多地降低。
此外，根据第二实施例的电流输出电路2利用可变电阻性元件R3改变相应DA转换器113a和114a的偏置电压Vrb1和Vrt2。这允许根据第二实施例的电流输出电路2根据使用来改变输出电流Iout的幅度值Ia。
附加地，根据第三实施例的电流输出电路3利用电阻性元件R4和R5来将空载电压Vi设置到相应DA转换器113a和114a的参考电压AVDD和GND。这允许根据第三实施例的电流输出电路3降低当输出电流Iout的值变为零时所产生的失真。
虽然已经参照示例性实施例对本发明人做出的本发明进行了阐释，但明显的是本发明并不受其限制，并且可以进行各种修改而不会背离本发明的范围。
例如，半导体衬底、半导体层以及扩散层(扩散区域)等的导电类型(p型或n型)可以在根据上述实施例的电流输出电路中反转。因此，当p型或n型的导电类型中的一个被称为第一导电类型并且p型或n型的导电类型中的另一个被称为第二导电类型时，第一导电类型可以是p型，并且第二导电类型可以是n型。可代替地，第一导电类型可以是n型，并且第二导电类型可以是p型。
第一实施例到第三实施例可以如本领域普通技术人员所需要地进行合并。
虽然已经就几个实施例对本发明进行了描述，但本领域技术人员将会认识到，本发明可以通过在所附权利要求的精神和范围内的各种修改来实现，并且本发明不限于上面所描述的例子。
此外，权利要求的范围不限于上面所描述的实施例。
此外，应当注意到，申请人意在于囊括所有权利要求元素的等同物，即使是在审查过程中后来进行修改。

Claims (11)

1.一种电流输出电路，包括：
分离电路，将数字伪正弦波分离为第一数字伪半波和第二数字伪半波；
第一DA转换器，将所述第一数字伪半波转换为第一模拟半波信号；
第二DA转换器，将所述第二数字伪半波转换为第二模拟半波信号；以及
电压-电流转换电路，将所述第一半波信号和所述第二半波信号的电压转换为电流并且输出通过合并所述电流而获得的电流。
2.根据权利要求1所述的电流输出电路，其中
所述伪正弦波由具有n比特宽度的数字代码表示，其中n为自然数，并且
所述分离电路包括：
多个OR电路，其将在代表所述数字代码的代码的最高有效比特的值和除了所述最高有效比特之外的比特的值之间的逻辑OR作为所述第一伪半波进行输出；以及
多个AND电路，其将在所述数字代码中的所述最高有效比特的值和除了所述最高有效比特之外的比特的值之间的逻辑AND作为所述第二伪半波进行输出。
3.根据权利要求2所述的电流输出电路，其中
确定输出的参考值的第一参考电压被提供到所述第一DA转换器的高电势电源端子，并且确定所述输出的幅度的第一偏置电压被提供到所述第一DA转换器的低电势电源端子，
确定输出的参考值的第二参考电压被提供到所述第二DA转换器的低电势电源端子，并且确定所述输出的幅度的第二偏置电压被提供到所述第二DA转换器的高电势电源端子，并且
在所述第一参考电压和所述第一偏置电压之间的电势差基本上与在所述第二参考电压和所述第二偏置电压之间的电势差相同。
4.根据权利要求2所述的电流输出电路，其中
确定所述输出的参考值的所述第一参考电压被提供到所述第一DA转换器的高电势电源端子，并且确定所述输出的幅度的所述第一偏置电压被提供到所述第一DA转换器的低电势电源端子，
确定所述输出的参考值的所述第二参考电压被提供到所述第二DA转换器的低电势电源端子，并且确定所述输出的幅度的所述第二偏置电压被提供到所述第二DA转换器的高电势电源端子，并且
所述第一参考电压为电源电压，并且所述第二参考电压为接地电压。
5.根据权利要求4所述的电流输出电路，进一步包括可变电阻性元件，所述可变电阻性元件被安置在所述第一DA转换器的低电势电源端子和所述第二DA转换器的高电势电源端子和之间，其中
所述第一DA转换器和所述第二DA转换器为电阻串DA转换器或R2R电阻梯DA转换器。
6.根据权利要求4所述的电流输出电路，进一步包括：
第一可变电阻性元件，被安置在所述第一DA转换器的低电势电源端子和生成所述第一偏置电压的电源之间；以及
第二可变电阻性元件，被安置在所述第二DA转换器的高电势电源端子和生成所述第二偏置电压的电源之间，其中
所述第一DA转换器和所述第二DA转换器为电阻串DA转换器或R2R电阻梯DA转换器。
7.根据权利要求4所述的电流输出电路，进一步包括：
第一电阻性元件，被安置在所述第一DA转换器的高电势电源端子和生成所述第一参考电压的电源之间；以及
第二电阻性元件，被安置在所述第二DA转换器的低电势电源端子和生成所述第二参考电压的电源之间，其中
所述第一DA转换器和所述第二DA转换器为电阻串DA转换器或R2R电阻梯DA转换器。
8.根据权利要求5所述的电流输出电路，进一步包括：
第一电阻性元件，被安置在所述第一DA转换器的高电势电源端子和生成所述第一参考电压的电源之间；以及
第二电阻性元件，被安置在所述第二DA转换器的低电势电源端子和生成所述第二参考电压的电源之间，其中
所述第一DA转换器和所述第二DA转换器为电阻串DA转换器或R2R电阻梯DA转换器。
9.根据权利要求1所述的电流输出电路，进一步包括：
第一低通滤波器，对从所述第一DA转换器输出的所述第一半波信号进行平滑化；以及
第二低通滤波器，对从所述第二DA转换器输出的所述第二半波信号进行平滑化。
10.根据权利要求1所述的电流输出电路，其中所述电压-电流转换电路包括：
第三电阻性元件，被安置在高电势电源端子和输出端子之间，所述高电势电源端子被提供有电源电压；
第一驱动晶体管，被安置在所述第三电阻性元件和所述输出端子之间；
第一放大器，对所述第一驱动晶体管的源极电压和所述第一半波信号的电压之间的电势差进行放大并且将所述放大的电势差提供到所述第一驱动晶体管的栅极；
第四电阻性元件，被安置在低电势电源端子和所述输出端子之间，所述低电势电源端子被提供有所述接地电压；
第二驱动晶体管，被安置在所述第四电阻性元件和所述输出端子之间；以及
第二放大器，对在所述第二驱动晶体管的源极电压和所述第二半波信号的电压之间的电势差进行放大并且将所述放大的电势差提供到所述第二驱动晶体管的栅极。
11.一种位置探测装置，包括：
传感器线圈，被安置为与触摸面板相对应；以及
根据权利要求1所述的电流输出电路，向所述传感器线圈输出电流，其中
基于从所述传感器线圈接收到的电压信号，对在所述触摸面板上的接触对象的接触位置进行探测。
CN201511001588.3A 2015-02-10 2015-12-28 电流输出电路和位置探测装置 Active CN105867498B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-023950 2015-02-10
JP2015023950A JP6450212B2 (ja) 2015-02-10 2015-02-10 電流出力回路

Publications (2)

Publication Number Publication Date
CN105867498A true CN105867498A (zh) 2016-08-17
CN105867498B CN105867498B (zh) 2019-06-14

Family

ID=56565465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511001588.3A Active CN105867498B (zh) 2015-02-10 2015-12-28 电流输出电路和位置探测装置

Country Status (4)

Country Link
US (3) US9760232B2 (zh)
JP (1) JP6450212B2 (zh)
KR (1) KR20160098062A (zh)
CN (1) CN105867498B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6450212B2 (ja) * 2015-02-10 2019-01-09 ルネサスエレクトロニクス株式会社 電流出力回路
JP6993168B2 (ja) * 2017-10-18 2022-01-13 株式会社ジャパンディスプレイ 表示装置、および、タッチパネル装置
US11539371B1 (en) * 2021-09-27 2022-12-27 Qualcomm Incorporated Digital-to-analog converter (DAC) calibration using error DACs

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403968A (zh) * 2010-08-27 2012-04-04 瑞萨电子株式会社 输出电路
US20130154595A1 (en) * 2011-12-15 2013-06-20 Stmicroelectronics Design And Application S.R.O. Voltage-to-current sensing circuit and related dc-dc converter
US20140002040A1 (en) * 2012-06-27 2014-01-02 Analog Vision Technology Inc. Linear current regulator
CN103809642A (zh) * 2012-11-12 2014-05-21 横河电机株式会社 电流输出电路和两线制变送器
CN104199501A (zh) * 2014-08-25 2014-12-10 长沙瑞达星微电子有限公司 一种高输出阻抗电流源电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US637763A (en) * 1897-07-13 1899-11-28 Rua E Burke Adjustable flower-pot.
US3604902A (en) * 1969-04-04 1971-09-14 Weston Instruments Inc Apparatus for eliminating flicker in a driven display
US3746997A (en) * 1971-11-16 1973-07-17 Univ Iowa State Res Found Inc Adaptive digital frequency discriminator
US4194240A (en) * 1978-05-02 1980-03-18 United States Of America Precision envelope detector and linear rectifier circuitry
JPS6040069B2 (ja) * 1979-05-19 1985-09-09 ケイディディ株式会社 信号と三角関数との演算方式
US4686987A (en) * 1981-06-18 1987-08-18 Cardiac Pacemakers, Inc. Biomedical method and apparatus for controlling the administration of therapy to a patient in response to changes in physiologic demand
DE19822259C2 (de) * 1998-05-18 2000-07-06 Siemens Ag Sendeeinrichtung und Bussystem zur Datenübertragung
US6377163B1 (en) * 2000-09-21 2002-04-23 Home Touch Lighting Systems Llc Power line communication circuit
JP4004799B2 (ja) * 2002-01-09 2007-11-07 株式会社ワコム 座標入力装置のセンサコイルへの電流送出回路
JP5098042B2 (ja) * 2008-02-13 2012-12-12 株式会社ワコム 位置検出装置及び位置検出方法
JP4877564B2 (ja) 2009-10-27 2012-02-15 Ｎｅｃエンジニアリング株式会社 全波整流回路
JP6450212B2 (ja) * 2015-02-10 2019-01-09 ルネサスエレクトロニクス株式会社 電流出力回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403968A (zh) * 2010-08-27 2012-04-04 瑞萨电子株式会社 输出电路
US20130154595A1 (en) * 2011-12-15 2013-06-20 Stmicroelectronics Design And Application S.R.O. Voltage-to-current sensing circuit and related dc-dc converter
US20140002040A1 (en) * 2012-06-27 2014-01-02 Analog Vision Technology Inc. Linear current regulator
CN103809642A (zh) * 2012-11-12 2014-05-21 横河电机株式会社 电流输出电路和两线制变送器
CN104199501A (zh) * 2014-08-25 2014-12-10 长沙瑞达星微电子有限公司 一种高输出阻抗电流源电路

Also Published As

Publication number Publication date
CN105867498B (zh) 2019-06-14
US10073577B2 (en) 2018-09-11
US20160233878A1 (en) 2016-08-11
US9760232B2 (en) 2017-09-12
US20170371457A1 (en) 2017-12-28
US20180341352A1 (en) 2018-11-29
JP6450212B2 (ja) 2019-01-09
JP2016148891A (ja) 2016-08-18
KR20160098062A (ko) 2016-08-18
US10379693B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
TWI454062B (zh) 自我校正的電流源及使用該電流源的數位類比轉換器及其操作方法
CN107078738B (zh) 输入装置
CN102970789B (zh) 驱动电路与用于驱动电路的错误侦测方法与错误侦测电路
JP6441017B2 (ja) タッチスクリーンセンサ集積回路
CN108205391A (zh) 触摸电路、触摸感测装置和触摸感测方法
CN105867498A (zh) 电流输出电路
JP6091833B2 (ja) 信号処理回路、信号処理方法、位置検出装置、及び電子機器
CN102917194A (zh) 电视机及其恒流控制装置
JP2011130440A (ja) Ｄａ変換装置および試験装置
CN103000220A (zh) 半导体器件和操作该半导体器件的方法
JP6313036B2 (ja) 磁気検出装置
CN106257837A (zh) 用于测试差分模/数转换器的方法及其对应系统
US9046911B2 (en) Variable voltage generation circuit
US9716498B2 (en) Impedance-to-digital converter, impedance-to-digital converting device, and method for adjustment of impedance-to-digital converting device
JP2004229304A (ja) 小さいスキュー及びグリッチを有するデジタル／アナログ変換装置
JP5882539B2 (ja) Ｄ／ａ変換器及びｄ／ａ変換器の制御方法
US10581431B2 (en) Self capacitance drive offset cancellation in touch controller integrated circuits
JP6576128B2 (ja) 容量測定回路、それを用いた入力装置、電子機器、ならびに容量測定方法
JP2013080290A (ja) タッチセンサの信号処理回路、およびタッチセンサ
CN102545907A (zh) 数模转换器
JP2010183345A (ja) トランスインピーダンス増幅器及びアナログ／デジタル変換回路
JP5520192B2 (ja) 電圧電流変換回路
CN102710130A (zh) 一种高精度ac/dc转换器限流电路
CN202306377U (zh) 反馈式超高精度电压源
CN102104386A (zh) 电压加法器电路和d/a转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant