CN105845646A - 半导体组件封装结构与其制造方法 - Google Patents

半导体组件封装结构与其制造方法 Download PDF

Info

Publication number
CN105845646A
CN105845646A CN201610076483.2A CN201610076483A CN105845646A CN 105845646 A CN105845646 A CN 105845646A CN 201610076483 A CN201610076483 A CN 201610076483A CN 105845646 A CN105845646 A CN 105845646A
Authority
CN
China
Prior art keywords
metallic plate
substrate
semiconductor assembly
package structure
assembly package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610076483.2A
Other languages
English (en)
Other versions
CN105845646B (zh
Inventor
李家伟
胡延妮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zowie Technology Corp
Original Assignee
Zowie Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zowie Technology Corp filed Critical Zowie Technology Corp
Publication of CN105845646A publication Critical patent/CN105845646A/zh
Application granted granted Critical
Publication of CN105845646B publication Critical patent/CN105845646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种半导体组件封装结构与其制造方法，此半导体组件封装结构包括一半导体组件、一顶端基板、一底端基板、一绝缘层及二金属导电层。顶端基板主要由导电金属所制成，且于顶端基板上具有一第一分隔区，第一分隔区将顶端基板分割成二个互不电性连接的区块。底端基板主要由导电金属所制成，且于底端基板上具有一第二分隔区，第二分隔区将底端基板分割成二个互不电性连接的区块。绝缘层设置于顶端基板及底端基板之间。金属导电层位于绝缘层的二侧边，且与顶端基板及底端基板相连接。其中，顶端基板及底端基板与半导体组件相接触。本发明的有益效果是具有较佳的散热效果，而不致形成电路短路的现象。

Description

半导体组件封装结构与其制造方法
技术领域
本发明是关于一种封装结构，且特别是关于一种具有较佳的散热效果的半导体组件封装结构与其制造方法。
背景技术
随着时代的进步，各种电子装置日益贴近人们的生活，已成为人们生活中密不可分的一环。例如：移动电话、个人计算机、平板计算机等生活中所需的电子装置，带给我们生活上很大的方便。这些电子装置内部都具有不少半导体组件，但在长久运作的情况下，这些半导体组件的温度会升高，若不能进行有效散热，这些半导体组件便有可能损坏。
在台湾专利1417994号中，揭露一半导体组件封装结构。请参照图6所示，此半导体组件封装结构1包括一顶层基板71、一顶层外部导电端子71A、一顶层内部导电轨迹71B、一底层基板72、一底层外部导电端子72A、一底层内部导电轨迹72B、一绝缘层80、与一芯片90。芯片30于运作时所产生的热量主要是借由顶层基板71与底层基板72传送到外部，而部份的热量则是借由顶层外部导电端子71A、顶层内部导电轨迹71B、底层外部导电端子72A、与底层内部导电轨迹72B热传导到外部，以达到散热的功效。
然而，随着科技的进步，芯片90运作的速率愈来愈高，产生的热量也愈来愈多，上述的热传导方式以愈来愈不符合需求。另外，由于顶层内部导电轨迹71B与顶层外部导电端子71A及底层内部导电轨迹72B与顶层外部导电端子71A之间分别设置有顶层基板71与底层基板72，而顶层基板71与底层基板72是由玻璃纤维所制成，其热传导系数较低，故芯片90所产生的废热便不容易排出。这样一来，会使热量累积于半导体组件上，使芯片90的温度越来愈高，而降低芯片90的使用寿命。
因此，如何设计出一种半导体组件封装结构，以具有较佳的散热效果，便是本领域技术人员值得去思量地。
发明内容
本发明的目的在于提供一半导体组件封装结构，半导体组件封装结构具有较佳的散热效果，而不致形成电路短路的现象。
本发明的目的在于提供一种半导体组件封装结构，包括一半导体组件、一顶端基板、一底端基板、一绝缘层及二金属导电层。顶端基板主要由导电金属所制成，且于顶端基板上具有一第一分隔区，第一分隔区将顶端基板分割成二个互不电性连接的区块。底端基板主要由导电金属所制成，且于底端基板上具有一第二分隔区，第二分隔区将底端基板分割成二个互不电性连接的区块。绝缘层设置于顶端基板及底端基板之间。金属导电层位于绝缘层的二侧边，且与顶端基板及底端基板相连接。其中，顶端基板及底端基板与半导体组件相接触。
上述的半导体组件封装结构，其中该顶端基板及该底端基板主要由铜材质所制成。
上述的半导体组件封装结构，其中上述的顶端基板的下表面具有至少一第一导电焊垫，上述的该底端基板的上表面具有至少一第二导电焊垫，且该半导体组件位于该第一导电焊垫与该第二导电焊垫之间。
上述的半导体组件封装结构，还包括一锡膏，该锡膏涂布于该第一导电焊垫上及该第二导电焊垫上。
上述的半导体组件封装结构，其中上述该金属导电层的两侧边分别具有至少一通孔，该金属导电层形成于该通孔的内表面。
上述的半导体组件封装结构，其中该半导体组件为二极管。
上述的半导体组件封装结构的制造方法，包括以下步骤：
a)提供一上金属板及一下金属板；
b)该半导体组件设置于该下金属板上；
c)将该上金属板及该下金属板相迭合，使该半导体组件位于该上金属板与该下金属板之间；
d)进行填胶作业以形成一绝缘层于该上金属板及该下金属板间；
e)对该上金属板及该下金属板进行钻孔，以形成多个通孔；
f)于该通孔的内表面形成一金属导电层，该金属导电层连接该上金属板及该下金属板；
g)分别于该上金属板与该下金属板上形成多个第一分隔区与多个第二分隔区，这些第一分隔区与第二分隔区分别将该上金属板与该下金属板分割成多个区板，且每一区板都具有该通孔；
h)进行切割作业以形成多个半导体组件封装结构。
上述的半导体组件封装结构的制造方法，其中于该a)步骤的该上金属板的下表面具有至少一第一导电焊垫，且该下金属板的上表面具有至少一第二导电焊垫。
上述的半导体组件封装结构的制造方法，其中于该a)步骤与b)步骤之间，涂布一锡膏于该第一导电焊垫上及该第二导电焊垫上。
上述的半导体组件封装结构的制造方法，其中于该d)步骤中，该填胶作业借由毛细现象，从该上金属板及该下金属板相迭合时的二侧边形成的空隙中灌入胶体。
为让本发明的上述目的、特征和优点更能明显易懂，下文将以实施例并配合所附图式，作详细说明如下。需注意的是，所附图式中的各组件仅是示意，并未按照各组件的实际比例进行绘示。
附图说明
图1所示为本发明其中一实施例的半导体组件封装结构的侧面剖视图。
图2所示为本发明另外一实施例的半导体组件封装结构的结构图。
图3所示为本发明另外一实施例的半导体组件封装结构的俯视图。
图4A～图4G所示为上述半导体组件封装结构3的制造流程。
图5所示为半导体组件封装结构3的制造方法的步骤。
图6所示为公知的一种半导体组件封装结构的结构图。
具体实施方式
请参照图1，图1所示为本发明其中一实施例的半导体组件封装结构的侧面剖视图。此半导体组件封装结构2包括一半导体组件10、一顶端基板20、一底端基板30、一绝缘层40、及二金属导电层50。在本实施例中，半导体组件10为一种二极管。顶端基板20主要由导电金属(例如：铜材质)所制成，且于该顶端基板20上具有一第一分隔区21，该第一分隔区21将顶端基板20分割成二个互不电性连接的区块。此外，底端基板30主要也是由导电金属(例如：铜材质)所制成，且于底端基板30上具有一第二分隔区31，第二分隔区31将底端基板30分割成二个互不电性连接的区块。另外，绝缘层40是设置于顶端基板20及底端基板30之间，且环绕着半导体组件10。其中，半导体组件10与顶端基板20及底端基板30相接触。另外，金属导电层50是形成于半导体组件封装结构2的二侧边，且与顶端基板20及底端基板30相连接。
请继续参照图1，半导体组件封装结构2的顶端基板20上的第一分隔区21将顶端基板20分割成二个互不电性连接的区块，这两个区块分别是第一顶部区块20A与第二顶部区块20B，第一顶部区块20A是位于顶端基板20上的第一分隔区21的右侧，而第二顶部区块20B是位于顶部端基板20上的第一分隔区21的左侧。同样的，底端基板30上的第二分隔区31将底端基板30分割成二个互不电性连接的区块，这两个区块分别是第一底部区块30A与第二底部区块30B，第一底部区块30A是位于底端基板30上的第二分隔区31的右侧，而第二底部区块30B是位于底端基板30上的第二分隔区31的左侧。其中，第一顶部区块20A、第一底部区块30A、与金属导电层50彼此电性连接形成半导体组件封装结构2的正极端，并与半导体组件10的正极端电性连接。相对的，第二顶部区块20B、第二底部区块30B、与金属导电层50电性连接形成半导体组件封装结构2的负极端，并与半导体组件10的负极端电性连接。由上可知，设置第一分隔区21与第二分隔区31可以使此半导体组件封装结构2的正极端与负极端彼此不会产生电性连接，而不会造成短路的现象。而且，半导体组件封装结构2可借由打线或表面黏着技术而设置在一电路板(未绘示)上。另外，绝缘层40可以阻隔外界空气中的水气及悬浮粒子，让半导体组件10不会受到外界水气或悬浮粒子所污染，确保半导体组件10的质量。
请参照图2及图3，图2所示为本发明另外一实施例的半导体组件封装结构的结构图，图3所示为本发明另外一实施例的半导体组件封装结构的俯视图。在本实施例中，若与图1所示的实施例相同的组件将标以相同的组件符号，且不再详述。半导体组件封装结构3的顶端基板20的下表面具有一第一导电焊垫22，另外底端基板30的上表面则具有一第二导电焊垫32。其中，半导体组件10是位于第一导电焊垫22与第二导电焊垫32之间。另外，于第一导电焊垫22与第二导电焊垫32上皆涂布有一锡膏33。此锡膏33与半导体组件10产生电性连接。于本实施例中，亦可将锡膏33替换为一导电胶，当导电胶涂布于第一导电焊垫22与第二导电焊垫32上后，将再对此导电胶进行烘干作业，使导电胶固化而产生一接合效果，从而让半导体组件10固定在第一导电焊垫22与第二导电焊垫32之间。另外，于半导体组件封装结构3的二侧边则分别形成至少一通孔60(在本实施例中，半导体组件封装结构3的左侧边具有一通孔60，而右侧边则具有二通孔60)，且金属导电层50是形成于通孔60的内表面上。此外，第一分隔区21上具有第一绝缘防焊层211。同样的，第二分隔区31上则具有第二绝缘防焊层311。
请参照图4A～图4G与图5，图4A～图4G所示为上述半导体组件封装结构3的制造流程，图5所示为半导体组件封装结构3的制造方法的步骤。首先，请参照步骤S1，如图4A所示，提供一上金属板26及一下金属板36。其中，上金属板26的下表面具有至少一第一导电焊垫22，且下金属板36的上表面具有至少一第二导电焊垫32。之后，请参照步骤S2，如图4B所示，将一锡膏33涂布于上金属板26的下表面的第一导电焊垫22上及下金属板36的上表面的第二导电焊垫32上。之后，请参照步骤S3，如图4C所示，将半导体组件10设置于下金属板36与上金属板26间。更详细的说，是使半导体组件10位于第一导电焊垫22与第二导电焊垫32之间，并将已涂布上锡膏33的下金属板36与上金属板26及半导体组件10放置入焊接炉中。则锡膏33会因为受到高温作用而产生一接合效果，使半导体组件10与下金属板36及上金属板26相接合。之后，请参照步骤S4，如图4D所示，由于上金属板26及下金属板36相迭合时会于二侧边形成空隙，故可借由毛细现象从该空隙进行填胶作业以形成绝缘层40，并将已形成绝缘层40的封装结构借由烤箱进行烘烤，使填胶作业后所形成的绝缘层40因高温作用而产生固化。
接着，请参照步骤S5，如图4E所示，对上金属板26及下金属板36进行钻孔，以于各半导体组件10单元的二侧边形成多个通孔60，并利用电镀的方式以形成金属导电层50于通孔60上。之后，请参照步骤S6，如图4F所示，分别于上金属板26与下金属板36上施以化学蚀刻，以形成多个第一分隔区21与多个第二分隔区31于上金属板26及下金属板36上。之后，请参照步骤S7，如图4G所示，对半导体组件封装结构3的第一分隔区21涂布上第一绝缘防焊层211，且第二分隔区31涂布上第二绝缘防焊层311。最后，请参照步骤S8，进行切割作业，以形成多个半导体组件封装结构3(如图2所示)。
综上所述，相较于公知的半导体组件封装结构1，本实施例的半导体组件封装结构2或半导体组件封装结构3的顶端基板20与底端基板30皆是由导电金属所制成。也因此，借由金属基板的热传导效果，能够使半导体组件10于运作中所产生的热更快速的传导并散发到外部，不致使半导体组件10处在高温作用下而受到毁损。
上述实施例仅是为了方便说明而举例，虽遭所属技术领域的技术人员任意进行修改，均不会脱离如权利要求书中所欲保护的范围。

Claims (10)

1.一种半导体组件封装结构，其特征在于，包括：
一半导体组件；
一顶端基板，主要由导电金属所制成，且于该顶端基板上具有一第一分隔区，该第一分隔区将该顶端基板分割成二个互不电性连接的区块；
一底端基板，主要由导电金属所制成，且于该底端基板上具有一第二分隔区，该第二分隔区将该底端基板分割成二个互不电性连接的区块；
一绝缘层，设置于该顶端基板及该底端基板之间；及
二金属导电层，位于绝缘层的二侧边，且与该顶端基板及该底端基板相连接；
其中，该顶端基板及该底端基板与该半导体组件相接触。
2.如权利要求1所述的半导体组件封装结构，其特征在于，该顶端基板及该底端基板主要由铜材质所制成。
3.如权利要求1所述的半导体组件封装结构，其特征在于，上述的顶端基板的下表面具有至少一第一导电焊垫，上述的该底端基板的上表面具有至少一第二导电焊垫，且该半导体组件位于该第一导电焊垫与该第二导电焊垫之间。
4.如权利要求3所述的半导体组件封装结构，其特征在于，还包括一锡膏，该锡膏涂布于该第一导电焊垫上及该第二导电焊垫上。
5.如权利要求1所述的半导体组件封装结构，其特征在于，上述该金属导电层的两侧边分别具有至少一通孔，该金属导电层形成于该通孔的内表面。
6.如权利要求1所述的半导体组件封装结构，其特征在于，该半导体组件为二极管。
7.一种半导体组件封装结构的制造方法，其特征在于，包括以下步骤：
a)提供一上金属板及一下金属板；
b)该半导体组件设置于该下金属板上；
c)将该上金属板及该下金属板相迭合，使该半导体组件位于该上金属板与该下金属板之间；
d)进行填胶作业以形成一绝缘层于该上金属板及该下金属板间；
e)对该上金属板及该下金属板进行钻孔，以形成多个通孔；
f)于该通孔的内表面形成一金属导电层，该金属导电层连接该上金属板及该下金属板；
g)分别于该上金属板与该下金属板上形成多个第一分隔区与多个第二分隔区，这些第一分隔区与第二分隔区分别将该上金属板与该下金属板分割成多个区板，且每一区板都具有该通孔；
h)进行切割作业以形成多个半导体组件封装结构。
8.如权利要求7所述的半导体组件封装结构的制造方法，其特征在于，于该a)步骤的该上金属板的下表面具有至少一第一导电焊垫，且该下金属板的上表面具有至少一第二导电焊垫。
9.如权利要求7所述的半导体组件封装结构的制造方法，其特征在于，于该a)步骤与b)步骤之间，涂布一锡膏于该第一导电焊垫上及该第二导电焊垫上。
10.如权利要求7所述的半导体组件封装结构的制造方法，其特征在于，于该d)步骤中，该填胶作业借由毛细现象，从该上金属板及该下金属板相迭合时的二侧边形成的空隙中灌入胶体。
CN201610076483.2A 2015-02-04 2016-02-03 半导体组件封装结构与其制造方法 Active CN105845646B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104103658 2015-02-04
TW104103658A TWI582925B (zh) 2015-02-04 2015-02-04 半導體元件封裝結構與其製造方法

Publications (2)

Publication Number Publication Date
CN105845646A true CN105845646A (zh) 2016-08-10
CN105845646B CN105845646B (zh) 2018-06-05

Family

ID=56586842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610076483.2A Active CN105845646B (zh) 2015-02-04 2016-02-03 半导体组件封装结构与其制造方法

Country Status (2)

Country Link
CN (1) CN105845646B (zh)
TW (1) TWI582925B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359488A (en) * 1993-06-21 1994-10-25 Westinghouse Electric Corporation Packaging system for a standard electronic module
WO2000062337A1 (en) * 1999-04-13 2000-10-19 Unicap Electronics Ind. Corp. Metal core substrate printed wiring board enabling thermally enhanced ball grid array (bga) packages and method
CN101246768A (zh) * 2007-12-13 2008-08-20 上海长园维安电子线路保护股份有限公司 表面贴装型高分子ptc热敏电阻及其制造方法
CN201804711U (zh) * 2010-09-17 2011-04-20 智威科技股份有限公司 电容封装结构
JP2014060410A (ja) * 2008-04-09 2014-04-03 Fuji Electric Co Ltd 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM383816U (en) * 2010-01-29 2010-07-01 Silitek Electronic Guangzhou Bearing fixing structure and bearing fixing assembly
TWI548394B (zh) * 2012-09-24 2016-09-11 榮晶生物科技股份有限公司 影像偵測裝置及影像偵測方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359488A (en) * 1993-06-21 1994-10-25 Westinghouse Electric Corporation Packaging system for a standard electronic module
WO2000062337A1 (en) * 1999-04-13 2000-10-19 Unicap Electronics Ind. Corp. Metal core substrate printed wiring board enabling thermally enhanced ball grid array (bga) packages and method
CN101246768A (zh) * 2007-12-13 2008-08-20 上海长园维安电子线路保护股份有限公司 表面贴装型高分子ptc热敏电阻及其制造方法
JP2014060410A (ja) * 2008-04-09 2014-04-03 Fuji Electric Co Ltd 半導体装置
CN201804711U (zh) * 2010-09-17 2011-04-20 智威科技股份有限公司 电容封装结构

Also Published As

Publication number Publication date
CN105845646B (zh) 2018-06-05
TWI582925B (zh) 2017-05-11
TW201630139A (zh) 2016-08-16

Similar Documents

Publication Publication Date Title
TWI425667B (zh) Led覆晶結構及其製造方法
US8801238B2 (en) Light-emitting device
CN102222625A (zh) 发光二极管封装结构及其基座的制造方法
CN104602446A (zh) 基板结构及其制作方法
CN104937732A (zh) Led金属基板封装及其制造方法
CN106298742B (zh) 半导体封装件及其制造方法
CN109390293A (zh) 半导体封装装置及其制造方法
US8358054B2 (en) Light emitting device package
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
CN105489580B (zh) 半导体衬底及半导体封装结构
JP2014503992A5 (zh)
CN102683546B (zh) 半导体封装结构与其制造方法
CN104157638B (zh) 正装芯片倒装360度发光可任意环绕led灯丝及其制备方法
CN104347558B (zh) 半导体封装件及其制造方法
CN103779290B (zh) 连接基板及层叠封装结构
TWI546931B (zh) 半導體器件的製作方法
CN105845646A (zh) 半导体组件封装结构与其制造方法
JP5855822B2 (ja) 多数個取り配線基板
US10679965B2 (en) Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit
CN102903821A (zh) 晶圆级封装结构及其制作方法
CN105914283A (zh) 散热基板、功率模块及制备散热基板的方法
CN206135199U (zh) 一种新型C‑Mount单发射腔半导体激光器
CN106207742A (zh) 一种新型C‑Mount单发射腔半导体激光器
CN102903645A (zh) 平面式半导体元件及其制作方法
US20160064614A1 (en) Light emitting diode package and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant