CN105842507A

CN105842507A - 一种示波器数字荧光显示方法及其控制装置

Info

Publication number: CN105842507A
Application number: CN201610304431.6A
Authority: CN
Inventors: 李志海; 何顺杰; 吴忠良
Original assignee: Uni Trend Technology China Co Ltd
Current assignee: Uni Trend Technology China Co Ltd
Priority date: 2016-05-09
Filing date: 2016-05-09
Publication date: 2016-08-10
Anticipated expiration: 2036-05-09
Also published as: CN105842507B

Abstract

本发明公开了一种示波器数字荧光显示方法，包括以下步骤：(1)预设控制装置，包括FPGA、SRAM、ARM芯片及LCD显示单元；(2)在ARM芯片中预存颜色索引表，其包括横向基本单元与纵向基本单元，横向基本单元与纵向基本单元均包括显示点位置、通道号与颜色索引值；(3)FPGA采集电信号，生成绘图数据，将绘图数据传至SRAM，SRAM接收绘图数据，生成并存放绘图数据索引表后，FPGA向ARM芯片发送中断信号；(4)ARM芯片读取绘图数据索引表，并对颜色索引表进行解析，找到对应的24位颜色信息，将其传至LCD显示单元；(5)LCD显示单元显示24位颜色信息，并将显示数据缓存映射至ARM芯片的内存中。还公开了控制装置。本发明只需1片SRAM，且对FPGA要求不高，从而成本大大降低。

Description

一种示波器数字荧光显示方法及其控制装置

技术领域

本发明涉及示波器数据显示领域，尤其涉及一种示波器数字荧光显示方法及其控制装置。

背景技术

数字荧光(DPX)技术是近年来应用于实时频谱分析中的一项创新性技术，它大大提高了信号的捕获和观察能力，非常适合在示波器中应用。

近年来，数字荧光示波器在技术上有了新的突破，能够实时显示、存储和分析复杂信号，利用三维信息(振幅、时间性及多层次辉度，用不同的辉度显示幅度分量出现的频率)充分展现信号的特征，尤其采用了数字荧光技术后，通过多层次辉度或彩色能够显示长时间内信号的变化情况。

然而，传统的示波器数字荧光实现方式均为由FPGA(现场可编程逻辑门阵列)直接映射到LCD缓存，直接显示，如图1所示。这种实现方式需要在FPGA外围配置多片SRAM(静态随机存取存储器)用于存放显示缓存及各个通道的颜色表，并且需要对应的很多管脚控制这些SRAM，从而对FPGA的性能要求很高，管脚浪费严重，高性能的FPGA价格会大大增加，最终导致成本明显增加，由于成本的增加，将大大制约数字荧光示波器的不断发展。

因此，开发出一种低成本的示波器数字荧光显示方法，显得较为迫切。

发明内容

针对上述不足，本发明的目的在于提供一种示波器数字荧光显示方法及其控制装置，以解决现有示波器数字荧光实现方式采用的元器件价格高，导致整体成本提高的问题。本发明提供的示波器数字荧光显示方法及其控制装置，只需要1片SRAM即可，且对FPGA性能要求不高，从而成本大大降低。

本发明为达到上述目的所采用的技术方案是：

一种示波器数字荧光显示方法，其特征在于，包括以下步骤：

(1)在示波器中预设一控制装置，该控制装置包括一FPGA、一SRAM、一ARM芯片及一LCD显示单元；

(2)在所述ARM芯片中预存本地各通道的颜色索引表，该颜色索引表包括若干个横向基本单元与若干个纵向基本单元，该横向基本单元与纵向基本单元分别包括显示点位置(X，Y)、通道号与颜色索引值，每一颜色索引值对应一24位颜色信息；

(3)所述FPGA不断高速采集电信号，接收数据并生成绘图数据，然后FPGA将绘图数据传至SRAM，该SRAM接收绘图数据，生成并存放绘图数据索引表后，所述FPGA向ARM芯片发送中断信号；

(4)所述ARM芯片接收到中断信号后，读取SRAM中存放的绘图数据索引表，并根据绘图数据索引表的内容，对存储在ARM芯片中的颜色索引表进行解析，首先解析颜色索引表的显示点位置(X，Y)，然后解析通道号，最后根据该通道号对应的颜色索引值找到对应的24位颜色信息，并将该24位颜色信息直接传递至LCD显示单元；

(5)所述LCD显示单元直接显示该24位颜色信息，并将显示数据缓存映射至ARM芯片的内存中，重复步骤(3)-(5)。

作为本发明的进一步改进，在所述步骤(1)中，所述控制装置还包括第一数字处理模块与第一显控模块，该第一数字处理模块包括第一A/D转换单元、多路器、数字下变频器与FFT处理单元。

作为本发明的进一步改进，所述步骤(3)还包括以下步骤：

(3.1)将采集到的电信号通过第一A/D转换单元进行A/D变换，得到电信号的数字采样值，然后通过多路器与数字下变频器进行数字下变频，得到I/Q两路正交的数据；I/Q两路正交的数据共同进入FFT处理单元作实时流水的FFT计算，得到连续的以帧为单位的信号频谱图；

(3.2)将得到的信号频谱图数据保存于ARM芯片中的一个二维矩阵位图中，该二维矩阵位图的行列位置分别代表频率和频谱幅度，该二维矩阵位图中的存储值则是对应的多帧积累后的命中次数；

(3.4)根据LCD显示单元的显示刷新速率，第一数字处理模块定时将 ARM芯片的信号频谱图数据通过高速数据通道传给第一显控模块。

作为本发明的进一步改进，所述步骤(5)还包括以下步骤：所述第一显控模块接收信号频谱图数据，并结合ARM芯片解析到的24位颜色信息，对积累得到的信号频谱图数据进行配色处理，然后传至LCD显示单元显示配色处理后的信号频谱图。

作为本发明的进一步改进，在所述步骤(1)中，所述控制装置还包括第二数字处理模块与第二显控模块，该第二数字处理模块包括第二A/D转换单元、数据同步图形转换单元、常规波形储存单元、预触发波形存储单元、采样时基单元、触发单元、采样单元、波形存储单元、转存单元与扫描单元。

作为本发明的进一步改进，所述步骤(3)还包括以下步骤：

(3.1)将采集到的电信号通过第二A/D转换单元进行A/D变换，得到100MS/s的高速数据流，该高速数据流通过数据同步图形转换单元转化为位宽200的数据输出，同时储存于常规波形储存单元中；

(3.2)当预触发波形存储单元采集到一个数据后，由ARM芯片读取分析处理，并由采样时基单元控制，以“重置”或者“逻辑或”方式存入预触发波形存储单元中，直到存够预触发波形存储单元长度指定的数据；

(3.3)启动触发单元，波形数据仍然存入预触发波形存储单元，直到触发单元捕获到触发条件；

(3.4)采样单元控制波形数据从预触发波形存储单元存入波形存储单元，若波形存储单元已被转存单元访问，则以“重置”方式存入，否则以“逻辑或”方式存入，不断的重复步骤(3.4)，直到波形存储单元中所需数据存足，完成波形捕获，不断循环波形捕获过程。

作为本发明的进一步改进，所述步骤(5)还包括以下步骤：捕获得的波形由转存单元传送至第二显控模块，由第二显控模块作频度累计及衰减，再由扫描单元以固定的时序读出，并结合ARM芯片解析到的24位颜色信息，对获得的波形进行配色处理，然后传至LCD显示单元显示配色处理后的波形。

实施上述方法的示波器数字荧光显示控制装置，其特征在于，包括一 FPGA、一SRAM、一ARM芯片及一LCD显示单元，其中，所述FPGA分别连接至SRAM与ARM芯片，该SRAM与ARM芯片相连接，该ARM芯片连接至LCD显示单元；所述ARM芯片中预存有本地各通道的颜色索引表，该颜色索引表包括若干个横向基本单元与若干个纵向基本单元，该横向基本单元与纵向基本单元分别包括显示点位置(X，Y)、通道号与颜色索引值，每一颜色索引值对应一24位颜色信息。

作为本发明的进一步改进，还包括通过高速数据通道进行数据通信的第一数字处理模块与第一显控模块，该第一数字处理模块包括依次连接的第一A/D转换单元、多路器、数字下变频器与FFT处理单元，该FFT处理单元与ARM芯片相连接。

作为本发明的进一步改进，还包括第二数字处理模块与第二显控模块，该第二数字处理模块包括第二A/D转换单元、数据同步图形转换单元、常规波形储存单元、预触发波形存储单元、采样时基单元、触发单元、采样单元、波形存储单元、转存单元与扫描单元，其中，所述第二显控模块分别连接至转存单元与扫描单元，所述预触发波形存储单元、采样单元与扫描单元分别连接至ARM芯片。

本发明的有益效果为：示波器数字荧光显示的实现只需要1片SRAM即可，且对FPGA管脚需求不高，从而成本大大降低；ARM芯片不但作为数据缓存的存储器，辅助LCD显示单元显示，而且用于存储本地各通道的颜色索引表，最大限度的合理利用了ARM芯片的功能作用，增加了ARM芯片的使用率；FPGA只用于波形数据的采集和生成绘图数据，无需存储颜色表，从而对FPGA的性能要求不高，降低了FPGA的价格，从而降低成本；更新颜色亮度显示时无需和FPGA通信，减小改变颜色亮度时的交互操作，提高更新颜色亮度的速度，从而提高示波器数字荧光显示的效率。

上述是发明技术方案的概述，以下结合附图与具体实施方式，对本发明做进一步说明。

附图说明

图1为现有技术的结构框图；

图2为本发明实施例一控制装置的结构框图；

图3为本发明实施例二控制装置的结构框图；

图4为本发明实施例三控制装置的结构框图。

具体实施方式

为更进一步阐述本发明为达到预定目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明的具体实施方式详细说明。

实施例一：

请参照图2，本实施例提供一种示波器数字荧光显示方法，包括以下步骤：

(1)在示波器中预设一控制装置，该控制装置包括一FPGA(现场可编程逻辑门阵列)、一SRAM(静态随机存取存储器)、一ARM芯片及一LCD显示单元；

本实施例还提供了实施上述方法的示波器数字荧光显示控制装置，其包括一FPGA、一SRAM、一ARM芯片及一LCD显示单元，其中，所述FPGA 分别连接至SRAM与ARM芯片，该SRAM与ARM芯片相连接，该ARM芯片连接至LCD显示单元；所述ARM芯片中预存有本地各通道的颜色索引表，该颜色索引表包括若干个横向基本单元与若干个纵向基本单元，该横向基本单元与纵向基本单元分别包括显示点位置(X，Y)、通道号与颜色索引值，每一颜色索引值对应一24位颜色信息。

本发明通过FPGA高速采集电信号，并根据电信号出现的概率以不同的辉度或颜色显示出亮度渐次变化的荧光效果。同时，当需要更新颜色亮度时，只需直接更新ARM芯片中本地各通道的颜色索引表中的颜色亮度即可，而不需要与FPGA通信，减小改变亮度时的交互操作。

本实施例仅采用1片SRAM配合FPGA、ARM芯片与LCD显示单元构成示波器数字荧光显示控制装置，在实现示波器数字荧光显示的前提下，大大的减少了SRAM的使用数量，降低了对FPGA的要求，从而降低FPGA价格，而且SRAM的数量不多，从而可以达到降低成本的目的。

实施例二：

请参照图3，本实施例与实施例一的主要区别在于：

在所述步骤(1)中，所述控制装置还包括第一数字处理模块与第一显控模块，该第一数字处理模块包括第一A/D转换单元、多路器、数字下变频器与FFT处理单元。

所述步骤(3)还包括以下步骤：

(3.4)根据LCD显示单元的显示刷新速率，第一数字处理模块定时将ARM芯片的信号频谱图数据通过高速数据通道传给第一显控模块。

所述步骤(5)还包括以下步骤：所述第一显控模块接收信号频谱图数据，并结合ARM芯片解析到的24位颜色信息，对积累得到的信号频谱图数据进行配色处理，然后传至LCD显示单元显示配色处理后的信号频谱图。

本实施例示波器数字荧光显示控制装置还包括通过高速数据通道进行数据通信的第一数字处理模块与第一显控模块，该第一数字处理模块包括依次连接的第一A/D转换单元、多路器、数字下变频器与FFT处理单元，该FFT处理单元与ARM芯片相连接。

其他内容与实施例一相同，在此不再赘述。

数字荧光技术能够实时存储、显示信号，利用三维信息(频率、频谱幅度、频点幅度的命中次数)充分展现信号的特征，能够显示长时间内信号的变化趋势，具体实现过程为“信号数字化→图形化→显示”。

利用数字荧光技术在示波器上显示信号频谱图是示波器使用的重点，本实施例通过第一数字处理模块与第一显控模块对电信号进行处理，并结合ARM芯片解析到的24位颜色信息，对积累得到的信号频谱图数据进行配色处理，然后传至LCD显示单元显示配色处理后的信号频谱图，最终实现信号频谱图的显示，速度快，效率高。

实施例三：

请参照图4，本实施例与实施例一的主要区别在于：

在所述步骤(1)中，所述控制装置还包括第二数字处理模块与第二显控模块，该第二数字处理模块包括第二A/D转换单元、数据同步图形转换单元、常规波形储存单元、预触发波形存储单元、采样时基单元、触发单元、采样单元、波形存储单元、转存单元与扫描单元。

所述步骤(3)还包括以下步骤：

所述步骤(5)还包括以下步骤：捕获得的波形由转存单元传送至第二显控模块，由第二显控模块作频度累计及衰减，再由扫描单元以固定的时序读出，并结合ARM芯片解析到的24位颜色信息，对获得的波形进行配色处理，然后传至LCD显示单元显示配色处理后的波形。

本实施例示波器数字荧光显示控制装置还包括第二数字处理模块与第二显控模块，该第二数字处理模块包括第二A/D转换单元、数据同步图形转换单元、常规波形储存单元、预触发波形存储单元、采样时基单元、触发单元、采样单元、波形存储单元、转存单元与扫描单元，其中，所述第二显控模块分别连接至转存单元与扫描单元，所述预触发波形存储单元、采样单元与扫描单元分别连接至ARM芯片。

其他内容与实施例一相同，在此不再赘述。

利用数字荧光技术在示波器上显示波形图也是示波器使用的重点，本实施例通过第二数字处理模块与第二显控模块对电信号进行处理，并结合ARM芯片解析到的24位颜色信息，对获得的波形进行配色处理，然后传至LCD显示单元显示配色处理后的波形，最终实现波形的显示。在本实施例中，波形的捕获及显示过程，无需处理器参与，而由硬件电路直接完成，相比于常规数字储存示波器的结构处理过程，采用数字荧光技术结构的数字示波器使波形捕获率得到了极大地提升，提高波形捕获及显示的速度。

本发明的重点主要在于，示波器数字荧光显示的实现只需要1片SRAM即可，且对FPGA管脚需求不高，从而成本大大降低；ARM芯片不但作为数据缓存的存储器，辅助LCD显示单元显示，而且用于存储本地各通道的颜色索引表，最大限度的合理利用了ARM芯片的功能作用，增加了ARM芯片的使用率；FPGA只用于波形数据的采集和生成绘图数据，无需存储颜色表，从而对FPGA的性能要求不高，降低了FPGA的价格，从而降低成本；更新颜色亮度显示时无需和FPGA通信，减小改变颜色亮度时的交互操作，提高更新颜色亮度的速度，从而提高示波器数字荧光显示的效率。

以上所述，仅是本发明的较佳实施例而已，并非对本发明的技术范围作任何限制，故采用与本发明上述实施例相同或近似的技术特征，均在本发明的保护范围之内。

Claims

1.一种示波器数字荧光显示方法，其特征在于，包括以下步骤：

(4)所述ARM芯片接收到中断信号后，读取SRAM中存放的绘图数据索引表，并根据绘图数据索引表的内容，对存储在ARM芯片中的颜色索引表进行解析，首先解析颜色索引表的显示点位置，然后解析通道号，最后根据该通道号对应的颜色索引值找到对应的24位颜色信息，并将该24位颜色信息直接传递至LCD显示单元；

2.根据权利要求1所述的示波器数字荧光显示方法，其特征在于，在所述步骤(1)中，所述控制装置还包括第一数字处理模块与第一显控模块，该第一数字处理模块包括第一A/D转换单元、多路器、数字下变频器与FFT处理单元。

3.根据权利要求2所述的示波器数字荧光显示方法，其特征在于，所述步骤(3)还包括以下步骤：

4.根据权利要求3所述的示波器数字荧光显示方法，其特征在于，所述步骤(5)还包括以下步骤：所述第一显控模块接收信号频谱图数据，并结合ARM芯片解析到的24位颜色信息，对积累得到的信号频谱图数据进行配色处理，然后传至LCD显示单元显示配色处理后的信号频谱图。

5.根据权利要求1所述的示波器数字荧光显示方法，其特征在于，在所述步骤(1)中，所述控制装置还包括第二数字处理模块与第二显控模块，该第二数字处理模块包括第二A/D转换单元、数据同步图形转换单元、常规波形储存单元、预触发波形存储单元、采样时基单元、触发单元、采样单元、波形存储单元、转存单元与扫描单元。

6.根据权利要求5所述的示波器数字荧光显示方法，其特征在于，所述步骤(3)还包括以下步骤：

7.根据权利要求6所述的示波器数字荧光显示方法，其特征在于，所述步骤(5)还包括以下步骤：捕获得的波形由转存单元传送至第二显控模块，由第二显控模块作频度累计及衰减，再由扫描单元以固定的时序读出，并结合ARM芯片解析到的24位颜色信息，对获得的波形进行配色处理，然后传至LCD显示单元显示配色处理后的波形。

8.实施权利要求1-7至少一所述方法的示波器数字荧光显示控制装置，其特征在于，包括一FPGA、一SRAM、一ARM芯片及一LCD显示单元，其中，所述FPGA分别连接至SRAM与ARM芯片，该SRAM与ARM芯片相连接，该ARM芯片连接至LCD显示单元；所述ARM芯片中预存有本地各通道的颜色索引表，该颜色索引表包括若干个横向基本单元与若干个纵向基本单元，该横向基本单元与纵向基本单元分别包括显示点位置、通道号与颜色索引值，每一颜色索引值对应一24位颜色信息。

9.根据权利要求8所述的示波器数字荧光显示控制装置，其特征在于，还包括通过高速数据通道进行数据通信的第一数字处理模块与第一显控模块，该第一数字处理模块包括依次连接的第一A/D转换单元、多路器、数字下变频器与FFT处理单元，该FFT处理单元与ARM芯片相连接。

10.根据权利要求8所述的示波器数字荧光显示控制装置，其特征在于，还包括第二数字处理模块与第二显控模块，该第二数字处理模块包括第二A/D转换单元、数据同步图形转换单元、常规波形储存单元、预触发波形存储单元、采样时基单元、触发单元、采样单元、波形存储单元、转存单元与扫描单元，其中，所述第二显控模块分别连接至转存单元与扫描单元，所述预触发波形存储单元、采样单元与扫描单元分别连接至ARM芯片。