CN105827248B - 一种自适应频率编码方法和装置 - Google Patents

一种自适应频率编码方法和装置 Download PDF

Info

Publication number
CN105827248B
CN105827248B CN201610142837.9A CN201610142837A CN105827248B CN 105827248 B CN105827248 B CN 105827248B CN 201610142837 A CN201610142837 A CN 201610142837A CN 105827248 B CN105827248 B CN 105827248B
Authority
CN
China
Prior art keywords
clock signal
frequency
signal
frequency signal
encoded radio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610142837.9A
Other languages
English (en)
Other versions
CN105827248A (zh
Inventor
董扬辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Yihua Computer Co Ltd
Shenzhen Yihua Time Technology Co Ltd
Shenzhen Yihua Financial Intelligent Research Institute
Original Assignee
Shenzhen Yihua Computer Co Ltd
Shenzhen Yihua Time Technology Co Ltd
Shenzhen Yihua Financial Intelligent Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Yihua Computer Co Ltd, Shenzhen Yihua Time Technology Co Ltd, Shenzhen Yihua Financial Intelligent Research Institute filed Critical Shenzhen Yihua Computer Co Ltd
Priority to CN201610142837.9A priority Critical patent/CN105827248B/zh
Publication of CN105827248A publication Critical patent/CN105827248A/zh
Application granted granted Critical
Publication of CN105827248B publication Critical patent/CN105827248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/10—Code representation by pulse frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明属于信号处理技术领域，提供了一种自适应频率编码方法和装置。该方法包括：通过时钟信号对频率信号进行边沿检测，以获得所述频率信号的周期；统计在所述频率信号的N个周期内所述时钟信号的个数M，其中M、N为大于零的整数；若所述时钟信号的个数M不等于S*N，则对所述频率信号进行处理，统计处理后的所述频率信号的一个周期内所述时钟信号的个数，将该个数作为编码值；或者对所述时钟信号进行处理，统计所述频率信号的一个周期内处理后的所述时钟信号的个数，将该个数作为编码值，其中，S为大于1的整数。通过本发明能够使编码值保持在合理的范围内，从而提高编码精度，降低资源和时间的消耗。

Description

一种自适应频率编码方法和装置
技术领域
本发明属于信号处理技术领域，尤其涉及一种自适应频率编码方法和装置。
背景技术
目前，频率编码技术通常采用现场可编程门阵列(Field Programmable GateArray，FPGA)来实现，在FPGA中将频率信号的一个周期内的时钟信号个数作为编码值。然而，在现有技术中，频率信号的频率较高时，编码值可能很小，会降低FPGA的编码精度；频率信号的频率较低时，编码值可能很大，在进行数据传输和处理时会增加资源和时间的耗费。
故，有必要提出一种新的技术方案，以解决上述技术问题。
发明内容
鉴于此，本发明实施例提供一种自适应频率编码方法和装置，旨在使编码值保持在合理的范围内，从而提高编码精度，降低资源和时间的消耗。
本发明实施例的第一方面，提供一种自适应频率编码方法，所述方法包括：
通过时钟信号对频率信号进行边沿检测，以获得所述频率信号的周期；
统计在所述频率信号的N个周期内所述时钟信号的个数M，其中M、N为大于零的整数；
若所述时钟信号的个数M不等于S*N，则对所述频率信号进行处理，统计处理后的所述频率信号的一个周期内所述时钟信号的个数，将该个数作为编码值；或者对所述时钟信号进行处理，统计所述频率信号的一个周期内处理后的所述时钟信号的个数，将该个数作为编码值，其中，S为大于1的整数。
本发明实施例的第二方面，提供一种自适应频率编码装置，所述装置包括：
检测模块、统计模块以及处理模块；
所述检测模块，用于通过时钟信号对频率信号进行边沿检测，以获得所述频率信号的周期；
所述统计模块，用于统计在所述频率信号的N个周期内所述时钟信号的个数M，其中M、N为大于零的整数；
所述处理模块，用于若所述时钟信号的个数M不等于S*N，则对所述频率信号进行处理，统计处理后的所述频率信号的一个周期内所述时钟信号的个数，将该个数作为编码值；或者对所述时钟信号进行处理，统计所述频率信号的一个周期内处理后的所述时钟信号的个数，将该个数作为编码值，其中，S为大于1的整数。
本发明实施例与现有技术相比存在的有益效果是：本发明实施例通过统计在频率信号的N个周期内时钟信号的个数M，若时钟信号的个数M不等于S*N，则对频率信号进行处理，统计处理后的频率信号的一个周期内时钟信号的个数，将该个数作为编码值；或者对时钟信号进行处理，统计频率信号的一个周期内处理后的时钟信号的个数，将该个数作为编码值，使编码值保持在合理的范围内，从而提高了编码精度，降低了资源和时间的消耗。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的自适应频率编码方法的实现流程图；
图2是本发明实施例二提供的自适应频率编码装置的组成示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例一：
图1示出了本发明实施例一提供的自适应频率编码方法的实现流程，所述实现流程详述如下：
在步骤S101中，通过时钟信号对频率信号进行边沿检测，以获得所述频率信号的周期；
在本发明实施例中，所述频率信号为周期性的方波信号，所述边沿检测包括但不限于上升沿检测和下降沿检测。
在本发明实施例中，将所述频率信号输入FPGA中，采用FPGA时钟管理模块输出的所述时钟信号对所述频率信号进行上升沿检测或下降沿检测，以获得所述频率信号的周期，所述频率信号的周期为两个相邻上升沿或两个相邻下降沿之间所经历的时间。
在步骤S102中，统计在所述频率信号的N个周期内所述时钟信号的个数M，其中M、N为大于零的整数；
在步骤S103中，若所述时钟信号的个数M不等于S*N，则对所述频率信号进行处理，统计处理后的所述频率信号的一个周期内所述时钟信号的个数，将该个数作为编码值；或者对所述时钟信号进行处理，统计所述频率信号的一个周期内处理后的所述时钟信号的个数，将该个数作为编码值，其中，S为大于1的整数。
在本发明实施例中，根据奈奎斯特采样定理，当所述时钟信号的频率为所述频率信号的频率的2倍以上时才能完整的保留所述频率信号中的信息，即在所述频率信号的N个周期内至少包括2*N个所述时钟信号时才能使编码值保持在合理的范围内。
较佳的，S的取值范围为5～10。
进一步的，若所述时钟信号的个数M等于S*N，则统计在所述频率信号的一个周期内所述时钟信号的个数，并将所述时钟信号的个数作为编码值。
进一步，所述若所述时钟信号的个数M不等于S*N，则对所述频率信号或所述时钟信号进行处理包括：
若所述时钟信号的个数M小于S*N，则对所述频率信号进行处理；
在本发明实施例中，若所述时钟信号的个数M小于S*N，则所述频率信号的频率过高，对所述频率信号进行分频处理，统计分频后的所述频率信号的一个周期内所述时钟信号的个数，将该个数作为编码值，使编码值保持在合理的范围内。
若所述时钟信号的个数M大于S*N，则对所述时钟信号进行处理。
在本发明实施例中，若所述时钟信号的个数M大于S*N，则所述频率信号的频率过低，对所述时钟信号进行分频处理，统计所述频率信号的一个周期内分频后的所述时钟信号的个数，将该个数作为编码值，使编码值保持在合理的范围内。
进一步的，所述对所述频率信号进行处理包括：
将所述频率信号输入分频系数为的分频器，进行分频处理。
进一步，所述对所述时钟信号进行处理包括：
将所述时钟信号输入分频系数为的分频器，进行分频处理。
本发明实施例通过统计在频率信号的N个周期内时钟信号的个数M，若时钟信号的个数M小于S*N，则对频率信号进行分频处理，统计处理后的频率信号的一个周期内时钟信号的个数，将该个数作为编码值；若时钟信号的个数M大于S*N，则对时钟信号进行分频处理，统计频率信号的一个周期内处理后的时钟信号的个数，将该个数作为编码值，使编码值保持在合理的范围内，从而提高了编码精度，降低了资源和时间的消耗。
实施例二：
图2示出了本发明实施例二提供的自适应频率编码装置的组成示意图，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
检测模块21，用于通过时钟信号对频率信号进行边沿检测，以获得所述频率信号的周期；
在本发明实施例中，所述频率信号为周期性的方波信号，所述边沿检测包括但不限于上升沿检测和下降沿检测。
在本发明实施例中，将所述频率信号输入FPGA中，采用FPGA时钟管理模块输出的所述时钟信号对所述频率信号进行上升沿检测或下降沿检测，以获得所述频率信号的周期，所述频率信号的周期为两个相邻上升沿或两个相邻下降沿之间所经历的时间。
统计模块22，用于统计在所述频率信号的N个周期内所述时钟信号的个数M，其中M、N为大于零的整数；
处理模块23，用于若所述时钟信号的个数M不等于S*N，则对所述频率信号进行处理，统计处理后的所述频率信号的一个周期内所述时钟信号的个数，将该个数作为编码值；或者对所述时钟信号进行处理，统计所述频率信号的一个周期内处理后的所述时钟信号的个数，将该个数作为编码值，其中，S为大于1的整数。
在本发明实施例中，根据奈奎斯特采样定理，当所述时钟信号的频率为所述频率信号的频率的2倍以上时才能完整的保留所述频率信号中的信息，即在所述频率信号的N个周期内至少包括2*N个所述时钟信号时才能使编码值保持在合理的范围内。
较佳的，S的取值范围为5～10。
进一步，所述处理模块23还用于：
若所述时钟信号的个数M等于S*N，则统计在所述频率信号的一个周期内所述时钟信号的个数，并将所述时钟信号的个数作为编码值。
进一步，所述处理模块23包括：
第一处理单元231，用于若所述时钟信号的个数M小于S*N，则对所述频率信号进行处理；
在本发明实施例中，若所述时钟信号的个数M小于S*N，则所述频率信号的频率过高，对所述频率信号进行分频处理，统计分频后的所述频率信号的一个周期内所述时钟信号的个数，将该个数作为编码值，使编码值保持在合理的范围内。
第二处理单元232，用于若所述时钟信号的个数M大于S*N，则对所述时钟信号进行处理。
在本发明实施例中，若所述时钟信号的个数M大于S*N，则所述频率信号的频率过低，对所述时钟信号进行分频处理，统计所述频率信号的一个周期内分频后的所述时钟信号的个数，将该个数作为编码值，使编码值保持在合理的范围内。
进一步，所述第一处理单元231具体用于：
将所述频率信号输入分频系数为的分频器，进行分频处理。
进一步的，所述第二处理单元232具体用于：
将所述时钟信号输入分频系数为的分频器，进行分频处理。
本发明实施例提供的自适应频率编码装置可以使用在前述对应的方法实施例一中，详情参见上述实施例一的描述，在此不再赘述。
所述领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块或单元的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块或单元完成，即所述装置的内部结构划分成不同的功能模块或单元，上述功能模块或单元既可以采用硬件的形式实现，也可以采用软件的形式实现。另外，各功能模块或单元的具体名称也只是为了便于相互区别，并不用于限制本申请的保护范围。
综上所述，本发明实施例通过统计在频率信号的N个周期内时钟信号的个数M，若时钟信号的个数M小于S*N，则对频率信号进行分频处理，统计处理后的频率信号的一个周期内时钟信号的个数，将该个数作为编码值；若时钟信号的个数M大于S*N，则对时钟信号进行分频处理，统计频率信号的一个周期内处理后的时钟信号的个数，将该个数作为编码值，使编码值保持在合理的范围内，从而提高了编码精度，降低了资源和时间的消耗。
本领域普通技术人员还可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以在存储于一计算机可读取存储介质中，所述的存储介质，包括ROM/RAM、磁盘、光盘等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种自适应频率编码方法，其特征在于，所述方法包括：
通过时钟信号对频率信号进行边沿检测，以获得所述频率信号的周期；
统计在所述频率信号的N个周期内所述时钟信号的个数M，其中M、N为大于零的整数；
若所述时钟信号的个数M不等于S*N，则对所述频率信号进行处理，统计处理后的所述频率信号的一个周期内所述时钟信号的个数，将该个数作为编码值，或者对所述时钟信号进行处理，统计所述频率信号的一个周期内处理后的所述时钟信号的个数，将该个数作为编码值，其中，S为大于1的整数。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
若所述时钟信号的个数M等于S*N，则统计在所述频率信号的一个周期内所述时钟信号的个数，并将所述时钟信号的个数作为编码值。
3.根据权利要求1所述的方法，其特征在于，所述若所述时钟信号的个数M不等于S*N，则对所述频率信号或所述时钟信号进行处理包括：
若所述时钟信号的个数M小于S*N，则对所述频率信号进行处理；
若所述时钟信号的个数M大于S*N，则对所述时钟信号进行处理。
4.根据权利要求3所述的方法，其特征在于，所述对所述频率信号进行处理包括：
将所述频率信号输入分频系数为的分频器，进行分频处理。
5.根据权利要求3所述的方法，其特征在于，所述对所述时钟信号进行处理包括：
将所述时钟信号输入分频系数为的分频器，进行分频处理。
6.一种自适应频率编码装置，其特征在于，所述装置包括：
检测模块、统计模块以及处理模块；
所述检测模块，用于通过时钟信号对频率信号进行边沿检测，以获得所述频率信号的周期；
所述统计模块，用于统计在所述频率信号的N个周期内所述时钟信号的个数M，其中M、N为大于零的整数；
所述处理模块，用于若所述时钟信号的个数M不等于S*N，则对所述频率信号进行处理，统计处理后的所述频率信号的一个周期内所述时钟信号的个数，将该个数作为编码值，或者对所述时钟信号进行处理，统计所述频率信号的一个周期内处理后的所述时钟信号的个数，将该个数作为编码值，其中，S为大于1的整数。
7.根据权利要求6所述的装置，其特征在于，所述处理模块还用于：
若所述时钟信号的个数M等于S*N，则统计在所述频率信号的一个周期内所述时钟信号的个数，并将所述时钟信号的个数作为编码值。
8.根据权利要求6所述的装置，其特征在于，所述处理模块包括：
第一处理单元，用于若所述时钟信号的个数M小于S*N，则对所述频率信号进行处理；
第二处理单元，用于若所述时钟信号的个数M大于S*N，则对所述时钟信号进行处理。
9.根据权利要求8所述的装置，其特征在于，所述第一处理单元具体用于：
将所述频率信号输入分频系数为的分频器，进行分频处理。
10.根据权利要求8所述的装置，其特征在于，所述第二处理单元具体用于：
将所述时钟信号输入分频系数为的分频器，进行分频处理。
CN201610142837.9A 2016-03-14 2016-03-14 一种自适应频率编码方法和装置 Active CN105827248B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610142837.9A CN105827248B (zh) 2016-03-14 2016-03-14 一种自适应频率编码方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610142837.9A CN105827248B (zh) 2016-03-14 2016-03-14 一种自适应频率编码方法和装置

Publications (2)

Publication Number Publication Date
CN105827248A CN105827248A (zh) 2016-08-03
CN105827248B true CN105827248B (zh) 2019-06-11

Family

ID=56987680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610142837.9A Active CN105827248B (zh) 2016-03-14 2016-03-14 一种自适应频率编码方法和装置

Country Status (1)

Country Link
CN (1) CN105827248B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107055189B (zh) * 2017-05-11 2018-10-19 深圳怡化电脑股份有限公司 一种缠绕机构运行控制装置及控制方法
CN108777578B (zh) * 2018-06-29 2021-04-20 东莞市李群自动化技术有限公司 一种编码器信号采样方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012985B1 (en) * 2004-07-30 2006-03-14 Xilinx, Inc. Frequency division of an oscillating signal involving a divisor fraction
CN101018052A (zh) * 2006-02-10 2007-08-15 凌阳科技股份有限公司 一种时钟频率检测与转换装置
CN103647558A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种曼彻斯特编码器电路
CN103731145A (zh) * 2013-12-31 2014-04-16 中国国土资源航空物探遥感中心 一种基于标准时间脉冲信号的时标信号发生器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012985B1 (en) * 2004-07-30 2006-03-14 Xilinx, Inc. Frequency division of an oscillating signal involving a divisor fraction
CN101018052A (zh) * 2006-02-10 2007-08-15 凌阳科技股份有限公司 一种时钟频率检测与转换装置
CN103647558A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种曼彻斯特编码器电路
CN103731145A (zh) * 2013-12-31 2014-04-16 中国国土资源航空物探遥感中心 一种基于标准时间脉冲信号的时标信号发生器

Also Published As

Publication number Publication date
CN105827248A (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN104052577B (zh) 信号传输的处理方法和装置及视频数据的传输方法和系统
CN105827248B (zh) 一种自适应频率编码方法和装置
Patel et al. VHDL implementation of UART with status register
CN107833051B (zh) 一种数据统计方法以及系统
CN105677455A (zh) 一种设备调度方法及任务管理器
CN110287229A (zh) 一种数据统计处理方法及装置
CN110532342A (zh) 全球空间目标区域位置编码方法及装置
CN109299096A (zh) 一种流水数据的处理方法、装置及设备
US8091060B1 (en) Clock domain partitioning of programmable integrated circuits
CN104202328B (zh) 一种订阅goose/smv报文的方法、配置模块及订阅端
US20160132024A1 (en) Annular time-to-digital converter and method thereof
CN109118361A (zh) 额度管理方法、装置及系统
CN107566972A (zh) 一种基于ble标准的蓝牙数据高速传输方法及装置
CN106230659A (zh) 一种数据展示方法、系统及服务器
Brennsteiner et al. A real-time deep learning OFDM receiver
CN109429282B (zh) 一种频点配置方法及装置
Shi et al. Cold Gas in Massive Galaxies as a Critical Test of Black Hole Feedback Models
CN110083602A (zh) 一种基于hive表的数据存储及数据处理的方法及装置
CN110119364B (zh) 一种输入/输出批量提交的方法和系统
CN204258746U (zh) 一种分数倍内插成型滤波器
CN103313315B (zh) 速率转换装置及其方法、基站设备
Garcia et al. Data-driven construction of user utility functions from radio connection traces in LTE
CN108664401A (zh) 埋点合理性的评估方法及装置
CN104107471A (zh) 一种信息处理方法及电子设备
CN103338499A (zh) 基于离散量子进化算法的双模终端选择网络模式的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant