CN105827231B - 修调电路 - Google Patents
修调电路 Download PDFInfo
- Publication number
- CN105827231B CN105827231B CN201510004032.3A CN201510004032A CN105827231B CN 105827231 B CN105827231 B CN 105827231B CN 201510004032 A CN201510004032 A CN 201510004032A CN 105827231 B CN105827231 B CN 105827231B
- Authority
- CN
- China
- Prior art keywords
- trimming
- circuit
- resistors
- resistor
- binary code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 115
- 230000003247 decreasing effect Effects 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims description 36
- 230000000694 effects Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种修调电路,该电路包括:n+2个电阻,其中,所述n+2个电阻中有两个电阻的阻值为2n,其余n个电阻的阻值从2n‑1至20等比递减,所述n+2个电阻按照电阻的阻值大小顺序串联,其中,n为大于等于4的正整数;控制电路,与所述n+2个电阻相连,用于控制所述n+2个电阻中的各个电阻是否串入修调电路。本发明解决了现有技术中无法在不明显增加修调电路规模的前提下提高修调精度的技术问题,达到了在不明显增加修调电路规模的情况下,有效提高修调精度的技术效果。
Description
技术领域
本发明涉及电路集成技术领域,特别涉及一种修调电路。
背景技术
修调技术是实现高精度集成电路的必要手段,它的主要工作原理就是使用模块外的端口,在测试后,根据测试结果对电路特性进行调整,使其更接近目标。修调技术一般是对电阻网络或者电容网络进行修调,主要是通过寄存器的设置改变在电路中串入的电阻或电容。
例如,一个振荡器的输出频率F=1/(RC+Tother),其中,以R的目标值为100欧姆,电容值的目标值0.01F,Tother很小忽略不计,最终的输出频率为1Hz。然而,在实际实现的时候,由于工艺上电阻电容一般各有20%左右的偏差,从而导致最终生产出的芯片输出频率从0.7Hz到1.6Hz不等。例如:频率是1.6Hz的芯片,那么它里面的电容和电阻可能都偏小20%,在这种情况下就需要引入修调电路进行修调,具体的,可以通过向片内的存储器写值以改变电路中电阻的数量,例如:可以通过修调电路在电路中多串入40%的电阻,从而使得芯片最终工作在目标频率1Hz。
目前,常用的修调电路主要有以下两种:
第一种:如图1所示,使用二进制码的修调电路,该电路可以直接用01组成的修调值来确定加入多少阻值(或容值),例如,如果输入是:100011,那么就表示在电路中增加了35个R,不需要额外的解码电路来辅助进行解码。
然而,这种方法因为每一步只能增加一个固定的R,最大刻度为R/Rmin,如图1所示,当修调码从000000变成000001时,电阻值从最初的32R变成33R,此时精度变化的步长为1/32(3.125%),最小刻度为R/Rmax,修调码从111110变成111111时,电阻值从最初的95R变成96R,此时精度变化的步长为1/96(1%)。
由此可见,这种修调电路修调精度差别比较大,从而使得该方法在修调位数低于8位时无法很好的使用。
第二种:针对第一种方式中存在的修调精度差别大的缺陷,还提出了一种热码修调电路,该电路先通过解码电路将二进制码转化成热码,例如将二进制码:0001转化为热码:000…63个0…001,每一位热码单独控制一个开关来决定一段电阻是否串入电路,这样每一段电阻值可以互相不关联,每段电阻的阻值可以随意设定,这样就可以每次增加不同值的R,例如图1中的情况,就可以调整为从最初的32R到最终的96R中每次增加一个等比的值,从而使得每次增加的百分比相同。
然而,这种修调电路中的解码电路有1176个门,结构十分复杂,而且修调电路本身具有一定的规模,所以只适合在电路本身较大的情况下使用,对于一些小规模又需要修调功能的电路,如果使用这种修调方式。很可能修调电路会比电路本身都大,因此实用性不强。
针对上述问题,目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种修调电路,以解决现有技术中无法在不明显增加修调电路规模的前提下提高修调精度的技术问题,该电路包括:
n+2个电阻,其中,所述n+2个电阻中有两个电阻的阻值为2n,其余n个电阻的阻值从2n-1至20等比递减,所述n+2个电阻按照电阻的阻值大小顺序串联,其中,n为大于等于4的正整数;
控制电路,与所述n+2个电阻相连,用于控制所述n+2个电阻中的各个电阻是否串入修调电路。
在一个实施例中,所述控制电路为二进制逻辑控制电路,所述控制电路的输入为一串二进制代码,其中,输入的二进制代码的位数为n+1。
在一个实施例中,所述二进制代码控制的逻辑控制电路的表达式和控制对象为:
表达式Tn,用于控制第一电阻,其中,Tn表示二进制代码的最高位,所述第一电阻为一个阻值为2n的电阻;
表达式Tn·Tn-1,用于控制第二电阻,其中,Tn-1表示二进制代码的第二高位,所述第二电阻为另一个阻值为2n的电阻;
表达式用于控制第三电阻,其中,Tn-m表示二进制代码的第m+1高位,Tn-m+1表示二进制代码的第m高位,所述第三阻值为所述n+2个电阻中阻值为2n-m+1的电阻,m为闭区间0到n-2中的任一整数;
表达式用于控制第四电阻,其中,T0表示二进制代码的最低位,所述第四电阻为所述n+2个电阻中阻值为20的电阻。
在一个实施例中,所述二进制逻辑控制电路由多个与非门和非门组成。
在一个实施例中,所述n的值为5。
本发明实施例还提供了另一种修调电路,以解决现有技术中无法在不明显增加修调电路规模的前提下提高修调精度的技术问题,该电路包括:
n+2个电容,其中,所述n+2个电容中有两个电容的容值为2n,其余n个电容的容值从2n-1至20等比递减,所述n+2个电容按照电容的容值大小顺序串联,其中,n为大于等于4的正整数;
控制电路,与所述n+2个电容相连,用于控制所述n+2个电容中的各个电容是否串入修调电路。
在一个实施例中,所述控制电路为二进制逻辑控制电路,所述控制电路的输入为一串二进制代码,其中,输入的二进制代码的位数为n+1。
在一个实施例中,所述二进制代码控制的逻辑控制电路的表达式和控制对象为:
表达式Tn,用于控制第一电容,其中,Tn表示二进制代码的最高位,所述第一电容为一个容值为2n的电容;
表达式Tn·Tn-1,用于控制第二电容,其中,Tn-1表示二进制代码的第二高位,所述第二电容为另一个容值为2n的电容;
表达式用于控制第三电容,其中,Tn-m表示二进制代码的第m+1高位,Tn-m+1表示二进制代码的第m高位,所述第三容值为所述n+2个电容中容值为2n-m+1的电容,m为闭区间0到n-2中的任一整数;
表达式用于控制第四电容,其中,T0表示二进制代码的最低位,所述第四电容为所述n+2个电容中容值为20的电容。
在一个实施例中,所述二进制逻辑控制电路由多个与非门和非门组成。
在一个实施例中,所述n的值为5。
在本发明实施例中,因为顺序串联的电阻(或电容)中最高阻值(或容值)的电阻(或电容)不止一个,从而使得在具体进行电路修调的时候,可以实现不同电阻(或电容)增加值的修调,通过逻辑电路的控制,可以使得前半段和后半段的修调增加值不同,从而解决了现有技术中无法在不明显增加修调电路规模的前提下提高修调精度的技术问题,达到了在不明显增加修调电路规模的情况下,有效提高修调精度的技术效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,并不构成对本发明的限定。在附图中:
图1是现有技术的二进制码的修调电路的电路示意图;
图2是根据本发明实施例的修调电路的电路示意图;
图3是根据本发明实施例的张弛振荡器的电路示意图;
图4是根据本发明实施例的修调电路的修调效果曲线示意图;
图5是现有的修调电路的修调效果曲线示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合实施方式和附图,对本发明做进一步详细说明。在此,本发明的示意性实施方式及其说明用于解释本发明,但并不作为对本发明的限定。
在本例中提供了一种修调电路,以修调电路修调的目标为电阻为例进行说明,该修调电路包括:
n+2个电阻,其中,所述n+2个电阻中有两个电阻的阻值为2n,其余n个电阻的阻值从2n-1至20等比递减,所述n+2个电阻按照电阻的阻值大小顺序串联,其中,n为大于等于4的正整数;
控制电路,与所述n+2个电阻相连,用于控制所述n+2个电阻中的各个电阻是否串入修调电路。
即,电路中串入多个等比例递减的电阻,其中,最高值的电阻重复设定一个,然后,通过一个控制电路来对这多个电阻进行控制,控制电路中哪些电阻被串入电路中。
在上述实施例中,因为顺序串联的电阻中最高阻值的电阻不止一个,从而使得在具体进行电路修调的时候,可以实现不同电阻增加值的修调,通过逻辑电路的控制,可以使得前半段和后半段的修调增加值不同,从而解决了现有技术中无法在不明显增加修调电路规模的前提下提高修调精度的技术问题,达到了在不明显增加修调电路规模的情况下,有效提高修调精度的技术效果。
具体的,这个控制电路的输入可以为一串二进制代码,也就是说这个控制电路是一个二进制逻辑控制电路,且输入的二进制代码的位数比电阻数量少1。
二进制代码控制的逻辑控制电路的表达式和控制对象的对应关系可以如下:
1)表达式Tn,用于控制第一电阻(即第一个32欧姆的电阻),其中,Tn表示二进制代码的最高位,所述第一电阻为一个阻值为2n的电阻;
2)表达式Tn·Tn-1,用于控制第二电阻,其中,Tn-1表示二进制代码的第二高位,所述第二电阻为另一个阻值为2n的电阻;
3)表达式用于控制第三电阻,其中,Tn-m表示二进制代码的第m+1高位,Tn-m+1表示二进制代码的第m高位,所述第三阻值为所述n+2个电阻中阻值为2n-m+1的电阻,m为闭区间0到n-2中的任一整数;
4)表达式用于控制第四电阻,其中,T0表示二进制代码的最低位,所述第四电阻为所述n+2个电阻中阻值为20的电阻。
如图2所示是本申请控制电路的示意图,在该控制电路中所控制的是一个由7个电阻组成的修调电路,即,n=5,在图2中,修调电路中电阻的阻值分别为32、32、16、8、4、2、1,控制电路由多个与非门和非门组成,修调电路中控制电路的输出分别对应以下公式:
T5*T4、T5*T3+T5的非*T4、T5*T2+T5的非*T3、T5*T1+T5的非*T2、T5*T0+T5的非*T1、T5的非*T0。
通过上述7个公式分别对上述7个电阻进行控制,这样就使得每个编码(比如:0到1、62到63)的增加值不同,通过上述控制电路使得修调电路在前半段每code增加的R值与后半段增加的R值不同,在修调码的最高位打开前,后六个电阻进行修调,每步增加1R,当修调码的最高位打开后,使用后六个电阻进行修调,每步增加变为2R,从而使得修调刻度得以改善。
即,当修调码小于32时,因为T5=0,所以逻辑式右半排有效,每次增加1R,当修调码等于32时(即T5-T0为100000时),最上面加入一个32R的电阻,当修调码大于32时(即T5-T0为100000时),T5=1,逻辑式左半排有效,修调电阻每位增加2R。
通过上述方式达到了在不需要增加解码电路的情况下,改善二进制码修调精度的技术效果。
具体使用的时候,可以将上述修调电路用于图3所示的张驰振荡器中,如图3所示,是一个张驰振荡器的电路,它的输出频率为1/RC,由于存在工艺偏差的问题,将图3中的R2作为一个可修调的电阻,在制造后,加入修调值使输出频率固定在240K。
由图4和图5可以看出,相比现有的修调方式虽然都可以达到目标频率240K,但是采用本例中的修调电路,频率随着修调码的增加速度在32时减缓了,由图上刻度可以看出:当刻度在32时增到3%时,由于增加量减缓,刻度发生回落,然后再开始变大,而如果未改善过的二进制修调则修调刻度会一直增加到4%,从而使得振荡器的输出精度劣化。
与现有的二进制修调相比本申请的方式精度改善1.2%,而电路的面积几乎没有太大的增加,在现有的两种修调方式中实现了折衷。具体实现时虽然可以增加修调的位数,且修调位数的提高可以提高修调的精度,但是位数的增加需要更多的测试时间来进行修调。
在上述实施例中改变了现有的只能增加固定量的二进制修调方式,将其变为两段不同增加量的修调方式(如果改变逻辑算式,还可以实现更多的分成多段的不同增量的修调),从而提高了修调电路的精度。
然而,值得注意的是,在上述实施例中是以电阻为例进行说明的,还可以对其它的电量进行修调,例如可以将上述电路中的电阻变为电容,那么就可以对电容进行修调,本申请对此不作限定。
从以上的描述中,可以看出,本发明实施例实现了如下技术效果:因为顺序串联的电阻(或电容)中最高阻值(或容值)的电阻(或电容)不止一个,从而使得在具体进行电路修调的时候,可以实现不同电阻(或电容)增加值的修调,通过逻辑电路的控制,可以使得前半段和后半段的修调增加值不同,从而解决了现有技术中无法在不明显增加修调电路规模的前提下提高修调精度的技术问题,达到了在不明显增加修调电路规模的情况下,有效提高修调精度的技术效果。
显然,本领域的技术人员应该明白,上述的本发明实施例的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明实施例不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明实施例可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种修调电路,其特征在于,包括:
n+2个电阻,其中,所述n+2个电阻中有两个电阻的阻值为2n,其余n个电阻的阻值从2n-1至20等比递减,所述n+2个电阻按照电阻的阻值大小顺序串联,其中,n为大于等于4的正整数;
控制电路,与所述n+2个电阻相连,用于控制所述n+2个电阻中的各个电阻是否串入修调电路;
其中,所述控制电路为二进制代码控制的逻辑电路,所述二进制代码控制的逻辑电路的表达式和控制对象为:
表达式Tn,用于控制第一电阻,其中,Tn表示二进制代码的最高位,所述第一电阻为一个阻值为2n的电阻;
表达式Tn·Tn-1,用于控制第二电阻,其中,Tn-1表示二进制代码的第二高位,所述第二电阻为另一个阻值为2n的电阻。
2.如权利要求1所述的修调电路,其特征在于,所述控制电路的输入为一串二进制代码,其中,输入的二进制代码的位数为n+1。
3.如权利要求2所述的修调电路,其特征在于,所述二进制代码控制的逻辑电路的表达式和控制对象还包括:
表达式用于控制第三电阻,其中,Tn-m表示二进制代码的第m+1高位,Tn-m+1表示二进制代码的第m高位,所述第三电阻为所述n+2个电阻中阻值为2n-m+1的电阻,m为闭区间0到n-2中的任一整数;
表达式用于控制第四电阻,其中,T0表示二进制代码的最低位,所述第四电阻为所述n+2个电阻中阻值为20的电阻;
所述第一电阻为一个32欧姆的电阻。
4.如权利要求2所述的修调电路,其特征在于,所述二进制代码控制的逻辑电路由多个与非门和非门组成。
5.如权利要求1所述的修调电路,其特征在于,所述n的值为5。
6.一种修调电路,其特征在于,包括:
n+2个电容,其中,所述n+2个电容中有两个电容的容值为2n,其余n个电容的容值从2n-1至20等比递减,所述n+2个电容按照电容的容值大小顺序串联,其中,n为大于等于4的正整数;
控制电路,与所述n+2个电容相连,用于控制所述n+2个电容中的各个电容是否串入修调电路;
其中,所述控制电路为二进制代码控制的逻辑电路,所述二进制代码控制的逻辑电路的表达式和控制对象为:
表达式Tn,用于控制第一电容,其中,Tn表示二进制代码的最高位,所述第一电容为一个容值为2n的电容;
表达式Tn·Tn-1,用于控制第二电容,其中,Tn-1表示二进制代码的第二高位,所述第二电容为另一个容值为2n的电容。
7.如权利要求6所述的修调电路,其特征在于,所述控制电路的输入为一串二进制代码,其中,输入的二进制代码的位数为n+1。
8.如权利要求7所述的修调电路,其特征在于,所述二进制代码控制的逻辑电路由多个与非门和非门组成。
9.如权利要求6所述的修调电路,其特征在于,所述n的值为5。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510004032.3A CN105827231B (zh) | 2015-01-04 | 2015-01-04 | 修调电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510004032.3A CN105827231B (zh) | 2015-01-04 | 2015-01-04 | 修调电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105827231A CN105827231A (zh) | 2016-08-03 |
CN105827231B true CN105827231B (zh) | 2024-04-12 |
Family
ID=56513602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510004032.3A Active CN105827231B (zh) | 2015-01-04 | 2015-01-04 | 修调电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105827231B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109831719B (zh) * | 2019-02-26 | 2020-11-03 | 深圳市美恩微电子有限公司 | 一种带增益修调的麦克风前置放大器电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201112637A (en) * | 2009-09-16 | 2011-04-01 | Himax Analogic Inc | Voltage trimming circuit |
CN102163961A (zh) * | 2010-12-08 | 2011-08-24 | 中国人民解放军第二炮兵计量站 | 二进制电阻负载装置 |
CN202126902U (zh) * | 2011-06-17 | 2012-01-25 | 西安飞豹科技发展公司 | 一种数字量可调电阻装置 |
CN102624359A (zh) * | 2012-04-12 | 2012-08-01 | 佛山华芯微特科技有限公司 | 一种用于振荡器的修调电路及其修调方法 |
CN103823381A (zh) * | 2014-02-26 | 2014-05-28 | 浙江大学 | 一种高精度电阻信号模拟的装置及模拟方法 |
CN204304976U (zh) * | 2015-01-04 | 2015-04-29 | 瑞萨集成电路设计(北京)有限公司 | 修调电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6836170B2 (en) * | 2003-04-17 | 2004-12-28 | Kabushiki Kaisha Toshiba | Impedance trimming circuit |
-
2015
- 2015-01-04 CN CN201510004032.3A patent/CN105827231B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201112637A (en) * | 2009-09-16 | 2011-04-01 | Himax Analogic Inc | Voltage trimming circuit |
CN102163961A (zh) * | 2010-12-08 | 2011-08-24 | 中国人民解放军第二炮兵计量站 | 二进制电阻负载装置 |
CN202126902U (zh) * | 2011-06-17 | 2012-01-25 | 西安飞豹科技发展公司 | 一种数字量可调电阻装置 |
CN102624359A (zh) * | 2012-04-12 | 2012-08-01 | 佛山华芯微特科技有限公司 | 一种用于振荡器的修调电路及其修调方法 |
CN103823381A (zh) * | 2014-02-26 | 2014-05-28 | 浙江大学 | 一种高精度电阻信号模拟的装置及模拟方法 |
CN204304976U (zh) * | 2015-01-04 | 2015-04-29 | 瑞萨集成电路设计(北京)有限公司 | 修调电路 |
Also Published As
Publication number | Publication date |
---|---|
CN105827231A (zh) | 2016-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9111615B1 (en) | RAM-based ternary content addressable memory | |
CN107103144B (zh) | 基于fpga的仲裁型puf的布线延迟偏差快速校准方法 | |
US7728619B1 (en) | Circuit and method for cascading programmable impedance matching in a multi-chip system | |
CN105553485B (zh) | 基于fpga的bch编解码装置及其编解码方法 | |
US7430706B1 (en) | Diagonal interleaved parity calculator | |
CN104299637A (zh) | 快闪存储器装置及其运作方法 | |
CN111027102A (zh) | 一种高安全性可配置ro-puf电路结构 | |
CN105827231B (zh) | 修调电路 | |
CN104572994A (zh) | 用于搜索数据的方法和装置 | |
CN103608814B (zh) | 用于电元件的串联和并联组合的系统和方法 | |
US9966970B2 (en) | Efficient silent code assignment to a set of logical codes | |
CN110188415A (zh) | 一种通用循环冗余校验电路ip核实现方法及系统 | |
TWI635502B (zh) | 在記憶體裝置之zq校準中決定電阻校準方向之方法 | |
CN103973266A (zh) | 振荡器校正电路与方法以及集成电路 | |
US8928387B2 (en) | Tunable clock distribution system | |
WO2018094924A1 (zh) | 一种可编程分频器及计算机存储介质 | |
CN110955555B (zh) | 一种nand存储器的兼容方法 | |
CN106933908B (zh) | 最短路径识别方法及装置 | |
CN204304976U (zh) | 修调电路 | |
US7952902B2 (en) | Content addressable memory | |
US9000850B2 (en) | Method and apparatus for self-calibrating driving capability and resistance of on-die termination | |
US8073996B2 (en) | Programmable modular circuit for testing and controlling a system-on-a-chip integrated circuit, and applications thereof | |
US10657303B2 (en) | Circuit encoding method and circuit structure recognition method | |
CN109614275B (zh) | 冗余修正电路及应用其的冗余修正方法 | |
US10614260B2 (en) | Model-building method for building top interface logic model |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |