CN105792032B - 基于阵列波导光栅路由器的全光缓存器 - Google Patents

Abstract

本发明公开了一种基于阵列波导光栅路由器的全光缓存器。阵列波导光栅路由器其中一输入口和输出口分别作为总输入和输出端，其余的输入口和输出口均用于连接；阵列波导光栅路由器其余输出端口经第一光纤延时线与波长转换器的输入端连接，波长转换器的输出端经半导体光放大器、各自的第二光纤延时线后与阵列波导光栅路由器其余的各个输入端口连接；复合光包信号从总输入端口进入，经波分复用为不同波长后从其余输出端口输出进行波长转换，信号放大后传输到阵列波导光栅路由器其余输入端口，形成光缓存环。本发明实现了多波长的不同缓存时间控制，高效节能，缓存时间可无限，并且提高了系统的稳定性，具有尺寸小，质量轻，灵活性好，抗电磁干扰等优点。

Description

基于阵列波导光栅路由器的全光缓存器

技术领域

本发明涉及了一种全光缓存器，特别是涉及了全光缓存技术的一种基于阵列波导光栅路由器的全光缓存器。

背景技术

全光缓存技术是实现全光数字分组交换网的基础，在光域对信号进行延时缓存，避免了光电光的交换，有效的提高了全光包交换网络的节点的吞吐量，降低了丢包率，有效解决了不同客户请求响应的竞争冲突，具有容量大、响应速度快、更稳定、更安全、抗电磁干扰、体积小、质量轻等诸多优点。因此，全光缓存技术已经成为该领域的研究热点。

国内外现有的技术资料中，提供了很多关于实现全光缓存的设计。主要可以分为两大类：基于光纤延时线的光缓存和基于慢光效应的光缓存。基于光纤延时线的光缓存技术主要是通过改变光纤的长度结合使用光开光实现光缓存，其中又可以分为正反馈光缓存和负反馈光缓存，正反馈光缓存技术同一光包仅一次通过延时光纤，而负反馈光缓存技术可以实现光在延时光纤中循环。基于慢光效应的光缓存技术通过不同的方法达到最终改变光传输群速度的效果，从而实现慢光效应，实现光缓存。有通过受激布里渊散射效应和受激拉曼散射效应改变群折射率从而改变群速的方案；也有通过电磁感应透明技术实现光缓存的方案；还有通过特殊的耦合共振结构减小群速实现光缓存的方案等等。众多以上方案中，基于光纤延时线的光缓存技术大量使用光开关，而且延时受限于光纤的长度，虽然有基于负反馈的光缓存的设计存在，但是该方案大量使用波分复用器，半导体光放大器，偏振控制器等器件，结构复杂，控制操作复杂；基于慢光效应的光缓存设计结构复杂，慢光时间调控范围小，难度大，缓存光带宽也受到了很大的限制；现有的方案大多数只针对某一波长的光波进行缓存，效率较低。

发明内容

为了克服上述现有技术的不足，本发明提供了一种基于阵列波导光栅路由器的全光缓存器，解决了上述存在的问题。

本发明所采用的技术方案是：

本发明包括阵列波导光栅路由器、第一光纤延时线、波长转换器、半导体光放大器、第二光纤延时线、标签处理和缓存控制台；阵列波导光栅路由器为(N+1)×(N+1)路由器，阵列波导光栅路由器其中一个输入端口作为所述全光缓存器的输入端，其中一个输出端口作为所述全光缓存器的输出端，其余的输入端口和输出端口均用于光缓存环的环路连接；阵列波导光栅路由器其余的输出端口分别经各自的第一光纤延时线与波长转换器的各个输入端连接，波长转换器的输出端连接半导体光放大器，半导体光放大器输出端经各自的第二光纤延时线后分别与阵列波导光栅路由器其余的各个输入端口连接。

信道中传输波长范围为λ₁～λ_N的N个复合光包信号从阵列波导光栅路由器一个输入端口进入，经波分复用为N个不同波长的光包信号后从其余N个输出端口输出经第一光纤延时线阵列进入到波长转换器进行波长转换，再经半导体光放大器进行信号放大，最后经第二光纤延时线阵列传输到阵列波导光栅路由器其余N个输入端口进入，从而形成N路相互独立的光缓存环。

波长转换器连接有缓存控制台，阵列波导光栅路由器其余N个输出端口的光信号经标签处理提取光包长度、源、目的地等信息存储在缓存控制台，由缓存控制台控制波长转换器对经过的光包信号进行波长转换，通过改变波长实现光包信号在光缓存环中的缓存圈数与缓存输出，所需输出的光包信号经阵列波导光栅路由器路由处理后从最终的一个输出端口输出。

对于N个不同波长的光包信号，阵列波导光栅路由器具有N+1个输入端口和N+1个输入端口，其中一对输入端口和输出端口作为全光缓存器输入输出用的端口，其余N对相对称的输入端口和输出端口作为光缓存环用的连接端口。

N对端口形成N路光缓存环，每一路光包信号均在各自路的光缓存环中缓存。

标签处理利用光标签交换技术提取光包信号长度、源、目的地等信息存储在缓存控制台，缓存控制台采用现场可编程门阵列FPGA计算各个光包信号所需要的缓存时间并控制波长转换器对到达的光信号进行波长转换。

经波长转换器改变波长后的所述复合光包信号在经过阵列波导光栅路由器后，或者再次进入缓存环，或者从阵列波导光栅路由器的最终输出端口输出。

对于每一路缓存环，该路缓存环的复合光包信号的光包长度t满足以下公式：

t≤(L₁+L₂)/v-T_wc,

其中，v为光信号在光纤延时线中的传播速度,T_wc为波长转换器的转换时间，L₁为该路缓存环第一光纤延时线的长度，L₂为该路缓存环第二光纤延时线的长度。

各个缓存环的光纤延时线长度根据具体情况设计，并不一定需要相等。

对于每一路缓存环，所述的第一光纤延时线中光的传播时间满足：

T_f1≥T_wc，即L₁/v≥T_wc

其中，T_wc为波长转换器的响应时间。

输入的每路光包信号中两个光信号之间的间隔时间T_interval满足：

T_interval≥T_wc

其中，T_wc为波长转换器的转换时间。

阵列波导光栅路由器和波长转换器通过混合集成的方法集成在同一衬底上。

本发明对于单个缓存环，所设计结构单波长的最短缓存时间T₀为：T₀＝T_f1+T_f2，其中T_f1为第一光纤延时线2中光的传播时间，T_f2为第二光纤延时线5中光的传播时间，忽略光信号在阵列波导光栅路由器1以及半导体光放大器4中的传输时间。

由此本发明对于单个波长的具体缓存时间T为最短缓存时间的整数倍，即：T＝mT₀，m＝0,1,2…

本发明采用半导体光放大器4对信号光进行光放大，弥补传输以及转换过程中光信号的损耗，由此本发明的光信号在缓存环里无限缓存。

本发明的有益效果是：

本发明的光缓存器通过一个阵列波导光栅路由器以及N个波长转换器，N个半导体光放大器同时实现N个波长的光波信号的不同缓存时间控制，结构紧凑，高效节能，避免了大量其他控制单元的使用，比如光开光、偏振控制器、光耦合器等等。

本发明同时对多路波长信号进行独立缓存控制，最大化优化同一信道以及不同信道间不同光包的缓存时间设计，缓存时间理论上可以无限制，缓存“读写”操作自由，容量大，速率高，灵活性好。

本发明的阵列波导光栅路由器、波长转换器通过集成光学的方法集成在同一块衬底上，具有稳定性好，尺寸小，质量轻等优点。

附图说明

图1为本发明方案的结构示意图；

图2为缓存光包长度计算说明图；

图3为4×4阵列波导光栅路由器工作原理示意图；

图4为四通道阵列波导光栅路由器的结构图。

图中：1、阵列波导光栅路由器，2、第一光线延时线，3、波长转换器，4、半导体光放大器，5、第二光纤延时线，6、标签处理，7、缓存控制台，8、输入波导，9、输入星型耦合器，10、阵列波导，11、输出星型耦合器，12输出波导。

具体实施方式

下面结合附图及具体实施例对本发明作进一步详细说明。

如图1所示，本发明包括阵列波导光栅路由器(AWGR)1、第一光纤延时线(FDL1)2、波长转换器(WC)3、半导体光放大器(SOA)4、第二光纤延时线(FDL2)5、标签处理(LP)6、缓存控制台(BM)7，由上述阵列波导光栅路由器(AWGR)1、第一光线延时线(FDL1)2、波长转换器(WC)3、半导体光放大器(SOA)4、第二光纤延时线(FDL2)5连接构成缓存环，由标签处理(LP)6、缓存控制台(WC)3构成控制单元。

波长范围为λ₁到λ_N的复合光包信号从阵列波导光栅路由器(AWGR)1的一个输入通道进入，经过阵列波导光栅路由器(AWGR)1的波分解复用功能，将被分为N路波长独立的光包信号从阵列波导光栅路由器(AWGR)1的N个输出端口输出进入N条第一光纤延时线(FDL1)2中继续传播。在第一光纤延时线(FDL1)2中传播的光利用光标签交换技术经标签处理(LP)6提取光包信号长度、源、目的地等信息反馈给基于现场可编程门阵列(FPGA)的缓存控制台(BM)7，由缓存控制台分析计算出各波长光包信号需要的缓存时间。当在第一光线延时线(FDL1)2中的N路光信号传输一段时间之后达到各自连接的波长转换器(WC)3时，由缓存控制台(BM)7控制波长转换器(WC)3将波长转变成特定的所需波长，经过波长转换器(WC)3改变波长的各路信号之后进入N条第二光纤延时线(FDL2)4，在经过半导体光放大器(SOA)5补充信号光的损耗之后通过第二光纤延时线(FDL2)4连接的阵列波导光栅路由器(AWGR)1的N个输入端口再次进入阵列波导光栅路由器(AWGR)1。再次进入的光信号根据具体改变的波长条件，或直接从阵列波导光栅路由器(AWGR)1的特定输出端口输出，跳出缓存环，或者从阵列波导光栅路由器(AWGR)1的缓存用输出端口再次进入第一光线延时线(FDL1)2，进入各自的缓存环，因为半导体光放大器(SOA)4的光放大功能，补充缓存光能量损耗，理论上可以达到光信号的无限循环缓存。

本发明主要利用阵列波导光栅路由器的波长路由原理，通过改变各个缓存通道的波长，达到最终的缓存效果。图3中示出了4通道阵列波导光栅路由器的波长路由原理图。从图中可以看出，从输入端口#1i、#2i、#3i和#4i输入的4个波长λ₁、λ₂、λ₃和λ₄，分别从输出端口#1o、#2o、#3o和#4o输出。并且，同一端口输入的4个波长，在4个输出端口从下到上始终按照λ₁、λ₂、λ₃和λ₄顺序循环排列。通过观察我们可以看出，在端口#1i输入的波长为λ₄的光信号在对称输出端口#1o口输出，也就是说，如果连接#1i和#1o构成环形，波长为λ₄的光信号将在其中循环传输，同理推论#2i与#2o，#3i与#3o，#4i与#4o端口均可以构成缓存环，达到光缓存的目的。同理推导通过合理设计波长转换机制，对于N+1通道的阵列波导光栅路由器，可选取N个对称输入输出通道作为缓存用输入输出通道以及一对输出用输入输出通道。

对于单个缓存环，所用的第一光纤延时线2的长度为L₁，第二光纤延时线5的长度为L₂；所适用的每个独立波长光包信号的最长光包长度为t。

如图2(a)所示，对单个光包信号而言，当光包的包头进入第一光纤延时线2时，必须确保波长波长转换器3有足够的时间响应，即L₁/v≥T_wc。当同一光包信号再次进入波长转换器3时，必须确保包尾信号已经离开波长转换器3，即t必须满足：t≤(L₁+L₂)/v-T_wc。其中，v为光包信号在光纤延时线中的传播速度。综上得：t≤(L₁+L₂)/v-T_wc,L₁/v≥T_wc。

如图2(b)所示，对于两个光包#1，#2而言，必须确保当#1的包尾离开波长转换器3时，有足够的时间供#2进行进行波长响应，即，光包信号之间的时间间隔T_interval必须满足：T_interval≥T_wc。

为了方便说明，本发明实施例选用简单的四通道阵列波导光栅路由器1对波长转换具体的情况加以说明：

表1给出了将输入端口#1o、#2o和#3o作为缓存用输入端口，输出端口#1o、#2o和#3o作为对称缓存用输出端口，端口#4i与#4o作为特定的总输入与输出端口的情况下的各波长转换情况。

表1 4x4AWGR波长转换规律

以下，给出在本发明中的关键器件阵列波导光栅路由器的一个具体设计案例。为方便说明，采用设计四通道阵列波导光栅。

选用材料氮氧化硅，采用掩埋型二氧化硅条形波导，包层折射率为n₁的SiO₂，芯层的为折射率为n2的SiON。在本发明中，采用3um×3um的正方形结构，其中芯层的SiON宽1.5um，高1um，整个设计尺寸为3000um×1450um。在光波长为1550um时，SiO2的有效折射率n1为1.455，SiON为混合材料，折射率根据配比有不同的变化，这里采用折射率n2为1.6的SiON材料进行设计，通过有限差分方法(FDM)计算得芯层的有效折射率为n_eff＝1.500874，平板区有效折射率为n_s＝1.539289。设计所用的光波长为λ_i＝λ_c+(i-8)Δλ，其中λ_c＝1.55um，i＝1,2,3,4。具体的设计参数如表2所示。

表2四通道AWGR主要设计参数

参数	符号	取值
			通道数	N<sub>ch</sub>	4
通道间隔	Δλ	10 nm
			中心波长	λ<sub>c</sub>	1550nm
最小弯曲半径	R	500μm
			阵列波导间距	d<sub>a</sub>	3μm
输出波导间距	d<sub>o</sub>	10μm
			阵列波导长度差	ΔL	37.18μm
衍射级次	m	36
			阵列波导数目	N<sub>WG</sub>	45
平板区长度	L<sub>FPR</sub>	120.06μm
			自由光谱范围	FSR	40nm

图4给出了以上设计的四通道阵列波导光栅路由器的具体设计图，包括输入波导8、输入星型耦合器9、阵列波导10、输出星型耦合器11和输出波导12，输入波导8依次经输入星型耦合器9、阵列波导10、输出星型耦合器11后与输出波导12连接。

本发明所设计全光缓存器的所采用的核心器件：阵列波导光栅路由器、波长转换器、半导体光放大器尺寸在mm量级甚至更小，均采用半导体材料，可通过混合集成的方法将其集成在同一块衬底上，具有尺寸小，稳定性好、质量轻等特点。其中现有的技术中，波长转换器的响应时间已经可以达到ns量级，具有响应速度快的优点。本发明同时对多路波长信号进行独立缓存控制，最大化优化同一信道以及不同信道间不同光包的缓存时间设计，缓存“读写”容量大，灵活性好。缓存环中采用半导体光放大器及时补充光信号损耗，缓存时间理论上可以无限。

以上结合附图详细描述了本发明一种基于波长路由的光缓存器的实施方式。注意，以上实施案例是用来解释说明本发明的，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明做出的任何修改和改变，都将落入本发明的保护范围。

Claims (7)

1.一种基于阵列波导光栅路由器的全光缓存器，其特征在于：

包括阵列波导光栅路由器(1)、第一光纤延时线(2)、波长转换器(3)、半导体光放大器(4)、第二光纤延时线(5)和缓存控制台(7)；所述阵列波导光栅路由器(1)为(N+1)×(N+1)路由器，阵列波导光栅路由器(1)其中一个输入端口作为所述全光缓存器的输入端，其中一个输出端口作为所述全光缓存器的输出端，其余的输入端口和输出端口均用于光缓存环的环路连接；

阵列波导光栅路由器(1)其余的输出端口分别经各自的第一光纤延时线(2)与波长转换器(3)的各个输入端连接，波长转换器(3)的输出端连接半导体光放大器(4)，半导体光放大器(4)输出端经各自的第二光纤延时线(5)后分别与阵列波导光栅路由器(1)其余的各个输入端口连接；

信道中传输波长范围为λ₁～λ_N的N个复合光包信号从阵列波导光栅路由器(1)一个输入端口进入，经波分复用为N个不同波长的光包信号后从其余N个输出端口输出经第一光纤延时线阵列(2)进入到波长转换器(3)进行波长转换，再经半导体光放大器(4)进行信号放大，最后经第二光纤延时线阵列(5)传输到阵列波导光栅路由器(1)其余N个输入端口进入，从而形成N路相互独立的光缓存环；

波长转换器(3)连接有缓存控制台(7)，阵列波导光栅路由器(1)其余N个输出端口的光信号经标签处理(6)提取光包长度、源、目的地等信息后存储在缓存控制台(7)，由缓存控制台(7)控制波长转换器(8)对经过的光包信号进行波长转换，通过改变波长实现光包信号在光缓存环中的缓存圈数与缓存输出，所需输出的光包信号经阵列波导光栅路由器(1)路由处理后从最终的一个输出端口输出；

对于N个不同波长的复合光包信号，阵列波导光栅路由器(1)具有N+1个输入端口和N+1个输出端口，其中一对输入端口和输出端口作为全光缓存器输入输出用的端口，其余N对相对称的输入端口和输出端口作为光缓存环用的连接端口。

2.根据权利要求1所述的一种基于阵列波导光栅路由器的全光缓存器，其特征在于：通过标签处理(6)利用光标签交换技术提取光包信号长度、源、目的地等信息存储在缓存控制台(7)，

标签处理(6)后的不同波长的光包信号传送到缓存控制台(7)，缓存控制台(7)采用现场可编程门阵列(FPGA)，计算各个光包信号所需要的缓存时间并控制波长转换器(3)对到达的光信号进行波长转换。

3.根据权利要求1所述的一种基于阵列波导光栅路由器的全光缓存器，其特征在于：经波长转换器(3)改变波长后的所述光包信号在经过阵列波导光栅路由器(1)后，或者再次进入缓存环，或者从阵列波导光栅路由器(1)的最终输出端口输出。

4.根据权利要求1所述的一种基于阵列波导光栅路由器的全光缓存器，其特征在于：对于每一路缓存环，该路缓存环的光包信号的光包长度t满足以下公式：

t≤(L₁+L₂)/v-T_wc,

其中，v为光信号在光纤延时线中的传播速度,T_wc为波长转换器的转换时间，L₁为该路缓存环第一光纤延时线(2)的长度，L₂为该路缓存环第二光纤延时线(5)的长度。

5.根据权利要求4所述的一种基于阵列波导光栅路由器的全光缓存器，其特征在于：对于每一路缓存环，所述的第一光纤延时线(2)中光的传播时间满足：

T_f1≥T_wc，即L₁/v≥T_wc

其中，T_f1为波长转换器的转换时间。

6.根据权利要求1所述的一种基于阵列波导光栅路由器的全光缓存器，其特征在于：所述输入的每路光包信号中相邻两个光包信号各个光信号之间的间隔时间T_interval满足：

T_interval≥T_wc

其中，T_wc为波长转换器的转换时间。

7.根据权利要求1所述的一种基于阵列波导光栅路由器的全光缓存器，其特征在于：所述的阵列波导光栅路由器(1)和波长转换器(2)通过混合集成的方法集成在同一衬底上。

Images