CN105786527B - TigerSharc系列DSP启动管理芯片及方法 - Google Patents

TigerSharc系列DSP启动管理芯片及方法 Download PDF

Info

Publication number
CN105786527B
CN105786527B CN201610183445.7A CN201610183445A CN105786527B CN 105786527 B CN105786527 B CN 105786527B CN 201610183445 A CN201610183445 A CN 201610183445A CN 105786527 B CN105786527 B CN 105786527B
Authority
CN
China
Prior art keywords
dsp
code segment
chip
tigersharc
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610183445.7A
Other languages
English (en)
Other versions
CN105786527A (zh
Inventor
李震
孙国斌
张小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRRC Qingdao Sifang Rolling Stock Research Institute Co Ltd
Original Assignee
CRRC Qingdao Sifang Rolling Stock Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CRRC Qingdao Sifang Rolling Stock Research Institute Co Ltd filed Critical CRRC Qingdao Sifang Rolling Stock Research Institute Co Ltd
Priority to CN201610183445.7A priority Critical patent/CN105786527B/zh
Publication of CN105786527A publication Critical patent/CN105786527A/zh
Priority to US15/549,661 priority patent/US10203962B2/en
Priority to EP16867758.1A priority patent/EP3236350B1/en
Priority to PCT/CN2016/095295 priority patent/WO2017088531A1/zh
Priority to RU2017127786A priority patent/RU2641465C1/ru
Priority to JP2017546838A priority patent/JP6334831B2/ja
Application granted granted Critical
Publication of CN105786527B publication Critical patent/CN105786527B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Computer And Data Communications (AREA)

Abstract

TigerSharc系列DSP启动管理芯片，包括接口单元、双口RAM单元、管理单元及DSP下载管理单元；还包括Flash驱动单元和NOR Flash芯片；管理单元与Flash驱动单元相连；双口RAM单元经Flash驱动单元连接至NOR Flash芯片；NOR Flash芯片经Flash驱动单元与DSP下载管理单元通信。管理芯片提供了NOR Flash芯片和外部总线启动两种启动模式，并改进了Host boot启动方法，可极大的提高TigerSharc系列DSP芯片的启动速度。

Description

TigerSharc系列DSP启动管理芯片及方法
技术领域
本发明属于数字信号处理技术领域，涉及一种应用于TigerSharc系列DSP芯片的启动管理芯片。
背景技术
TigerSharc系列DSP芯片是ADI公司高性能DSP芯片，具有超强的运算处理能力，其执行效率高达4800MMACS，处理器主频高达600Mhz，片内RAM高达24Mbits；芯片内部含有两个独立的运算核心，最高可以在一个时钟周期内执行4条指令。此系列芯片具有多DSP协同处理能力，最多可达8片DSP协同处理，适合在高速高性能信号处理领域应用。
由于TS20x没有片内非可易失程序存储器，因此芯片只能通过外部导入程序。其程序下载的模式共有4种：PROMboot，Hostboot，LinkPortboot和Noboot。其中PROMboot较为常用，但保密性差；LinkPortboot主要用于DSP芯片间程序的下载，通用性较差；Noboot主要用于调试，一般不推荐使用；Hostboot在共总线系统中有其独到的优势，可使用主机通过外部总线实现芯片启动，这种方法可以实现TigerSharc系列DSP芯片和其它系统之间良好的兼容。而Hostboot启动在启动过程中对DSP的写入时序要求较为严格，启动过程比较容易出错，同时对较长的启动代码，Hostboot模式启动较慢。
传统的TigerSharc系列DSP芯片的Hostboot的启动方式为：利用DSP的外总线，向DSP的AUTODMA端口(固定地址)发送启动程序。其启动程序的过程使用AUTODMA接收，Host主机在启动过程中具有总线的控制权。这种启动模式可以较为灵活的实现从外总线上实现DSP的启动，比较适合使用FPGA或者其他处理器通过常用的外部总线向TigerSharc系列DSP进行程序下载。
在boot loader以及最后一个session的头5个Words写入DSP芯片之后，需要加入延时。同时在每一个Word写入之后都需要等待DSP处理完以后才可以写入下一个Word，且非零代码段和零代码段的处理时间不同。如果写入速度过快，极易造成芯片无法启动。同时写入数据还受到确认信号ACK、总线锁死信号BUSLOCK、总线允许信号HBG的制约，必须在DSP准备好的情况下才可以写入。否则如果有1个数据丢失都将导致DSP无法启动。由于代码段的代码内容下载占整个程序下载过程时间的绝大多数，每一个Word的写入，都需要的等待DSP的响应。这将影响DSP的快速启动，代码的长度越长，启动时间就越长。
发明内容
本发明的目的在于针对原有Host boot启动方法的不足，设计一种改进的Hostboot启动方法，即基于Hostboot启动方法的DSP管理芯片，实现多片TigerSharc系列DSP芯片的快速启动。
本发明的技术方案为：TigerSharc系列DSP启动管理芯片，包括接口单元、双口RAM单元、管理单元及DSP下载管理单元；接口单元分别与双口RAM单元和管理单元相连；管理单元经控制线连接至外部控制系统，还分别与双口RAM单元及DSP下载管理单元相连；DSP下载管理单元经并行总线连接至至少一片TigerSharc系列DSP芯片，且TigerSharc系列DSP芯片不超过8片，即一片启动管理芯片最多驱动8片DSP芯片；还包括Flash驱动单元和NOR Flash芯片；管理单元与Flash驱动单元相连；双口RAM单元经Flash驱动单元连接至NOR Flash芯片；NOR Flash芯片经Flash驱动单元与DSP下载管理单元通信。
优选的是：接口单元包括PCI总线接口、CAN总线接口和RS232总线接口，均与管理单元及双口RAM单元相连。
优选的是：还包括看门狗管理电路，分别与每个TigerSharc系列DSP芯片相接。
采用TigerSharc系列DSP启动管理芯片进行TigerSharc系列DSP启动管理的方法，先经管理单元选择启动模式；
管理单元控制选择经接口单元下载DSP启动程序，或选择经NOR Flash芯片启动或经外部总线启动；
若选择经NOR Flash芯片启动，DSP启动程序存储到NOR Flash芯片中，TigerSharc系列DSP芯片经DSP下载管理模块读取NOR Flash芯片中的启动程序；
若选择经外部总线启动，DSP启动程序经双口RAM、DSP下载管理单元传递到TigerSharc系列DSP芯片。
优选的是：DSP启动程序包括代码段部分和256words的Boot loader部分，代码段部分包括顺次首尾相接的N段代码段，N的数量与TigerSharc系列DSP芯片的数量相同。
非零代码段包含：(1)非零代码段标头信息，(2)非零代码段的存放地址，(3)非零代码段的内容。其中非零代码段标头信息包含：(1)本代码段标识类别信息(非零代码段、零代码段、最终代码段)，(2)非零代码段所属的TigerSharc系列DSP芯片的ID号，(3)本非零代码段的内容长度。
零代码段包含：(1)零代码段标头信息，(2)零代码段的存放地址。其中零代码段标头信息包含：(1)本代码段标识类别信息(非零代码段、零代码段、最终代码段)，(2)零代码段所属的TigerSharc系列DSP芯片的ID号，(3)本零代码段的内容长度。
最终代码段包含：(1)最终代码段标头信息，(2)最终代码段的存放地址，(3)最终代码段的内容。其中最终代码段标头信息包含：(1)本代码段标识类别信息(非零代码段、零代码段、最终代码段)，(2)最终代码段所属的TigerSharc系列DSP芯片的ID号。(3)256words的最终代码信息。
将Boot loader部分写入TigerSharc系列DSP芯片的AutoDAM地址；
读取代码段中TigerSharc系列DSP芯片的ID信息；
判断代码段中TigerSharc系列DSP芯片的ID信息是否与当前下载该程序的TigerSharc系列DSP芯片的ID号相等；若不相等则顺序向下读取下一段代码段；若相等，则判断本段代码段是否为最终代码段；
若本代码段非最终代码段，根据本代码段的大小信息和地址信息，使用1级流水线读写的方式，通过DSP并行总线，将本代码段内容写入相应的DSP内存中。
若本代码段是最终代码段，则将最终代码段写入DSP内存中，完成本DSP的启动。
更进一步的：DSP启动程序更新时，将更新程序重新下载到NOR Flash芯片中。
更进一步的：代码段包括非零代码段、零代码段和最终代码段；非零代码段中包含代码段所属TigerSharc系列DSP芯片的ID信息，代码段存放的地址信息、代码段的大小和代码段非零的内容信息；零代码段包含代码段所属TigerSharc系列DSP芯片的ID信息，代码段存放的地址信息和代码段的大小；最终代码段包含代码段所属TigerSharc系列DSP芯片的ID信息和256Words的最终代码信息。
更进一步的：Boot loader部分写入后，延时10μs再执行读取代码段标头信息的流程；最终代码段写入DSP内存的流程为首先写入开头5个Words，延时10μs，再写入剩下的252Words。
本发明的有益效果为：
本发明在提出了一种改进的Hostboot的设计方法，在提高启动速度的同时，提高了启动过程的稳定性。在改进的Host boot的设计方法基础上，设计了TigerSharc系列DSP管理芯片，一方面降低了TigerSharc系列DSP芯片的使用难度，另一方面提高了TigerSharc系列DSP芯片的启动速度和稳定性。
本发明可以有效的管理多片TigerSharc系列DSP的启动。降低TigerSharc系列DSP的使用难度。相对外部系统而言，可以通过PCI、CAN、RS232、并行总线启动TigerSharc系列DSP。为很多不兼容的系统提供和TigerSharc系列DSP的连接方案。
本发明具有看门狗功能，此功能可同时管理多片TigerSharc系列DSP，当某DSP运行异常时，可复位DSP，并重新实现DSP的程序下载。
本发明提供了两种启动方式，一种是通过NORFlash芯片启动，这种方式直接将程序存储到NOR Flash芯片中，仅仅需要在启动程序更新的时候重新下载启动程序，不需要每次都从外界读取启动程序；一种是通过外部总线直接接收启动程序，这种方式具有更高的保密性；可通过管理单元设定启动方式，灵活多样。
附图说明
图1为本发明结构示意图。
图2为启动程序代码结构示意图。
图3为本发明Hostboot启动程序流程图。
具体实施方式
以下结合附图对本发明的具体实施方式进行进一步的描述。
如图1所示，TigerSharc系列DSP启动管理芯片是使用FPGA构件的启动管理芯片，包括接口单元、双口RAM单元、管理单元及DSP下载管理单元。
接口单元包括PCI总线接口、CAN总线接口和RS232总线接口，均与管理单元及双口RAM单元相连，通过PCI通讯模块、CAN通讯模块和RS232通讯模块提供多种形式的对外部系统的接口。其中双口RAM作为临时接收代码使用，作为启动程序的临时存储单元。
管理单元经控制线连接至外部控制系统，还分别与双口RAM单元及DSP下载管理单元相连；DSP下载管理单元经并行总线连接至至少一片TigerSharc系列DSP芯片，且TigerSharc系列DSP芯片不超过8片，即一片启动管理芯片最多驱动8片DSP芯片。
还包括Flash驱动单元和NOR Flash芯片；管理单元与Flash驱动单元相连；双口RAM单元经Flash驱动单元连接至NORFlash芯片；NORFlash芯片经Flash驱动单元与DSP下载管理单元通信。NORFlash芯片作为启动程序的存储芯片，用来存储下载的启动程序。
管理芯片的这种结构提供了两种启动程序到TigerSharc系列DSP芯片的启动程序通道，一种是通过接口单元从外部下载启动程序，并经双口RAM和DSP下载管理单元传递到待启动的TigerSharc系列DSP芯片，这种方式需要每次都从外部总线重新下载启动程序；一种是直接将启动程序下载在NORFlash芯片中，每次直接从NORFlash芯片中读取启动程序，而当启动程序更新时，重新将更新的启动程序下载到NORFlash芯片中，芯片启动时，直接从NORFlash芯片中读取更新后的启动程序。可以通过管理单元控制选择下载启动程序的方式和通路。
系统还包括还包括看门狗管理电路，分别与每个TigerSharc系列DSP芯片相接，实现多片DSP的看门狗管理和监控。DSP通过外部总线访问管理芯片中看门狗管理电路的寄存器，当DSP工作异常时，可复位DSP并重新实现程序的重新下载。
采用TigerSharc系列DSP启动管理芯片进行TigerSharc系列DSP启动管理的方法，需要先经管理单元选择启动模式；
管理单元控制选择经接口单元下载DSP启动程序，或选择经NOR Flash芯片启动或经外部总线启动；
若选择经NOR Flash芯片启动，DSP启动程序存储到NOR Flash芯片中，TigerSharc系列DSP芯片经DSP下载管理模块读取NOR Flash芯片中的启动程序；
若选择经外部总线启动，DSP启动程序经双口RAM、DSP下载管理单元传递到TigerSharc系列DSP芯片。
如图2所示，DSP启动程序包括代码段部分和256words的Boot loader部分，代码段部分包括顺次首尾相接的N段代码段，N的数量与TigerSharc系列DSP芯片的数量相同，每段代码段中包含代码段所属TigerSharc系列DSP芯片的ID信息、代码段存放的地址信息和代码信息。
以启动管理芯片同时驱动8片TigerSharc系列DSP芯片为例，代码段部分包括8段代码段，DSP1代码段、DSP2代码段……DSP8代码段。每个代码段的具体结构为：
如图2所示，非零代码段包含：(1)非零代码段标头信息，(2)非零代码段的存放地址，(3)非零代码段的内容。其中非零代码段标头信息包含：(1)本代码段标识类别信息(非零代码段、零代码段、最终代码段)，(2)非零代码段所属的DSP的ID号(即TigerSharc系列DSP1、TigerSharc系列DSP2……TigerSharc系列DSP 8)，(3)本非零代码段的内容长度。
零代码段包含：(1)零代码段标头信息，(2)零代码段的存放地址。其中零代码段标头信息包含：(1)本代码段标识类别信息(非零代码段、零代码段、最终代码段)，(2)零代码段所属的DSP的ID号，(3)本零代码段的内容长度。
最终代码段包含：(1)最终代码段标头信息，(2)最终代码段的存放地址，(3)最终代码段的内容。其中最终代码段标头信息包含：(1)本代码段标识类别信息(非零代码段、零代码段、最终代码段)，(2)最终代码段所属的DSP的ID号。(3)256words的最终代码信息。
将该启动管理芯片用于TigerSharc系列DSP芯片启动管理的方法流程如图3所示：
将Boot loader部分写入TigerSharc系列DSP芯片的AutoDAM地址；
读取代码段中TigerSharc系列DSP芯片的ID信息；代码段标头信息包括：1、DSP的ID信息；2、代码段的属性(非零代码段、零代码段或者最终代码段)；3代码段的长度。
判断代码段中DSP芯片的ID信息是否与当前下载该程序的TigerSharc系列DSP芯片的ID号相等，即代码段N是否与TigerSharc系列DSP N相匹配；若不相等则顺序向下读取下一段代码段，直至代码段中包含的DSP的ID号与当前下载该程序的TigerSharc系列DSP的ID号相等；若相等，则判断本段代码段是否为最终代码段；
若本代码段非最终代码段，根据本代码段的大小信息和地址信息，使用1级流水写入的方式，通过DSP并行总线，将本代码段内容写入相应的DSP内存中。
若本代码段是最终代码段，则将最终代码段写入DSP内存中；下载启动程序。
Boot loader部分写入后，延时10μs再执行读取代码段标头信息的流程；最终代码段写入DSP内存的流程为首先写入开头5个Words，延时10μs，再写入剩下的252Words。
改进的Host boot是将TigerSharc系列DSP的流水线机制应用于标准Host boot过程中。在代码段下载过程中，使用流水线写入机制代替AutoDMA的写入机制。由于TigerSharc系列DSP采用公用的外总线设计，并且片内内存可以通过外总线读写。使用1级流水线写入具有很高的写入速度，在一个DSP时钟周期可以完成一个Word的写入。这种方式相对于AutoDMA模式而言极大得减少了代码内容的写入时间，因而降低了整个程序的下载时间。

Claims (8)

1.TigerSharc系列DSP启动管理芯片，其特征在于：包括接口单元、双口RAM单元、管理单元及DSP下载管理单元；所述接口单元分别与双口RAM单元和管理单元相连；所述管理单元经控制线连接至外部控制系统，还分别与双口RAM单元及DSP下载管理单元相连；所述DSP下载管理单元经并行总线连接至至少一片TigerSharc系列DSP芯片；还包括Flash驱动单元和NOR Flash芯片；管理单元与Flash驱动单元相连；双口RAM单元经Flash驱动单元连接至NOR Flash芯片；NOR Flash芯片经Flash驱动单元与DSP下载管理单元通信；管理单元控制选择经接口单元下载DSP启动程序，或选择经NOR Flash芯片下载启动程序；若选择从接口单元下载DSP启动程序，则管理单元控制经接口单元从启动管理芯片外部下载DSP启动程序，并经双口RAM单元及DSP下载管理单元传递到待启动的TigerSharc系列DSP芯片；若选择经NOR Flash芯片下载启动程序，则将DSP启动程序下载到NOR Flash芯片中，芯片启动时，直接从NOR Flash芯片中读取启动程序，当启动程序更新时，重新将更新后的启动程序下载到NOR Flash芯片中，芯片启动时，直接从NOR Flash芯片中读取更新后的启动程序。
2.如权利要求1所述的TigerSharc系列DSP启动管理芯片，其特征在于：所述接口单元包括PCI总线接口、CAN总线接口和RS232总线接口，均与管理单元及双口RAM单元相连。
3.如权利要求1所述的TigerSharc系列DSP启动管理芯片，其特征在于：还包括看门狗管理电路，分别与每个TigerSharc系列DSP芯片相接。
4.采用权利要求1所述的TigerSharc系列DSP启动管理芯片进行TigerSharc系列DSP启动管理的方法，其特征在于：
管理单元控制经接口单元下载DSP启动程序，选择经NOR Flash芯片启动或经外部总线启动；
若选择经NOR Flash芯片启动，DSP启动程序存储到NOR Flash芯片中，TigerSharc系列DSP芯片经DSP下载管理模块读取NOR Flash芯片中的启动程序；
若选择经外部总线启动，DSP启动程序经双口RAM、DSP下载管理单元传递到TigerSharc系列DSP芯片。
5.如权利要求4所述的TigerSharc系列DSP下载管理芯片进行TigerSharc系列DSP启动管理的方法，其特征在于：
DSP启动程序包括代码段部分和256words的Boot loader部分，所述代码段部分包括顺次首尾相接的N段代码段，N的数量与TigerSharc系列DSP芯片的数量相同，每段代码段中包含代码段所属TigerSharc系列DSP芯片的ID信息、代码段存放的地址信息和256words的最终代码信息；
将Boot loader部分写入TigerSharc系列DSP芯片的AutoDAM地址；
读取代码段中TigerSharc系列DSP芯片的ID信息；
判断代码段中TigerSharc系列DSP芯片的ID信息是否与当前下载该程序的TigerSharc系列DSP芯片的ID号相等；若不相等则顺序向下读取下一段代码段；若相等，则判断本段代码段是否为最终代码段；
若本代码段非最终代码段，根据本代码段的大小信息和地址信息，使用1级流水线写入的方式，通过DSP并行总线，将本代码段内容写入相应的DSP内存中；
若本代码段是最终代码段，则将最终代码段写入DSP内存中。
6.如权利要求4或5所述的TigerSharc系列DSP下载管理芯片进行TigerSharc系列DSP启动管理的方法，其特征在于：DSP启动程序更新时，将更新程序重新下载到NOR Flash芯片中。
7.如权利要求4或5所述的TigerSharc系列DSP下载管理芯片进行TigerSharc系列DSP启动管理的方法，其特征在于：所述代码段包括非零代码段、零代码段和最终代码段；
非零代码段包含：(1)非零代码段标头信息，(2)非零代码段的存放地址，(3)非零代码段的内容；其中非零代码段标头信息包含：(1)本代码段标识类别信息，(2)非零代码段所属的TigerSharc系列DSP芯片的ID号，(3)本非零代码段的内容长度；
零代码段包含：(1)零代码段标头信息，(2)零代码段的存放地址；其中零代码段标头信息包含：(1)本代码段标识类别信息，(2)零代码段所属的TigerSharc系列DSP芯片的ID号，(3)本零代码段的内容长度；
最终代码段包含：(1)最终代码段标头信息，(2)最终代码段的存放地址，(3)最终代码段的内容。其中最终代码段标头信息包含：(1)本代码段标识类别信息，(2)最终代码段所属的TigerSharc系列DSP芯片的ID号，(3)256words的最终代码信息；
所述代码段标识类别信息包括：非零代码段、零代码段和最终代码段。
8.如权利要求7所述的TigerSharc系列DSP下载管理芯片进行TigerSharc系列DSP下载管理的方法，其特征在于：Boot loader部分写入后，延时10μs再执行读取代码段标头信息的流程；最终代码段写入DSP内存的流程为首先写入开头5个Words，延时10μs，再写入剩下的252Words。
CN201610183445.7A 2016-03-28 2016-03-28 TigerSharc系列DSP启动管理芯片及方法 Expired - Fee Related CN105786527B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201610183445.7A CN105786527B (zh) 2016-03-28 2016-03-28 TigerSharc系列DSP启动管理芯片及方法
US15/549,661 US10203962B2 (en) 2016-03-28 2016-08-15 Tigersharc DSP boot management chip and method
EP16867758.1A EP3236350B1 (en) 2016-03-28 2016-08-15 Tigersharc series dsp start-up management chip and method
PCT/CN2016/095295 WO2017088531A1 (zh) 2016-03-28 2016-08-15 TigerSharc系列DSP启动管理芯片及方法
RU2017127786A RU2641465C1 (ru) 2016-03-28 2016-08-15 Чип и способ управления запуском цифрового сигнального процессора tigersharc
JP2017546838A JP6334831B2 (ja) 2016-03-28 2016-08-15 Ｔｉｇｅｒｓｈａｒｃ ｄｓｐブート管理チップおよび方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610183445.7A CN105786527B (zh) 2016-03-28 2016-03-28 TigerSharc系列DSP启动管理芯片及方法

Publications (2)

Publication Number Publication Date
CN105786527A CN105786527A (zh) 2016-07-20
CN105786527B true CN105786527B (zh) 2017-03-08

Family

ID=56391078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610183445.7A Expired - Fee Related CN105786527B (zh) 2016-03-28 2016-03-28 TigerSharc系列DSP启动管理芯片及方法

Country Status (1)

Country Link
CN (1) CN105786527B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2641465C1 (ru) 2016-03-28 2018-01-17 СиЭрЭрСи ЦИНДАО СЫФАН РОЛЛИН СТОК РИСЁРЧ ИНСТИТЬЮТ КО., ЛТД. Чип и способ управления запуском цифрового сигнального процессора tigersharc
CN106681754B (zh) * 2016-11-03 2020-06-09 中国科学院电子学研究所 一种针对dsp芯片的主机引导加载方法
CN111399926A (zh) * 2018-12-13 2020-07-10 北汽福田汽车股份有限公司 下载启动程序的方法和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7761653B2 (en) * 1999-08-04 2010-07-20 Super Talent Electronics, Inc. Flash micro-controller with shadow boot-loader SRAM for dual-device booting of micro-controller and host
CN102053849B (zh) * 2009-10-30 2013-06-26 杭州华三通信技术有限公司 分布式系统及其主系统和从系统以及代码加载方法
CN102135927B (zh) * 2011-04-29 2013-02-13 杭州华三通信技术有限公司 一种基于nand flash的系统引导方法和装置
CN102298526B (zh) * 2011-06-08 2017-02-08 厦门雅迅网络股份有限公司 一种基于无外扩存储器单片机的外设设备程序升级方法

Also Published As

Publication number Publication date
CN105786527A (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
CN110634530B (zh) 芯片的测试系统和测试方法
CN101377736B (zh) 乱序执行微处理器以及宏指令处理方法
KR20210011451A (ko) 하드웨어 가속을 위한 하드웨어 리소스들의 임베디드 스케줄링
US20130282945A1 (en) Apparatus and method emulating a parallel interface to effect parallel data transfer from serial flash memory
CN100511148C (zh) 一种cpu系统的启动方法及系统
CN105786527B (zh) TigerSharc系列DSP启动管理芯片及方法
CN107408021A (zh) 隐式目录状态更新
CN103116551B (zh) 应用于CLB总线的NorFLASH存储接口模块
CN102053850A (zh) 一种在线升级fpga逻辑的方法
US8532975B2 (en) System and method implementing a simulation acceleration capture buffer
CN105930186A (zh) 多cpu的软件加载方法及基于多cpu的软件加载装置
CN101116065B (zh) Dma串
CN105653330A (zh) 一种基于SD卡的NorFlash烧写系统和方法
CN102073480B (zh) 基于时分复用实现多核处理器内核模拟的方法
CN113163009A (zh) 数据传送方法、装置、电子设备及存储介质
CN106528123A (zh) 一种基于eFuse模块的SoC启动方法和装置
US11023277B2 (en) Scheduling of tasks in a multiprocessor device
WO2009123669A1 (en) Virtual debug port in single-chip computer system
US10203962B2 (en) Tigersharc DSP boot management chip and method
CN101281513A (zh) 基于Avalon总线的流处理器IP核
CN1244059C (zh) 在复位后用于检索复位矢量的方法
US7519802B2 (en) System and method for configuring a computer system
US11163605B1 (en) Heterogeneous execution pipeline across different processor architectures and FPGA fabric
CN114489743A (zh) 一种片上可编程系统的程序烧写及加载运行方法
CN1262943C (zh) 自动改变计算机启动顺序的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170308

CF01 Termination of patent right due to non-payment of annual fee