CN105743495A - 一种实现微弱载波信号捕获的锁相环电路 - Google Patents
一种实现微弱载波信号捕获的锁相环电路 Download PDFInfo
- Publication number
- CN105743495A CN105743495A CN201610056685.0A CN201610056685A CN105743495A CN 105743495 A CN105743495 A CN 105743495A CN 201610056685 A CN201610056685 A CN 201610056685A CN 105743495 A CN105743495 A CN 105743495A
- Authority
- CN
- China
- Prior art keywords
- phase
- signal
- scanning voltage
- voltage
- carrier signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Abstract
本发明提供了一种实现微弱载波信号捕获的锁相环电路,包括:第一鉴相器、环路滤波器、压控振荡器、加法器和扫描电压生成电路;所述的第一鉴相器、环路滤波器、加法器和压控振荡器形成回路,对微弱载波信号进行捕获和跟踪,所述的加法器用于将环路滤波器生成的环路积分电压与扫描电压相加后,输入至压控振荡器;所述的扫描电压生成电路利用输入的微弱载波信号与压控振荡器输出的信号,分析生成扫描电压。本发明的锁相环电路采用外加扫描电压,以辅助捕获的方法以提高捕获带宽,实现多普勒带宽内的全捕获,满足信号多普勒带宽需求,通过数控扫描电压辅助实现高灵敏度的宽带捕获和跟踪。
Description
技术领域
本发明涉及锁相环电路领域,具体涉及一种实现微弱载波信号捕获的锁相环电路。
背景技术
关于微弱载波信号的捕获是高零敏度接收机设计中的一项技术难点,特别是在深空通信领域,由于通信距离超过百万公里,信号衰减很大,要求接收机灵敏度很高,需要低于-140dBm的信号电平。对此,采用常规的锁相环电路无法实现超低信号的捕获及跟踪,必须将环路捕获带宽做窄。而运动载体的多普勒频移一般较大,窄的捕获带又与大的多普勒带宽相矛盾,从而无法在整个多普勒带宽内实现微弱载波信号的捕获。
发明内容
本发明的目的在于,为解决现有的锁相环电路无法实现微弱载波信号捕获的技术问题,提供一种采用数控扫描电压辅助实现微弱载波信号捕获的锁相环电路,该锁相环电路适用于无线通信领域,特别是在深空通信过程中,针对高灵敏度接收机设计,以解决高灵敏度接收机捕获带宽问题,实现微弱载波信号的宽带捕获和跟踪。
为实现上述目的,本发明提供一种实现微弱载波信号捕获的锁相环电路,包括:第一鉴相器、环路滤波器和压控振荡器;其特征在于,还包括:加法器和扫描电压生成电路;所述的第一鉴相器、环路滤波器、加法器和压控振荡器形成回路,对微弱载波信号进行捕获和跟踪,所述的加法器用于将环路滤波器生成的环路积分电压与扫描电压相加后,输入至压控振荡器;所述的扫描电压生成电路利用输入的微弱载波信号与压控振荡器输出的信号,分析生成扫描电压。
作为上述技术方案的进一步改进,所述的扫描电压生成电路包括:第二鉴相器、移相器、低通滤波器、比较器、控制器和DA变换器;所述的移相器用于将压控振荡器输出的信号移相90°后,输入至第二鉴相器,所述的第二鉴相器对输入的微弱载波信号与移相90°的信号进行鉴相后,输出两个信号的差频;所述的差频通过低通滤波器滤波后经比较器进行比较,如果该差频大于比较器设定的阈值时,生成低电平信号,此时所述的控制器接收低电平信号后,驱动DA变换器输出阶梯变化的扫描电压,否则,生成高电平信号,此时所述的控制器接收高电平信号后,驱动DA变换器输出恒定的扫描电压。
本发明的一种实现微弱载波信号捕获的锁相环电路的优点在于:
本发明的锁相环电路采用外加扫描电压,以辅助捕获的方法以提高捕获带宽,实现多普勒带宽内的全捕获,满足信号多普勒带宽需求,通过数控扫描电压辅助实现高灵敏度的宽带捕获和跟踪。
附图说明
图1为本发明的一种实现微弱载波信号捕获的锁相环电路结构示意图。
具体实施方式
下面结合附图和实施例对本发明所述的一种实现微弱载波信号捕获的锁相环电路进行详细说明。
锁相环电路是一种允许外部参考信号控制环路内部振荡器的频率和相位的电路,可用于对载波信号进行捕获和跟踪,而且锁相环电路具有良好的滤波特性。
锁相环电路不像一般非线性器件那样,门限取决于输入信噪比,而是由环路信噪比决定的。一般环路的通频带总比环路输入端的前置通频带窄得多,因而环路信噪比明显高于输入信噪比,环路能在低输入信噪比条件下工作,即具有低门限的优良特性。这里的门限是指环路稳定的条件,当环路信噪比达到一定的值,环路才能够达到稳定。这样,只要将锁相环电路设计成窄带,就能够把淹没在噪声中的微弱载波信号提取出来。在这种情况下,通常环路带宽较窄,如几十赫兹的带宽,而跟踪范围可达几千赫兹。这一特性可用于对信号的提取和提纯,可以从-20dB~-30dB信噪比中,将有用的信号提取出来。
但是,在无线通信系统中,信号的多普勒带宽随着工作频率的提高而不断变宽。而在微弱载波信号捕获情况下,由于环路带宽较窄,因此捕获带宽无法满足信号多普勒带宽需求。为此,本发明的锁相环电路采用外加扫描电压,以辅助捕获的方法以提高捕获带宽,实现多普勒带宽内的全捕获。
本发明的一种实现微弱载波信号捕获的锁相环电路,如图1中所示,包括由第一鉴相器、环路滤波器、加法器以及压控振荡器(VCO)组成的载波跟踪锁相环电路,还包括扫描电压生成电路。所述的第一鉴相器、环路滤波器、加法器和压控振荡器形成回路,对微弱载波信号进行捕获和跟踪,与传统的锁相环电路相比,本发明设置了加法器,以实现环路积分电压与辅助捕获扫描电压的相加。即利用加法器将环路滤波器生成的环路积分电压与扫描电压相加后,输入至压控振荡器;所述的扫描电压生成电路利用输入的微弱载波信号与压控振荡器输出的信号,分析生成扫描电压。
基于上述结构的锁相环电路,如图1所示,所述的扫描电压生成电路包括:第二鉴相器、移相器、低通滤波器、比较器、控制器以及DA变换器,实现了扫描电压的生成及控制功能。
利用上述锁相环电路的工作过程为:
微弱载波信号分别输入至第一鉴相器和第二鉴相器后,其中第一鉴相器对输入的微弱载波信号与压控振荡器生成的信号进行鉴相;当两个信号有一定的频率差及相位差时,第一鉴相器输出两个信号的差频,环路滤波器对该差频信号进行积分,积分后的信号与扫描电压相加后输出至VCO的压控端,驱动VCO改变频率以减少和微弱载波信号之间的差值。
上述扫描电压的生成过程为:首先,通过移相器将压控振荡器输出的信号移相90°后,输入至第二鉴相器,所述的第二鉴相器对输入的微弱载波信号与移相90°后的信号进行鉴相,当两个信号有一定的频率差及相位差时,该第二鉴相器输出两个信号的差频,所述的差频通过低通滤波器滤波后经比较器进行比较,如果该差频大于比较器设定的阈值时,生成低电平信号,此时所述的控制器收到低电平信号时,驱动DA变换器输出阶梯变化的扫描电压。
而当扫描电压达到一定值时,第一鉴相器输出两个信号的差频逐渐减小,环路滤波器对该差频信号积分后的信号与扫描电压相加,驱动压控振荡器与输入的微弱载波信号同相。此时,环路锁定后,第二鉴相器输出的信号经低通滤波后与比较器比较为高电平,控制器收到高电平信号时,驱动DA变换器输出的扫描电压不再变化,锁相环电路最终达到稳定状态,实现了微弱载波信号的捕获与跟踪。所述的控制器可采用FPGA实现。
最后所应说明的是,以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,对本发明的技术方案进行修改或者等同替换,都不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。
Claims (2)
1.一种实现微弱载波信号捕获的锁相环电路,包括:第一鉴相器、环路滤波器和压控振荡器;其特征在于,还包括:加法器和扫描电压生成电路;所述的第一鉴相器、环路滤波器、加法器和压控振荡器形成回路,对微弱载波信号进行捕获和跟踪,所述的加法器用于将环路滤波器生成的环路积分电压与扫描电压相加后,输入至压控振荡器;所述的扫描电压生成电路利用输入的微弱载波信号与压控振荡器输出的信号,分析生成扫描电压。
2.根据权利要求1所述的实现微弱载波信号捕获的锁相环电路,其特征在于,所述的扫描电压生成电路包括:第二鉴相器、移相器、低通滤波器、比较器、控制器和DA变换器;所述的移相器用于将压控振荡器输出的信号移相90°后,输入至第二鉴相器,所述的第二鉴相器对输入的微弱载波信号与移相90°的信号进行鉴相后,输出两个信号的差频;所述的差频通过低通滤波器滤波后经比较器进行比较,如果该差频大于比较器设定的阈值时,生成低电平信号,此时所述的控制器接收低电平信号后,驱动DA变换器输出阶梯变化的扫描电压,否则,生成高电平信号,此时所述的控制器接收高电平信号后,驱动DA变换器输出恒定的扫描电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610056685.0A CN105743495B (zh) | 2016-01-27 | 2016-01-27 | 一种实现微弱载波信号捕获的锁相环电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610056685.0A CN105743495B (zh) | 2016-01-27 | 2016-01-27 | 一种实现微弱载波信号捕获的锁相环电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105743495A true CN105743495A (zh) | 2016-07-06 |
CN105743495B CN105743495B (zh) | 2018-11-13 |
Family
ID=56247721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610056685.0A Expired - Fee Related CN105743495B (zh) | 2016-01-27 | 2016-01-27 | 一种实现微弱载波信号捕获的锁相环电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105743495B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112578415A (zh) * | 2020-11-06 | 2021-03-30 | 中国科学院国家空间科学中心 | 一种基于自适应滤波器的数字频率锁定方法及环路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0537438A (ja) * | 1991-07-30 | 1993-02-12 | Nec Corp | ドツプラ補償型送受信機 |
US5479136A (en) * | 1994-05-16 | 1995-12-26 | Fujitsu Limited | AFC circuit having local oscillator phase locked loop |
US5974098A (en) * | 1994-09-12 | 1999-10-26 | Nec Corporation | Received signal detector for digital demodulator |
-
2016
- 2016-01-27 CN CN201610056685.0A patent/CN105743495B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0537438A (ja) * | 1991-07-30 | 1993-02-12 | Nec Corp | ドツプラ補償型送受信機 |
US5479136A (en) * | 1994-05-16 | 1995-12-26 | Fujitsu Limited | AFC circuit having local oscillator phase locked loop |
US5974098A (en) * | 1994-09-12 | 1999-10-26 | Nec Corporation | Received signal detector for digital demodulator |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112578415A (zh) * | 2020-11-06 | 2021-03-30 | 中国科学院国家空间科学中心 | 一种基于自适应滤波器的数字频率锁定方法及环路 |
CN112578415B (zh) * | 2020-11-06 | 2023-10-13 | 中国科学院国家空间科学中心 | 一种基于自适应滤波器的数字频率锁定方法及环路 |
Also Published As
Publication number | Publication date |
---|---|
CN105743495B (zh) | 2018-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6009657B2 (ja) | デジタル位相検出器の低電力で小面積のデジタル積分器 | |
US20170244545A1 (en) | Signal recovery circuit, electronic device, and signal recovery method | |
CN105871372A (zh) | 防止带内噪声被放大至分频比的平方倍的下采样锁相环 | |
US8873693B2 (en) | Phase averaging-based clock and data recovery | |
CN102957423B (zh) | 压电陶瓷变压器谐振频率跟踪电路 | |
US9300250B2 (en) | Signal level adjusting device and high-frequency apparatus | |
CN106603070A (zh) | 低杂散快速锁定的锁相环电路 | |
US8208596B2 (en) | System and method for implementing a dual-mode PLL to support a data transmission procedure | |
CN107306125A (zh) | 信号生成电路以及信号生成方法 | |
JP2003168975A (ja) | フェイズロックドループ回路及びクロック再生回路 | |
CN105743495A (zh) | 一种实现微弱载波信号捕获的锁相环电路 | |
US9100024B2 (en) | Clock and data recovery tolerating long consecutive identical digits | |
JPS5825746A (ja) | 搬送波再生回路 | |
EP1313256A2 (en) | Data clock regenerating apparatus | |
CN111147071B (zh) | 一种应用于时钟数据恢复电路的比例通路增益调节器 | |
US20120099671A1 (en) | Digital-intensive signal processor | |
CN104579323A (zh) | 一种二级鉴频鉴相电荷泵锁相环 | |
US11411568B1 (en) | Beidou signal tracking system with nonlinear phase-locked loop | |
US20090045848A1 (en) | Phase-frequency detector with high jitter tolerance | |
EP1025645B1 (en) | Modified third order phase-locked loop | |
CN103887966A (zh) | 电荷泵的实现电路 | |
EP3637615A1 (en) | A phase locked loop frequency shift keying demodulator using an auxiliary charge pump and a differential slicer | |
CN105656480A (zh) | 低噪声视频数字锁相环 | |
CN102571084A (zh) | 一种低噪声锁相环电路 | |
US11522573B1 (en) | Transceiver apparatus and transceiver apparatus operation method thereof having phase-tracking mechanism |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181113 Termination date: 20220127 |