CN105740495A - 芯片布局规划活动分布的估计 - Google Patents

Abstract

在芯片设计中估计每单元的活动的仿真或计算和对单元逻辑最终将被放置于其中的特定位置或区域的估计相结合，提供了对布局规划内的活动分布的估计的计算。可以利用细粒度(在门级)、在粗粒度(在宏观级)或者在中间粒度(在片上网络单元级)执行活动分布估计。将所述估计可视地显示给设计工具的用户。另外，所述估计用于对布局规划和所述布局规划内的单元的位置和配置进行手动和自动优化。

Description

芯片布局规划活动分布的估计

技术领域

本发明涉及芯片设计领域，并且更具体的，涉及电子设计自动化。

背景技术

在芯片设计中，越来越重要的考虑因素是功耗。这不仅包括总体功耗，还包括局部功耗的分布，并且不仅包括时间平均的功耗，还包括最大瞬时功耗。

芯片的布局规划内的逻辑单元的布置极大地决定了功耗。如本文使用的术语“逻辑单元”、“逻辑”和“单元”中的每一个都具有它们的行业标准含义，并且还可以指下列中的一个或多个：电路、部件、寄存器、处理器、软件或它们的任意组合。特别是，功耗由逻辑单元内的活动量来确定。可以通过仿真来估计逻辑单元中的活动量。

需要一种以有效地方式将仿真信息与芯片的布局规划内的分布的、局部化的功耗相关联，将功耗可视化并利用关联的信息改进分布的系统和方法。

发明内容

本发明的一个方面涉及估计芯片布局规划内的局部活动。这通过根据多个单元的位置以及那些单元中的每一个单元的活动量来计算布局规划中的位置范围的活动分布来实现。

本发明的另一个方面涉及通过显示覆盖有活动信息的布局规划来使结果可视化。可以基于内部活动显示单元的活动信息，或者可以基于数据传输活动显示连接的活动信息。

可以基于单元位置估计函数来计算活动分布。活动分布也可以基于每单元的活动的仿真或者计算的每单元的活动量。

本发明的另一个方面涉及基于活动分布信息优化芯片设计。这可以通过计算或者通过迭代过程来实现。另外，优化可以是对布局规划进行优化或者是对将被放置在布局规划中的单元进行优化。

估计、可视化和优化的上述方面可以在软件中实现，通过一个或多个非暂时性计算机可读介质在一个或多个计算装置上执行所述软件。

附图说明

图1是根据本发明的各个方面的估计并显示布局规划内的活动分布的方法的流程图。

图2示出了根据本发明的各个方面的布局规划活动图的2D显示。

图3示出了根据本发明的各个方面的指示平均活动和最大瞬时活动的布局规划活动图的3D显示。

具体实施方式

在详细描述根据本发明的实施例之前，应当注意到的是，实施例主要在于与有助于本发明有关的方法步骤和设备部件的组合。因此，在适当时，已经由附图中的常规符号表示部件和方法步骤，附图仅示出了与理解本发明的实施例相关的具体细节，从而对于已经从本说明书受益的本领域技术人员来说将显而易见的那些细节不会模糊本公开。

本发明提供了在芯片设计过程的早期，对芯片布局规划内的功耗分布的估计和可视化，以及使用该信息对逻辑单元的布置进行优化。

估计

根据如在本发明的实施例获取的各个方面，通过门级或者RTL仿真(例如，Verilog仿真)生成SAIF文件。SAIF文件表示每个模块库单元的开关活动。布置后的芯片的布局视图示有重叠的每个门的活动。

根据本发明的其他方面以及另一个实施例，通过电子系统级(ESL)仿真(例如，SystemC仿真)生成活动文件(例如，信号值变化导出(VCD)文件)。活动文件表示信道传输活动每个模块接口。布置后的芯片的布局视图示有重叠的每个模块单元的活动。基于以模块指示的寄存器以及通过综合和布置保存的I/O名确定逻辑单元的位置。

片上网络(NoC)包括遍布芯片的逻辑运算和最长的导线。在NoC的逻辑运算和导线中消耗的功率显著。功耗与NoC的每个部分中的活动量成正比。芯片布局规划的布置和布局规划内的NoC影响芯片物理上的何处消耗该NoC功率。

根据本发明的各个方面和另一个实施例，通过NoC通信量场景仿真(例如，由NoC设计软件运行的仿真)产生活动数据。活动数据表示每单元的活动。基于用户绘制的保留和排除区域的芯片的布局规划估计示有重叠的每单元的活动。基于布置估计函数确定单元的位置。美国专利公开US20130174113A1描述了一些这类算法。其他布置估计算法基于网格点。

根据一些方面和一些实施例，单元的活动是在其每个连接上传输量的总和。根据一些方面和一些实施例，每单元的活动由单元之间的连接的数据宽度加权。根据一些方面和一些实施例，每单元的活动由每个单元中的逻辑的大小和类型的估计加权。根据一些方面和一些实施例，单元的活动由其到其他连接的单元的距离加权。根据一些方面和一些实施例，每单元的活动由单元的一个或多个时钟频率加权。根据一些方面和一些实施例，每单元的活动由在断电状态消耗的时间的一部分加权。

加权计算包括乘以因子和相加常数。因为活动可以用作功耗的替代，所以常数和不涉及活动的其他因子用于说明泄露功耗。因子说明单元之间的活动比例相对差。在一些方面和实施例中，并且在很多情况下为了实现足够高的精度，因子与加权值成线性关系。然而，在一些方面和实施例中，为了实现更高的精确度，使用了二次因子。根据本发明的一些其他方面和实施例，使用了指数因子。

根据一些方面和一些实施例，通过运行多场景的仿真(例如，对应于芯片的不同使用情况的多种场景)来计算活动。

根据一些方面和一些实施例，对多个单元列表进行分析。例如，不同的单元列表对应于例示不同数量或不同类型的单元的架构折衷中的不同试验。

根据一些方面和一些实施例，计算多个布局略图的活动分布。不同的布局略图可对应于不同的潜在的布局规划。通常，一些布局规划比其他布局规划更好地适于活动分布，并且一些布局规划更好地适于与可用性和可制造性相关的其他因子。

根据一些方面和一些实施例，在不使用仿真的情况下进行活动分布的计算。在当单元必须等待资源时该单元内的活动暂停的情况下，仿真说明、单元之间的连接说明以及布局规划内的单元布置对于活动估计来说是足够的。例如，因为当NoC链路被下游的通信量阻塞时，NoC链路上实际上没有活动，所以仅需要知道通过该链路在起始器-目标路径上发送的带宽总量以计算平均活动。利用常数活动值说明具有恒定的活动类型的单元(例如，时钟或者自由计数器)。

很多设计和用例中的时钟树比其驱动的逻辑具有更多的切换活动。时钟门控可以减少这种活动。可以基于不同的状态信息在不同的级别进行时钟门控，例如，基于握手信号在模块级或者基于合成工具生成的闩锁在门级进行时钟门控。根据一些方面和一些实施例，活动估计包括基于采用的时钟门控的级别的加权因子。

根据一些方面和一些实施例，计算了密度图。这表示每个区域中的每单位面积的活动。在多个区域粒度(包括在单个网格区级和单元级)进行该计算。

根据一些方面和一些实施例，定义了阈值。活动密度超过该阈值的区域被认为出现故障。

可视化

现在参考图1，根据本发明的一些方面和一些实施例，根据本发明的一些方面和一些实施方案中，示出了场景描述112，其运行在仿真122中的单元的网络列表114描述的系统上，以产生对每单元的活动和单元之间的数据传输活动的描述。布局规划略图116用于限制由单元的网络列表114描述的单元的位置。通过单元位置估计函数124对它们进行处理以产生每单元的位置描述134。在函数142中，使每单元的活动信息132与每单元的位置信息134协调，函数142计算每位置范围的活动以产生每范围的活动描述152。显示函数162利用该信息向用户图形化地显示平均活动量和每单元的最大瞬时活动以及单元之间的数据传输活动的量。

根据本发明的一些方面和一些实施例，将布局规划表示为具有为宏块划分出的直线区域的二维网格点。宏块是产生导线路径阻塞的单元，例如，静态随机存取存储器(SRAM)单元。基本布局规划覆盖有示出每个网格点的颜色的颜色层。每种颜色表示活动级别。通常，鲜红色表示高级别的活动，黄色和绿色表示中间级，深蓝或黑色表示运动很少或者没有运动。通常，网格在每个维度将具有成百或上千个点，以向设计者提供足够高的分辨率，从而识别芯片的感兴趣的部分。通过被估计为放置在点的单元和该单元的活动级别确定每个点的颜色。

现在参考图2，根据一些方面和一些实施例，将布局规划的宏区域按其活动等级标示。图2示出了具有不同颜色的颜色覆盖的布局规划网格，由图案表示每种颜色。为了清楚起见，图中的布局规划在每个维度中的点的数量小于50。宏区域210具有低活动性并且被如此地加有阴影。宏区域220具有高活动性并且被如此地加有阴影。点的颜色230是鲜红色。点的颜色232是黄色。点的颜色234是绿色。点的颜色236是深蓝色。

根据一些方面和一些实施例，单元之间的连接由线示出。线具有表示数据流的方向的箭头。每条线的厚度表示连接的数据宽度。每条线的颜色表示单元之间的连接处的数据传输的活动等级。

现在参考图3，根据一些方面和一些实施例，将布局规划300内的功率分布示出为颜色块的三维网格。块对应于每个点。块的高度表示最大瞬时活动，并且块的颜色表示一段时间内的平均活动。图3示出了表示为块的网格的一段布局规划300。在附图中由不同的图案标识不同的颜色。为了清楚起见，布局规划300在每个维度的点的数量少于20。布局规划300包括区域310，其为宏区域，例如，用于具有可忽略的活动的SRAM的区域。

根据一些方面和一些实施例，由用户选择为了确定峰值瞬时活动的瞬时持续时间。通常，其对应于稳定电网内的瞬时尖峰所需的时间量，其通常在1到100纳秒的范围内。

根据一些方面和一些实施例，一个或多个场景包括在显示的结果中。通过点击场景列表上的复选框，选择在运动计算中要考虑的场景以进行显示。

根据一些方面和一些实施例，在仿真时间范围内对显示进行更新。可以通过输入起始和终止仿真时间或者通过滑动GUI视图中的开始和结束时间滑块，来选择包括在显示中的仿真时间。

根据一些方面和一些实施例，以独特的方式示出活动密度未通过阈值测试的区域。一种方式是用鲜艳的紫色。另一种方式是利用闪烁的颜色。再另一种方式是利用纹理。

优化

给出来自每布局规划位置的活动的估计的信息，则可以优化芯片设计。

一种优化方式是优化布局规划。根据一些方面和一些实施例，由用户通过迭代地改变布局规划和重新运行估计来执行优化过程。根据本发明的一些方面，通过求解成本函数来自动执行优化，其中，每位置范围的活动是该成本函数的输入。根据本发明的其他方面，在成本函数中考虑的一些可能的其他输入将是作为路由拥塞的量度的导线密度和作为总需要的芯片面积的量度的逻辑密度。

然而，通常，优化的目标是下述的一个或两个：使最差情况下的最大瞬时活动最小，所述最差情况下的最大瞬时活动表示芯片的电源网络上的尖峰；以及使最差情况下的平均活动最小，所述最差情况下的平均活动表示散热要求。与不如最优布局规划的布局规划相比，优化的布局规划将具有布置成将高活动的中间逻辑挤压到将具有低活动的芯片的区域的宏观维度。

根据一些方面和一些实施例，优化过程提供了布局规划定义文件，例如，设计交换格式(DEF)文件。根据一些方面和一些实施例，优化过程提供了输出文件，该输出文件具有约束或导引至用于芯片设计过程的后端的布局和布线工具。这可以位于工具控制语言(TCL)或综合设计约束(SDC)文件中。

另一种优化方法是对放置在布局规划中的单元进行优化。在一些方面和一些实施例中，这包括重构逻辑(例如，复制逻辑功能)，以使每个拷贝携带较少的活动，并且二者都可以在布局规划中分开以扩展活动。在一些方面和一些实施例中，这包括配置片上网络技术。优化片上网络的技术可以包括:

确定开关的数量、顺序和位置；

将NoC单元分配到不同的功率域；

将NoC单元分配到不同时钟域；

将NoC的单元分配到不同的逻辑模块层级；

包括并配置服务质量(QoS)带宽调整器；

将优先级和带宽配置分配给虚拟信道；

例示并配置通信量成形逻辑；以及

其他设计配置选项。

拓扑优化应该考虑物理活动密度和芯片上的起始器和目标的IP的QoS(带宽和延迟)要求。

根据一些实施例，如果任何区域没通过阈值测试，则运行优化的另一个迭代。如果达到一定数量的迭代，则认为布局规划和网络列表的组合不兼容。

在本领域技术人员阅读到本公开时，对本领域技术人员显而易见的是，本文描述和示出的每个方面具有分离的部件和特征，在不背离本发明的范围和精神的情况下，所述分离的部件和特征可以从特征和方面容易地分离，或者可以容易地与特征和方面结合，以形成实施例。叙述的任何方法可以以叙述的事件的顺序执行，或者以逻辑上可能的任何其他顺序执行。

通过引用的方式将本说明书引用的所有出版物和专利并入到本文中，如同每个单独的出版物或专利被具体并单独地指明通过引用的方式并入到本文中，并且通过参考公开和描述的方法和/或系统结合引用出版物的方法和/或系统，将其并入到本文中。引用任何出版物是因为其公开日早于申请日，并且不应解释为，由于在先发明而承认本发明没有资格早于该出版物。另外，提供的出版物的日期可能与实际的公开日期不同，这可能需要单独确认。

另外，希望这种等同物包括当前已知的等同物和将来开发的等同物，即，开发的执行相同功能的、与结构无关的任何元件。因此，本发明的范围并不旨在限于本文所示和描述的示例性的实施例。

根据本发明的教导，计算机和计算装置是制品。制品的其他实例包括：驻留在母板上的电子部件、服务器、大型计算机或其他专用计算机，其中的每一个都具有一个或多个处理器(例如，中央处理单元、图形处理单元或微处理器)，所述一个或多个处理器被配置为执行计算机可读程序代码(例如，算法、硬件、固件和/或软件)以接收数据、发送数据、存储数据或者执行方法。

制品(例如，计算机或计算装置)包括：可以包括一系列指令(例如计算机可读程序步骤或编码到其中的代码)的非瞬时性计算机可读介质或存储器。在本发明的某些方面，非瞬时性计算机可读介质包括一个或多个数据存储库。因此，在根据本发明的任何方面的某些实施例中，计算机可读程序代码(或代码)被编码到计算装置的非瞬时性计算机可读介质中。反过来，处理器或模块执行该计算机可读程序代码以使用工具创建或修改现有的计算机辅助设计。如本文所使用的，术语“模块”可以指代一个或多个电路、部件、寄存器、处理器、软件子程序或它们的任意组合。在实施例的其他方面中，创建或修改所述计算机辅助设计被实现为基于web的软件应用程序，其中，接收涉及计算机辅助设计或工具或计算机可读程序代码的数据的部分，或将其传送到主机的计算装置。

利用多种方式实现根据本发明的各个方面的制品或系统：利用一个或多个不同的处理器或微处理器、易失性和/或非易失性存储器和外围设备或外围控制器；利用集成的微控制器，所述微控制器具有处理器、本地易失性和非易失性存储器、外围设备和输入/输出引脚；离散逻辑，其实现制品或系统的固定版本；以及可编程逻辑，其实现制品或系统的版本，并可通过本地或远程接口重新编程。无论是在逻辑上还是通过由处理器执行的一组命令，该逻辑可以实现控制系统。

因此，前述部分仅示出并入到本发明的各个实施例的各个方面和原理。应当理解，本领域的普通技术人员将能够设计各种布置，尽管本文没有明确地描述或示出，但是它们体现了本发明的原理并包括在其精神和范围内。另外，所有实施例和本文引用的条件语言主要旨在帮助读者理解本发明的原理和发明人贡献的概念，以促进本领域的发展，并且应解释为不限于这种具体叙述的示例和条件。另外，本文的所有陈述，陈述的本发明的原理、方面和实施例以及其中的具体实施例旨在包括其结构和功能的等同物。另外，希望这种等同物包括当前已知的等同物和将来开发的等同物，即，开发的执行相同功能的、与结构无关的任何元件。

应当注意，除非上下文另有明确说明，如本文和所附的权利要求书中所使用的，单数形式的“一”，“一个”和“该”包括复数对象。还应当注意，权利要求书可撰写成排除任何任选的元素。因此，本声明旨在作为使用这类排除性术语(例如，“仅”，“只”等，以及对权利要求的元素的叙述，或者使用“否定”限制)的基础。

除非另有定义，本文使用的所有技术和科学术语具有本发明所属领域中的普通技术人员通常理解的相同的含义。在本发明的实践中也可以使用类似或等同于本文描述的方法和材料的任何方法和材料。还描述了代表性的示例性方法和材料。

因此，并不旨在将本发明的范围限于本文描述和讨论的各个方面和实施例。相反，本发明的范围和精神由所附的权利要求书体现。

Claims (9)

1.一种用于估计布局规划内的活动分布的方法，所述方法包括：

接收作为输入的、描述多个单元中的每个单元的位置的信息；

接收作为输入的、描述多个单元中的每个单元的活动量的信息；以及

根据所述多个单元中的至少一个单元的位置和所述多个单元中的至少一个单元的活动量，计算位置范围的活动量。

2.根据权利要求1所述的方法，进一步包括：

显示所述布局规划的图像；以及

在所述布局规划内，显示所述多个单元中的至少一个单元，

其中，所述多个单元中的至少一个单元的显示表示所述活动量。

3.根据权利要求1所述的方法，进一步包括：

显示所述布局规划；以及

在所述布局规划内，显示所述多个单元中的至少两个单元之间的连接，

其中，连接的显示表示所述活动量。

4.根据权利要求1所述的方法，进一步包括：运行函数以估计所述多个单元的位置，从而导出描述NoC的多个单元中的每一个单元的位置的信息。

5.根据权利要求1所述的方法，进一步包括：运行函数以导出描述多个单元中的每一个单元的活动量的信息。

6.根据权利要求5所述的方法，其中，所述函数是NoC内的通信量的仿真。

7.根据权利要求1所述的方法，进一步包括：改变多个单元中的至少一个单元的位置，以使得所述位置在布局规划的具有比所述输入信息描述的位置低的活动密度的区域中。

8.一种在布局规划中布置多个单元的方法，其中，所述布置使用描述多个单元的活动的信息。

9.至少一个存储可执行代码的非瞬时计算机可读介质，所述可执行代码在被执行时，使计算装置估计布局规划内的活动分布。