CN105740161A - 数据储存装置以及快闪存储器控制方法 - Google Patents

数据储存装置以及快闪存储器控制方法 Download PDF

Info

Publication number
CN105740161A
CN105740161A CN201410758930.3A CN201410758930A CN105740161A CN 105740161 A CN105740161 A CN 105740161A CN 201410758930 A CN201410758930 A CN 201410758930A CN 105740161 A CN105740161 A CN 105740161A
Authority
CN
China
Prior art keywords
flash memory
instruction
data
selective examination
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410758930.3A
Other languages
English (en)
Inventor
颜伟伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN105740161A publication Critical patent/CN105740161A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种高可靠度快闪存储器控制技术。耦接于一主机与一快闪存储器之间的控制单元包括对操作于该快闪存储器的指令作指令统计，并基于指令统计的结果触发对该快闪存储器作抽查与维护。在一种实施方式中，该控制单元是将不通过抽查的危险区块的数据完整搬移至该快闪存储器的多区块中一闲置区块。

Description

数据储存装置以及快闪存储器控制方法
技术领域
本发明有关于数据储存装置，特别有关于快闪存储器(flashmemory)控制技术。
背景技术
现今数据储存装置常以快闪存储器(flashmemory)为储存媒体，常见型式包括与非门型快闪存储器(即NANDflash)…等。
快闪存储器常用作记忆卡(memorycard)、通用串行总线闪存装置(USBflashdevice)、固态硬碟(SSD)…等产品。另外有一种应用是采多晶片封装、将快闪存储器与其控制器包装在一起─称为嵌入式快闪存储器模块(如eMMC)。
快闪存储器的实体空间通常包括多个区块(blocks)。各区块包括多页(pages)。一区块需要完整抹除(erase)后方能被重新配置。快闪存储器的数据更新并非对同样储存空间作复写，而是将更新数据储存在闲置空间，至于旧储存内容则转为无效。快闪存储器如此操作特性使得其储存空间的管理明显复杂、且不同于其他类型的储存记忆元件。针对快闪存储器而特别设计的快闪存储器控制器相应产生。
特别是，随着制程技术发展，快闪存储器的空间密度剧增，相对的，数据状态保持(dataretention)更易受到外在环境影响。例如，高温、或低温环境都容易使得数据转态，超过数据检查与校错(ecc)程序所能应付的错误位元量(即错误位元量超过一无力校错量)，数据将永久遗失。
发明内容
针对快闪存储器所实现的数据储存装置，本发明揭示了一种自发抽查与维护快闪存储器的程序，避免久未翻新的区块所储存的数据失效。如此一来，快闪存储器数据可靠度提升。
根据本发明一种实施方式所提供的数据储存装置包括：一快闪存储器；以及一控制单元。该控制单元耦接于一主机与该快闪存储器之间，包括根据该主机的指示操作该快闪存储器。该控制单元还对操作于该快闪存储器的指令作指令统计，并基于指令统计的结果触发对该快闪存储器作抽查与维护。在一种实施方式中，该控制单元是将不通过抽查的危险区块的数据完整搬移至该快闪存储器的多区块中一闲置区块。
根据本发明另外一种实施方式所揭示的快闪存储器控制方法包括以下步骤：于操作一快闪存储器时更对操作于该快闪存储器的指令作指令统计；并且，基于上述指令统计的结果触发对该快闪存储器作抽查与维护。一种实施方式还将不通过抽查的危险区块的数据完整搬移至该快闪存储器的多区块中一闲置区块。
下文特举实施例，并配合附图，详细说明本发明内容。
附图说明
图1图解了根据本发明一种实施方式所实现的一数据储存装置100；以及
图2是本发明的流程图。
符号说明
100～数据储存装置；102～快闪存储器；
104～控制单元；106～主机；
110～系统内程序区块；112～闲置区块；
114～数据区块集合；120～微控制器；
122～随机存取存储器；124～只读存储器；
BLK_ED～危险区块；
BLK_S～用以完整储存BLK_ED内容的闲置区块；
C_BLK～数据接收区块；
S202…S210～步骤。
具体实施方式
以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照权利要求书界定。
图1图解了根据本发明一种实施方式所实现的一数据储存装置100，其中包括一快闪存储器102以及一控制单元104。控制单元104耦接于一主机106与该快闪存储器102之间。
快闪存储器102的空间规划如下：系统内程序区块110、闲置区块112、数据接收区块C_BLK、以及数据区块集合114。系统内程序区块110用于储存系统内程序(in-systemprograms)。数据接收区块C_BLK由闲置区块112提供，不再用作接收数据后将推入数据区块集合114。
控制单元104包括一微控制器120、一随机存取存储器122(如SRAM)以及一只读存储器124。只读存储器124存有只读程序码(如，ROMcode)。微控制器120藉由执行该只读存储器124所载的只读程序码或/以及该快闪存储器102系统内程序区块110所载的系统内程序运作，使该控制单元104除了根据主机106所下达的指示操作该快闪存储器102，更对操作于该快闪存储器102的指令作指令统计，并基于指令统计的结果触发对该快闪存储器102作抽查与维护。如此一来，控制单元104将自发抽查与维护该快闪存储器102，将明显解决久未翻新的区块所储存的数据失效问题。快闪存储器数据可靠度提升。随机存取存储器122的空间可用来作指令统计的统计数据暂存。此外，统计的指令不限定为主机106下达的指令，由微控制器120所执行的程序所主导的快闪存储器102操作指令亦可为指令统计目标。
在一种实施方式中，控制单元104是将不通过抽查的危险区块的数据完整搬移至该快闪存储器102的多区块中一闲置区块。根据一种实施方式，不通过抽查的该危险区块中，至少一页经错误检查与校错运算(ecc)所得的错误位元量虽未达一无力校错量、但已超过一临界位元量。
例如，倘若数据区块集合114经抽查有危险区块BLK_ED存在(即，存有“濒损页”，该“濒损页”经错误检查与校错运算(ecc)所得的错误位元量虽未达一无力校错量、但已超过一临界位元量)，则控制单元104会将不通过抽查的危险区块BLK_ED的数据完整搬移至选自该快闪存储器102的闲置区块112的一区块BLK_S。如此区块数据完整搬移动作还可达到“平均抹写(wearleveling)”的目的。在一种实施方式中，该控制单元104单次抽查是对该快闪存储器102的多区块之一的局部作错误检查与校错运算，例如，抽查该快闪存储器102的这些区块中抹除计数(erasecount)较低的区块之一。如此一来，久未变动的区块数据会被控制单元104自发抽查，即便发生环境所致的数据转态、导致濒临损毁，也可藉控制单元104如此自发的抽查与维护及时处置。
控制单元104所统计的指令可为施行于该快闪存储器102上的读取指令(readcommand)、写入指令(writecommand)、抹除指令(erasecommand)、多区块数据整合指令(garbagecollectioncommand)…等。
图2根据本发明一种实施方式以流程图图解快闪存储器102的控制程序。数据储存装置100的电源启动后，控制单元104包括根据主机106指示操作该快闪存储器102。所揭示技术还以步骤S202对操作于该快闪存储器102上的指令作指令统计。统计的指令不限定为主机106下达的指令，由微控制器120所执行的程序所主导的快闪存储器102操作指令亦可为指令统计目标。图2实施例统计的指令为读取指令、或/以及写入指令、或/以及抹除指令、或/以及多区块数据整合指令。若步骤S204判断出每有n1笔读取指令发生、或每有n2笔写入指令发生、或每有n3笔抹除指令发生、或每有n4笔多区块数据整合指令，流程进行步骤S206，抽查该快闪存储器102内的数据。一种实施方式是对该快闪存储器102的多区块之一的局部作错误检查与校错运算。步骤S208判断抽查数据是否濒临损毁(例如，是否有抽查页经错误检查与校错运算所得的错误位元量虽未达一无力校错量、但已超过一临界位元量)。倘若已有抽查数据濒临损毁，流程进行步骤S210，将抽查出的危险区块的数据完整搬移至该快闪存储器102的闲置区块112之一。倘若步骤S208没有发现濒临损毁的抽查数据，流程回到步骤S202。此外，倘若步骤S204所监控的各种状况都不成立，流程同样回到步骤S202。
一种实施方式是令n4为1，即每发生多区块数据整合指令(garbagecollectioncommand)即对快闪存储器102作抽查与维护。
基于以上技术内容，本发明还更涉及快闪存储器的控制方法，不限定以特定架构的控制单元实现。此外，其他采用同样概念控制一快闪存储器的技术都属于本案所欲保护的范围。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟悉本技术领域者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当由权利要求书界定为准。

Claims (20)

1.一种数据储存装置，包括：
一快闪存储器；以及
一控制单元，耦接于一主机与该快闪存储器之间，并根据该主机的指示操作该快闪存储器；其中：
该控制单元更对操作于该快闪存储器的指令作指令统计，并基于指令统计的结果触发对该快闪存储器作抽查与维护。
2.如权利要求1所述的数据储存装置，其特征在于：
该控制单元将不通过抽查的危险区块的数据完整搬移至该快闪存储器的多区块中一闲置区块。
3.如权利要求2所述的数据储存装置，其特征在于：
不通过抽查的该危险区块中，至少一页经错误检查与校错运算所得的错误位元量虽未达一无力校错量、但已超过一临界位元量。
4.如权利要求2所述的数据储存装置，其特征在于：
该控制单元于对该快闪存储器每完成n1笔读取指令后，触发对该快闪存储器作抽查与维护；且n1为数字。
5.如权利要求2所述的数据储存装置，其特征在于：
该控制单元于对该快闪存储器每完成n2笔写入指令后，触发对该快闪存储器作抽查与维护；且n2为数字。
6.如权利要求2所述的数据储存装置，其特征在于：
该控制单元于对该快闪存储器每完成n3笔抹除指令后，触发对该快闪存储器作抽查与维护；且n3为数字。
7.如权利要求2所述的数据储存装置，其特征在于：
该控制单元于对该快闪存储器每完成n4笔多区块数据整合指令后，触发对该快闪存储器作抽查与维护；且n4为数字。
8.如权利要求7所述的数据储存装置，其特征在于：n4为1。
9.如权利要求2所述的数据储存装置，其特征在于：该控制单元单次抽查是对该快闪存储器的多区块之一的局部作错误检查与校错运算。
10.如权利要求9所述的数据储存装置，其特征在于：该控制单元抽查该快闪存储器的这些区块中抹除计数较低的区块之一。
11.一种快闪存储器控制方法，包括：
于操作一快闪存储器时更对操作于该快闪存储器的指令作指令统计；并且
基于上述指令统计的结果触发对该快闪存储器作抽查与维护。
12.如权利要求11所述的快闪存储器控制方法，其特征在于：还包括：
将不通过抽查的危险区块的数据完整搬移至该快闪存储器的多区块中一闲置区块。
13.如权利要求12所述的快闪存储器控制方法，其特征在于：
不通过抽查的该危险区块中，至少一页经错误检查与校错运算所得的错误位元量虽未达一无力校错量、但已超过一临界位元量。
14.如权利要求12所述的快闪存储器控制方法，其特征在于：还包括：
于对该快闪存储器每完成n1笔读取指令后，触发对该快闪存储器作抽查与维护；
其中，n1为数字。
15.如权利要求12所述的快闪存储器控制方法，其特征在于：还包括：
于对该快闪存储器每完成n2笔写入指令后，触发对该快闪存储器作抽查与维护；
其中，n2为数字。
16.如权利要求12所述的快闪存储器控制方法，其特征在于：还包括：
于对该快闪存储器每完成n3笔抹除指令后，触发对该快闪存储器作抽查与维护；
其中，n3为数字。
17.如权利要求12所述的快闪存储器控制方法，其特征在于：还包括：
于对该快闪存储器每完成n4笔多区块数据整合指令后，触发对该快闪存储器作抽查与维护，
其中，n4为数字。
18.如权利要求17所述的快闪存储器控制方法，其特征在于：其中n4为1。
19.如权利要求12所述的快闪存储器控制方法，其特征在于：单次抽查是对该快闪存储器多区块的一的局部作错误检查与校错运算。
20.如权利要求19所述的快闪存储器控制方法，其特征在于：是抽查该快闪存储器的这些区块中抹除计数较低的区块之一。
CN201410758930.3A 2014-11-03 2014-12-11 数据储存装置以及快闪存储器控制方法 Pending CN105740161A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103138007A TWI520140B (zh) 2014-11-03 2014-11-03 資料儲存裝置以及快閃記憶體控制方法
TW103138007 2014-11-03

Publications (1)

Publication Number Publication Date
CN105740161A true CN105740161A (zh) 2016-07-06

Family

ID=55810284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410758930.3A Pending CN105740161A (zh) 2014-11-03 2014-12-11 数据储存装置以及快闪存储器控制方法

Country Status (3)

Country Link
US (1) US20160124806A1 (zh)
CN (1) CN105740161A (zh)
TW (1) TWI520140B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110888591A (zh) * 2018-09-07 2020-03-17 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10042701B2 (en) * 2015-09-29 2018-08-07 Apple Inc. Storing address of spare in failed memory location
TWI632458B (zh) * 2016-03-09 2018-08-11 慧榮科技股份有限公司 儲存裝置及其控制單元、可用於儲存裝置的資料搬移方法
TWI608350B (zh) 2016-03-09 2017-12-11 慧榮科技股份有限公司 儲存裝置及其控制單元、可用於儲存裝置的資料搬移方 法
CN106980473B (zh) * 2017-03-30 2020-02-18 四川长虹电器股份有限公司 提升eeprom读写可靠性及速率的方法
CN114327240A (zh) * 2020-09-29 2022-04-12 慧荣科技股份有限公司 计算机可读存储介质、闪存存储器的数据存储方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103455319A (zh) * 2012-05-31 2013-12-18 慧荣科技股份有限公司 数据储存装置与快闪存储器控制方法
CN103678157A (zh) * 2012-09-20 2014-03-26 慧荣科技股份有限公司 数据储存装置以及快闪存储器控制方法
CN103678027A (zh) * 2012-09-12 2014-03-26 旺宏电子股份有限公司 存储器装置及其操作方法、控制方法和存储器控制器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5265883B2 (ja) * 2007-05-24 2013-08-14 株式会社メガチップス メモリアクセスシステム
US9189385B2 (en) * 2010-03-22 2015-11-17 Seagate Technology Llc Scalable data structures for control and management of non-volatile storage
CN103329103B (zh) * 2010-10-27 2017-04-05 希捷科技有限公司 使用用于基于闪存的数据存储的自适应ecc技术的方法和设备
US20140059278A1 (en) * 2011-11-14 2014-02-27 Lsi Corporation Storage device firmware and manufacturing software
US9329991B2 (en) * 2013-01-22 2016-05-03 Seagate Technology Llc Translation layer partitioned between host and controller
US20160027521A1 (en) * 2014-07-22 2016-01-28 NXGN Data, Inc. Method of flash channel calibration with multiple luts for adaptive multiple-read

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103455319A (zh) * 2012-05-31 2013-12-18 慧荣科技股份有限公司 数据储存装置与快闪存储器控制方法
CN103678027A (zh) * 2012-09-12 2014-03-26 旺宏电子股份有限公司 存储器装置及其操作方法、控制方法和存储器控制器
CN103678157A (zh) * 2012-09-20 2014-03-26 慧荣科技股份有限公司 数据储存装置以及快闪存储器控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110888591A (zh) * 2018-09-07 2020-03-17 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
CN110888591B (zh) * 2018-09-07 2023-05-30 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法

Also Published As

Publication number Publication date
TWI520140B (zh) 2016-02-01
US20160124806A1 (en) 2016-05-05
TW201618113A (zh) 2016-05-16

Similar Documents

Publication Publication Date Title
CN107608908B (zh) 用于数据储存装置的磨损平均方法
CN109634517B (zh) 进行存取管理的方法、记忆装置、电子装置和其控制器
US10564690B2 (en) Power interrupt management
CN105740161A (zh) 数据储存装置以及快闪存储器控制方法
US10474573B2 (en) Method for managing flash memory module and associated flash memory controller and electronic device
KR101491943B1 (ko) 트랜잭션 로그 복구
WO2015058652A1 (en) Wear leveling method and apparatus and storage medium cross-reference to related applications
CN103995784A (zh) 快闪存储器控制器与存储装置以及快闪存储器控制方法
KR20110121897A (ko) 사용자 장치 및 그것의 프로그램 페일 처리 방법
US9213634B2 (en) Efficient reuse of segments in nonoverwrite storage systems
US10642731B2 (en) Memory management method and storage controller
CN104123196A (zh) 增强数据可靠性的系统以及方法
CN104205229A (zh) 功率损耗恢复中的固态驱动器管理
US20190155507A1 (en) Method for performing system backup in a memory device, associated memory device and controller thereof, and associated electronic device
CN107193485B (zh) 储存装置、其控制单元、及可用于储存装置的数据储存方法
CN111767007B (zh) 用于闪存的写入管理机制
US10635583B2 (en) Memory management method and storage controller
US10656846B2 (en) Operating method of memory system
EP3504627B1 (en) Read operation redirect
US11094381B2 (en) Rapid restart protection for a non-volatile memory system
CN105740171A (zh) 一种ftl数据回收时掉电保护的方法
CN104951241A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160706

WD01 Invention patent application deemed withdrawn after publication