CN105721102B

CN105721102B - 传输符号编码的传送流中的纠错码的存储器高效的方法

Info

Publication number: CN105721102B
Application number: CN201510885387.8A
Authority: CN
Inventors: 达莱·F·斯托利茨卡
Original assignee: Samsung Display Co Ltd
Current assignee: Samsung Display Co Ltd
Priority date: 2014-12-04
Filing date: 2015-12-04
Publication date: 2020-11-17
Anticipated expiration: 2035-12-04
Also published as: KR20160068690A; TWI689180B; CN105721102A; US10432353B2; EP3029842A1; EP3029842B1; KR102510034B1; TW201631921A; US20160164631A1

Abstract

提供一种传输符号编码的传送流中的纠错码(ECC)的存储器高效的方法，该方法包括：将来自数据源的数据流编码成数据符号；从数据符号生成第一ECC；将第一ECC编码成第一纠错码(ECC)符号；将数据符号和第一ECC符号融合到传送流中，第一ECC符号在数据符号之前被融合到传送流中；以及经由通信链路将所融合的传送流传送到汇入设备，第一ECC符号在数据符号之前被传送。

Description

传输符号编码的传送流中的纠错码的存储器高效的方法

相关申请的交叉引用

本申请要求2014年12月4日递交的、编号为62/087,772的美国临时申请的优先权和权益，该美国临时申请的全部内容通过引用合并于此。

技术领域

本发明实施例的方面涉及传输符号编码的传送流中的纠错码的方法。

背景技术

可使用串行数据链路(例如一次一位，例如用光纤线缆链路)实施高速数据传送。数据流可由成串行化顺序(“字节”)的多个位组(例如8位组)组成。可使用诸如用8b/10b编码的DC平衡来在传送前对数据流(“数据字节”)进行编码(例如，可将8位字节转换成10位符号)，以便被传送的0位(即，表示二进制值“0”的位)的数目与被传送的1位(即，表示二进制值“1”的位)的数目相等(或基本相等，例如相差不多于一个或两个)，且没有0位或1位的单一负担(例如，不多于5个连续的0位或1位)。然后，在接收侧上，例如用相应的10b/8b解码，将编码的数据流解码，以恢复原始数据流。这些技术可例如用DC平衡帮助时钟恢复和相位恢复，例如帮助接收设备确定所传送的编码数据的传送速率。

在数据传送中可使用诸如汉明码、里德-所罗门码或者低密度奇偶校验(LDPC)码之类的前向纠错(FEC)码，以通过提供用于查错和纠错的冗余位或字节(“奇偶位”或“奇偶字节”)来改进通信的可靠性。这些奇偶位或字节伴随数据传送(数据位或字节)并允许接收者验证正确数据被发送，并可甚至允许接收者有能力纠正传送中有限数目的错误。汉明码相对更直接和有效，但仅纠正有限数目的错误(例如，很少的位)。里德-所罗门码和LDPC码比汉明码计算强度更大，但提供明显更多的错误被检测或纠正(例如，整个字节)。

前向纠错也可与DC平衡组合。例如，可针对数据流(数据字节)生成奇偶位或字节用于前向纠错，并且在传送前，通过DC平衡将数据和奇偶位或字节编码成符号。然后接收者对符号进行解码，并使用被解码的数据位或字节上的被解码的奇偶位或字节来执行错误检测和纠正。然而，这引入了在数据传送期间引入错误的问题。例如，遭破坏的符号可映射成无效符号或表示不同字节的有效符号，因此引起传送中的与一位错误一样小的错误，从而导致在所接收的数据和奇偶中的多个位错误(例如，可包括8个分离的位错误的整个字节)。这可呈现针对诸如汉明码的低成本FEC算法的问题，或被迫使用更复杂的FEC算法(例如里德-所罗门或LDPC)来提供从一个或多个字节错误而非仅很少个位错误来恢复的能力，这增大了编码器和解码器复杂度。

在该背景技术部分中公开的上述信息仅用于增进对本发明的背景的理解，因此，其可包含不构成对于本领域普通技术人员已知的现有技术的信息。

发明内容

本发明实施例的方面致力于传输符号编码的传送流中的纠错码(ECC)的存储器高效的方法。

本发明实施例的方面致力于将前向纠错(FEC)算法功能置于将数据流编码成符号之后且在从符号解码数据流之前，以及将FEC算法生成的纠错码(ECC)插入到主数据流中的方法。本发明的更进一步的实施例致力于创建被编码的传送流的ECC、在被编码的传送流之前传输ECC、提取并缓存ECC，以及使用ECC对解码之前所接收的传送流中的错误进行纠正(下文中称作“基于符号的纠错”)。通过在被编码的传送流之前传送ECC，同时执行纠错，接收器处的缓存器可仅存储ECC，而非传送流。这减小了接收器处的缓存器存储器的大小，并且结果，减小了接收器的大小和复杂度，并减小了总系统成本。

附加的实施例致力于降低纠正高速传送流的成本和延迟。通过示例的方式，一些实施例致力于通过使简单FEC算法(例如具有一位或两位错误纠正或检测的汉明码)能够纠正被编码的传送流来降低成本。如此，可避免诸如里德-所罗门或LDPC之类的更复杂的FEC算法，这可将等同编码/解码解决方案的复杂度(例如，逻辑门数量)降低一个数量级。这也可使能够避免诸如水平和垂直奇偶校验(及其关联的大量包缓存)之类的高延迟解决方案。

根据本发明的一些示例性实施例，提供一种传输传送流中的纠错码(ECC)的方法，该方法包括：由处理器将来自数据源的数据流编码成数据符号；由所述处理器从所述数据符号生成第一ECC；由所述处理器将所述第一ECC编码成第一纠错码(ECC)符号；由所述处理器将所述数据符号和所述第一ECC符号融合到所述传送流中，所述第一ECC符号在所述数据符号之前被融合到所述传送流中；以及由所述处理器将所融合的传送流经由通信链路传送至汇入设备，所述第一ECC符号在所述数据符号之前被传送。

在一实施例中，将所述数据流编码成所述数据符号和将所述第一ECC编码成所述第一ECC符号包括相同的编码技术。

在一实施例中，所述方法进一步包括：由所述处理器从所述第一ECC生成第二ECC；以及由所述处理器将所述第二ECC编码成第二ECC符号，其中将所述数据符号和所述第一ECC符号融合包括：由所述处理器将所述第二ECC符号融合到所述传送流中。

在一实施例中，将所述第一ECC编码包括：由所述处理器，将第一控制符号在所述第一ECC符号之前插入所述传送流中，并将第二控制符号在所述第一ECC符号与所述数据符号之间插入到所述传送流。

在一实施例中，传送所融合的传送流包括：由所述处理器将所融合的传送流串行化；以及由所述处理器在串行数据链路上将串行化的传送流传送到所述汇入设备。

在一实施例中，所述方法进一步包括由所述处理器将所述数据符号缓存在数据流缓存器中。

根据本发明的一些示例性实施例，提供一种用于从包括传输纠错码(ECC)的传送流提取数据流的方法，该方法包括：由汇入设备的处理器经由通信链路接收来自源设备的所述传送流；由所述处理器从所接收的传送流提取纠错码(ECC)符号；由所述处理器将所述ECC符号解码成第一ECC；由所述处理器缓存所述第一ECC；由所述处理器从所述传送流提取数据符号；由所述处理器用所缓存的第一ECC纠正所述数据符号中的错误；以及由所述处理器将经纠正的数据符号解码成由所述汇入设备输出的数据流。

在一实施例中，将所述ECC符号解码成所述第一ECC和将经纠正的数据符号解码成所述数据流包括相同的解码技术。

在一实施例中，将所述ECC符号解码包括：由所述处理器将所述ECC符号解码成第二ECC；以及由所述处理器用所述第二ECC纠正所述第一ECC中的错误，并且缓存所述第一ECC包括：由所述处理器缓存经纠正的第一ECC，并且纠正所述数据符号中的错误包括：由所述处理器用所缓存的经纠正的第一ECC纠正所述数据符号中的错误。

在一实施例中，提取所述ECC符号包括：由所述处理器识别所述ECC符号与所述数据符号之间的并来自所述传送流的控制符号。

在一实施例中，接收所述传送流包括：由所述处理器通过串行数据链路接收来自所述源设备的所述传送流；以及由所述处理器将所接收的传送流解串行化。

根据本发明的一些示例性实施例，提供一种传输传送流中的纠错码(ECC)的方法，该方法包括：由源设备的第一处理器将来自数据源的数据流编码成第一数据符号；由所述第一处理器从所述第一数据符号生成ECC；由所述第一处理器将所述ECC缓存在所述源设备处直至已符合标准；由所述第一处理器将所述第一数据符号和所缓存的ECC融合到所述传送流中，所缓存的ECC在所述第一数据符号之前被融合到所述传送流中；由所述第一处理器将所融合的传送流经由通信链路传送至汇入设备，所缓存的ECC在所述第一数据符号之前被传送；由所述汇入设备的第二处理器接收来自所述源设备的所接收的传送流；由所述第二处理器从所接收的传送流提取所述ECC；由所述第二处理器将所述ECC缓存在所述汇入设备处；由所述第二处理器从所接收的传送流提取第二数据符号；由所述第二处理器用在所述汇入设备处缓存的ECC纠正所述第二数据符号中的错误；以及由所述第二处理器将经纠正的第二数据符号解码成由所述汇入设备输出的经纠正的数据流。

在一实施例中，将所述第一数据符号和所缓存的ECC融合包括：由所述第一处理器用控制符号对所述源设备处的所缓存的ECC进行编帧；以及由所述第一处理器将所述第一数据符号和所编帧的ECC融合到所述传送流中。

在一实施例中，对所缓存的ECC进行编帧包括：由所述第一处理器，将所述控制符号的第一控制符号在所缓存的ECC之前插入到所述传送流中，并将所述控制符号的第二控制符号在所缓存的ECC之后插入到所述传送流中。

在一实施例中，传送所融合的传送流包括：由所述第一处理器将所融合的传送流串行化；以及由所述第一处理器在串行数据链路上将串行化的传送流传送到所述汇入设备。

在一实施例中，所述方法进一步包括：由所述第一处理器将所述第一数据符号缓存在数据流缓存器中。

在一实施例中，所述标准包括所述ECC中的一个或多个达到预设长度，所述ECC不处于充分的DC平衡，并且ECC中的变换的数目低于预设值。

在一实施例中，从所接收的传送流提取所述ECC包括：由所述第二处理器从所接收的传送流提取经编帧的ECC；以及由所述第二处理器，通过识别和移除所述经编帧的ECC之前的第一控制符号和所述经编帧的ECC之后的第二控制符号，将所述经编帧的ECC解帧成所述ECC。

根据本发明的一些示例性实施例，提供一种传输传送流中的纠错码(ECC)的方法，该方法包括：由符号编码器将来自数据源的数据流编码成数据符号；由纠错码(ECC)编码器从数据符号生成第一ECC；由所述符号编码器将所述第一ECC编码成第一纠错码(ECC)符号；由多路复用器将所述数据符号和所述第一ECC符号融合到所述传送流中，所述第一ECC符号在所述数据符号之前被融合到所述传送流中；以及由传送器将所融合的传送流经由通信链路传送至汇入设备，所述第一ECC符号在所述数据符号之前被传送。

根据本发明的一些示例性实施例，提供一种用于从包括传输纠错码(ECC)的传送流提取数据流的方法，该方法包括：由接收器经由通信链路接收来自源设备的所述传送流；由处理器从所接收的传送流提取纠错码(ECC)符号；由符号解码器将所述ECC符号解码成第一ECC；由缓存器存储器缓存所述第一ECC；由所述处理器从所述传送流提取数据符号；由ECC解码器用所缓存的第一ECC纠正所述数据符号中的错误；以及由所述符号解码器将经纠正的数据符号解码成由所述汇入设备输出的数据流。

相应地，本发明实施例提供传输符号编码的传送流中的纠错码(ECC)的方法以及使用该方法的装置，该方法和装置明显降低了存储器需求、大小、复杂度和数据传送汇入设备(接收器)的成本，降低了源设备(发送器)的复杂度和成本，并导致数据流可用减小或最小化的延迟恢复。

附图说明

附图与说明书一起例示本发明的示例性实施例。这些附图与其描述一起用于更好地解释本发明的方面和原理。

图1是例示根据本发明一些示例性实施例的用于传输符号编码的传送流中的ECC的系统的示意图。

图2是根据本发明一些示例性实施例的传送符号编码的传送流中的ECC的方法的流程图。

图3是根据本发明的例如图2的实施例的一些示例性实施例的传送流编码器的框图。

图4是根据本发明一些示例性实施例的接收符号编码的传送流中的ECC的方法的流程图。

图5是根据本发明的例如图4的实施例的一些示例性实施例的传送流解码器的框图。

图6是根据本发明一些示例性实施例的传送符号编码的传送流中的ECC的方法的流程图。

图7是根据本发明的例如图6的实施例的一些示例性实施例的传送流编码器的框图。

图8是根据本发明一些示例性实施例的接收符号编码的传送流中的ECC的方法的流程图。

图9是根据本发明的例如图8的实施例的一些示例性实施例的传送流解码器的框图。

具体实施方式

现在将参照附图描述本发明的示例实施例。图中，相同或相似的参考编号始终指代相同或相似的元件。

本文描述的根据本发明实施例的编码器、解码器和/或任何其它相关设备或组件可利用任何适当的硬件、固件(例如专用集成电路)、软件，或软件、固件和硬件的适当组合来实施。例如，编码器和解码器的各种组件可形成在一个集成电路(IC)芯片上或形成在分离的IC芯片上。进一步，编码器或解码器的各种组件可在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上实施，或与编码器或解码器形成在同一基板上。

进一步，编码器和解码器的各种组件可以是在一个或多个计算设备中的、在一个或多个处理器上运行的过程或线程，用于执行计算机程序指令并与其它系统组件交互，来执行本文描述的各种功能。计算机程序指令存储在存储器中，存储器可使用诸如例如随机存取存储器(RAM)之类的标准存储器设备在计算设备中实施。计算机程序指令也可存储在诸如例如CD-ROM、闪存驱动或类似设备之类的其它非瞬时性计算机可读介质中。另外，本领域技术人员应当认识到，各种计算设备的功能可组合或集成到单个计算设备中，或者特定计算设备的功能可跨一个或多个其它计算设备分布，而不背离本发明的范围。

本发明的方面可应用于两个连接的设备(例如一个具有源，且一个具有汇入(sink))之间的诸如从源至显示器(例如，使用显示端口接口)之类的任何编码流，等。

图1是例示根据本发明一些示例性实施例的用于传输符号编码的传送流中的ECC的系统10的示意图。

系统10包括：包括或连接至数据源(例如，CD、DVD、蓝光、硬驱动、移动电话或其它数据源)102的源设备100(例如，DVD驱动)；接收(或汇入)设备200(例如，可包括用于驱动显示面板的电路的显示设备或具有数据汇入的其它设备)；以及用于在源设备100和汇入设备200之间传送数据的通信链路300(例如，电线、高速串行数据链路，诸如同轴电缆、以太网线缆或类似物)。源设备100和汇入设备200可各自包含用于执行本文描述的方法以及对本领域普通技术人员来说将显而易见可从本申请推导出的方法的处理器(例如，微处理器和存储器、硬线电路、可编程逻辑阵列等)。可利用系统10来实施其中数据被嵌入符号中并需要数据纠正的任何实时通信系统。例如，可利用系统10来方便于在机顶盒和TV之间、在移动电话或笔记本与显示设备之间、在服务器之间、以及在类似设备之间的通信。

图2是根据本发明一些示例性实施例的传送符号编码的传送流中的ECC的方法的流程图S100。本文公开的这种和其它方法可实施为例如由诸如微处理器之类的处理器(或其它计算设备)或者两个或多个处理器执行的一系列计算机指令。处理器可执行计算机程序指令并与其它系统组件交互来执行本文描述的各种功能。计算机程序指令可存储在使用诸如例如随机存取存储器(RAM)之类的标准存储器设备实施的存储器中。计算机程序指令也可存储在诸如例如CD-ROM、闪存驱动或类似设备之类的其它非瞬时性计算机可读介质中。方法也可使用硬件电路(例如，晶体管、电容器、逻辑门、现场可编程门阵列(FPGA)等)、或者硬件电路、软件和固件的组合来实施，这对本领域普通技术人员来说将是显而易见的。

图3是根据本发明的例如图2的实施例的一些示例性实施例的源设备(例如，传送流编码器)100的框图。本文公开的该逻辑电路和其它逻辑电路，例如图5、图7和图9的逻辑电路，可实施为例如硬件电路(例如，与/或门、多路复用器、放大器等)、FPGA、固件、或由诸如微处理器之类的适当处理器执行的软件的布局，或者实施为硬件、软件(例如存储在存储器中并在计算机或微处理器上执行的计算机指令)、和固件的任何适当组合的布局，如本领域技术人员所知道的那样。

参照图2至图3，处理开始，并且在动作S110中，由数据源102供应的数据流103被第一多路复用器104接收，并转发至符号编码器106。然后，符号编码器106将数据流103编码成符号(例如，数据符号)105。数据流103可包括例如要从诸如视频源设备之类的数据源102传送到诸如显示设备之类的接收(或汇入)设备200的8位字节的数据。

在一些示例中，数据字节可表示要在显示设备的显示面板上显示的图像数据。此数据符号编码可一次对来自数据流103的数据字节(例如每个包中的8或64个字节)的集合(或包)执行。来自数据流103的数据字节的每个包被编码成稍后添加到传送流115的数据符号105的相应包。

在一些示例中，符号编码器106可以是8/10编码器(8位字节作为输入，10位符号作为输出)并生成10位符号的数据符号105，以便数据流103的每个字节由数据符号105之一表示。这样的编码例如对创建DC平衡的流(具有基本相同数目的0位与1位)、对执行时钟恢复或相位恢复、以及对保证串行位流中足够密集的变换(例如0位到1位的变换或1位到0位的变换)来说可能是期望的。

然而，这些数据字节/符号大小、包大小和编码/解码技术仅是示例，并且本发明并不限于此。不过，为易于描述，将始终假定8位数据字节、10位符号、以及标准8/10编码和10/8解码，对本领域普通技术人员来说显而易见的是，不同的数据字节/符号大小和它们相应的编码/解码算法是本发明类似实施例的部分。除数据流103外，第一多路复用器104还可接收其它输入数据，包括在传送前要经历编码的辅助数据(例如，音频)和元数据。为进一步易于描述，辅助数据将不会与正式输入数据有任何区别对待，并且将假定仅元数据是现在将描述的纠错码位、字节和符号。

在动作S120中，第一包识别器108接收来自符号编码器106的输出的符号105，并确定符号105是数据符号。然后，第一包识别器108将数据符号转发至数据缓存器(例如，数据流组缓存器)112用于暂时存储，直至动作S130中执行的处理完成之后。在一些示例中，数据缓存器112可以是包括基于硅的晶体管和/或类似物的半导体存储器。

在动作S120中，确定符号105是数据符号之后，第一包识别器108也将该符号转发至第一纠错码(ECC)编码器110，第一纠错码(ECC)编码器110使用前向纠错(FEC)算法将数据符号105编码成第一纠错码(ECC)107。

第一ECC 107包括冗余(或奇偶)位或字节的集合。为易于描述，可将ECC(例如第一ECC 107)描述为字节。在一些示例中，可使用汉明码(或本领域普通技术人员已知的任何其它合适的码)来针对数据符号105生成冗余(奇偶)位(第一ECC)107。汉明码可具有足够的奇偶位，例如来检测多个位错误或来纠正传送流115中的符号的集合(例如组或包)中的单个位错误，或来检测多个位错误并纠正符号的集合中的单个位错误，或者来纠正符号中的多个位错误。

第一ECC编码器110可对数据符号105的每个包执行第一ECC处理，在处理中创建第一ECC 107的相应组。ECC缓存器114可缓存(例如，存储)第一ECC 107的组，直至已经编码了足够数目的数据包(例如，改进了ECC生成的效率的多个数据包)。

在一些实施例中，第一ECC 107可传递给符号编码器106(在动作S130中)，而不进一步处理(例如，不对第一ECC 107执行进一步ECC处理)。在其它的实施例中，第一ECC 107可被进一步像数据一样对待，并由第二ECC编码器116处理以生成第二ECC 109，第二ECC109接着被编配成字节，并在稍后由符号编码器106编码成符号111。执行第二ECC处理保护ECC符号中的简单传送错误免于混合成多个错误(例如，保护位错误免于变成字节错误)。

在一些示例中，第二ECC 109可通过将第一ECC 107馈送回到第一ECC编码器110中而生成。亦即，第二ECC编码器116可以与第一ECC编码器110相同。对本领域普通技术人员来说显而易见的是，该过程可进一步扩展至更高级别(即，更多次通过第一ECC编码器110或另外的ECC编码器)。

在其它示例中，第二(例如，更高复杂度的)ECC编码器116可应用具有比第一ECC编码器110的复杂度更高复杂度的FEC算法。例如，第二ECC编码器116可应用字节级别的ECC编码，例如里德-所罗门或低密度奇偶校验(LDPC)。

进一步，在动作S120中，ECC包格式化器118将ECC(即，缓存的第一ECC 107或第二ECC 109)编配成字节的组(例如，元数据包中)，并将包转发至第一多路复用器104。

在动作S130中，符号编码器106接收来自第一多路复用器104的编配的ECC(即，编配的第一ECC 107或第二ECC 109)，并使用与数据符号105相同的编码方案将这些ECC编码成ECC符号(例如，奇偶符号)111，以稍后在传送流115中伴随数据符号105。然后，第一包识别器108确定ECC符号111是ECC包，并将ECC符号111转发到第二多路复用器(组合器或融合器)120，以与缓存的数据符号105融合(动作S140)。

在动作S140中，第二多路复用器120将ECC符号111与缓存的数据符号105融合，以形成传送流115。根据一些实施例，第二多路复用器120在时间上将ECC符号111放置在缓存的数据符号105的前面，以便ECC符号111在缓存的数据符号105之前被传送。

相应地，ECC(奇偶)符号111的组与它们的数据符号105的相应包承载在同一传送流115中。可基于例如在符号流中的位置或元数据标识符和/或类似物来区分两种类型的符号。在一些示例中，第二多路复用器120可进一步用控制码将ECC符号编帧。

在动作S150中，串行化器122将传送流115串行化，并且传送器124将串行化的传送流传送至接收设备200。在一些示例中，传送流115可以以设定或预定的传送速率(例如，高速串行链路)一次发送一位到接收设备200。在一些实施例中，ECC符号111的包可被首先发送，后面跟着它们的数据符号105的相应组。可例如使用控制符号来将数据符号105的包与ECC符号111的组分离。在一些示例中，传送器124可以是用于将数字位变换成通过通信链路300传送的电子信号(例如微分信号)的数字/模拟电路(具有单端的输出或差分输出)。

图4是根据本发明一些示例性实施例的接收符号编码的传送流中的ECC的方法的流程图S200。图5是根据本发明的例如图4的实施例的一些示例性实施例的接收设备(例如，传送流解码器)200的框图。

在动作S210中，接收器202接收来自源设备的传送流115’，其中ECC符号在相应符号之前被发送(和接收)。然后，解串行化器204将所接收的传送流115’解串行化成组成传送流115’的(未提取的)数据符号和ECC符号。在一些示例中，接收器202可以是用于将通过通信链路300传送的电子信号(例如微分信号)转换成数字位的数字/模拟电路(具有单个输入或差分输入)。

在动作S220中，第二包识别器206从所接收的传送流115’识别和提取(例如分离或隔离)ECC符号111’，并将识别出的ECC符号111’转发至符号解码器208。与源设备100类似，可基于例如在符号流中的位置或元数据标识符、控制码和/或类似物来识别ECC符号111’。因此，提取过程实际上是源设备100处的流编配过程的反转。

在动作S230中，符号解码器208使用与符号编码器106所采用的编码算法对应的算法(例如，10/8解码算法)，将识别出的ECC符号111’解码，以产生相应的ECC(奇偶)字节(例如如上所述的第一ECC和第二ECC)。另外，依据在源设备100中(例如，由第二ECC编码器116)使用的用来保护第一ECC 107的第二ECC技术(如果有的话)，可由第一ECC解码器210对解码的ECC字节执行相应的纠错，以产生经纠正的第一ECC。例如，如果使用里德-所罗门来保护第一ECC 107，则第一ECC解码器210可使用里德-所罗门纠错逻辑(例如可使用解码的第二ECC来纠正经解码的第一ECC中的错误)。

在动作S230中，ECC包提取器212从经纠正的第一ECC中的元数据包提取第一ECC107，并将提取的第一ECC 107转发到ECC缓存器214用于暂时存储，直至接收和提取到进来的传送流115’的数据符号。在一些示例中，ECC缓存器214可以是包括基于硅的晶体管和/或类似物的半导体存储器。

在动作S240中，第二包识别器206从所接收的传送流115’识别和提取(例如分离或隔离)数据符号105’，并将识别出的数据符号105’转发至第二ECC解码器216。

在动作S250中，第二ECC解码器216采用解码算法，以基于缓存的(并纠正的)第一ECC 107来纠正所提取的数据符号105’中的位错误。解码算法可对应于由第一ECC编码器110所采用的用于产生相应数据字节的编码算法(例如，汉明算法)。传送流115’的数据符号前的ECC的提取消除了在解码前缓存数据符号的需要，这减少了接收设备200处的存储器需求，并允许更有效率的接收器侧实施(因为存储器在源设备100处可比在汇入设备200处更低效率(例如，更耗费)地实施)。

在动作S260中，经纠正的数据符号105被传送至符号解码器208(或传送至不同的符号解码器)，以从经纠正的数据符号105恢复数据流103。由符号解码器208采用的解码算法可对应于由符号编码器106所使用的用于产生相应数据流103的编码算法(例如，10/8解码算法)。

如上面所提到的，在一些实施例中，ECC作为与数据符号类似的符号被承载在传送流中，ECC被嵌入流元数据包中，并通过传送编码功能(例如，用于生成数据符号的相同传送编码功能)发送，以在整个传送流始终保持一致的编码和解码。

图6是根据本发明一些示例性实施例的传送符号编码的传送流中的ECC的方法的流程图S101。图7是根据本发明的例如图6的实施例的一些示例性实施例的源设备(例如，传送流编码器)100-1的框图。图6和图7的实施例的部分可与以上描述的图2和图3的实施例的相应部分相同或相似。这样，可不重复这样的部分的描述。

参照图6和图7，处理开始，并且在动作S111中，数据源102将数据流103供应给符号编码器106，以被编码成数据符号105。在一些示例中，可使用像符号编码器106那样的8/10编码器将来自数据流103的数据字节的包编码成数据符号105的相应包。符号编码器106将数据符号105传送至数据缓存器(例如数据流组缓存器)112用于暂时存储，直至动作S131中执行的过程完成之后。

在动作S121中，ECC编码器110对数据符号105进行编码，以针对数据符号105创建ECC 107(例如，奇偶位或字节)。在一些示例中，可使用汉明码算法来针对数据符号105生成ECC 107。可使用数据符号105的每个包生成ECC 107的相应组。汉明码可具有足够的奇偶位，例如来检测多个位错误或来纠正传送流133中的符号和ECC的集合中的单个位错误，或来检测多个位错误并纠正符号和ECC的集合中的单个位错误，或者来纠正符号和ECC中的多个位错误。

在动作S131中，运行长度检测器130缓存并评估所生成的ECC 107。为了避免例如对ECC字节进行编码的一些错综复杂情况(如以上参照例如图2至图3描述的)，在图6至图7的实施例中，可将ECC 107添加到传送流133，而不经历编码。这帮助防止例如传送流中的单个位错误在所接收的ECC字节中产生多个位错误。然而，在不编码的情况下，ECC 107可不采取满足传送流133的传输协议的适当格式(例如，ECC 107可能不符合与DC平衡相关的规则或准则，或在0和1位之间具有足够数目的变换或相反)。

相应地，运行长度检测器130和判决块132可评估所生成的ECC 107，并且如果ECC107已达到一些设定或预定的标准，则运行长度检测器130可停止进一步缓存ECC 107，并且取而代之可将所生成的ECC 107转移至多路复用器120。设定或预定的标准可包括达到特定长度、没有处于充分的DC平衡、或没有足够的变换来保证进一步生长(即，ECC中的变换的数目低于预设值)。在一些示例中，前面提到的标准可以根据诸如USB 3.1或类似标准之类的通信标准来设定。在一些示例中，编帧器134可用控制符号将ECC 107编帧，以产生经编帧的ECC 131，经编帧的ECC 131稍后由多路复用器120在传送流133的相应数据包之前插入到传送流133中(动作S141)。

在动作S141中，多路复用器120将缓存的数据符号105和经编帧的ECC 131融合到传送流133中，传送流133被串行化器122串行化并在动作S151中由传送器124传送至接收(或汇入)设备200-1。例如，传送流133可在经过串行化器122之后，以设定或预定的传送速率(例如，经由高速串行链路)一次发送一位到接收设备200-1。在一些实施例中，经编帧的ECC 131可在相应数据符号的包之前被发送。

图8是根据本发明一些示例性实施例的接收符号编码的传送流中的ECC的方法的流程图S201。图9是根据本发明的例如图8的实施例的一些示例性实施例的接收设备(例如，传送流解码器)200-1的框图。图8和图9的实施例的部分可与以上描述的图4和图5的实施例的对应部分相同或相似。这样，可不重复这样的部分的描述。

在动作S211中，接收器202经由通信链路300接收来自源设备100-1的传送流133’，并且解串行化器204将所接收的传送流133’解串行化成组成被发送至接收设备200-1的传送流133’的(未提取的)数据符号和ECC字节。

在动作S221中，包识别器206从所接收的传送流133’识别和提取经编帧的ECC131’，并将所提取的经编帧的ECC 131’传送至解帧器234，用于去除帧。依据ECC 107如何由运行长度检测器130编帧并作为经编帧的ECC 131被插入到传送流133中(例如，使用控制符号来识别ECC字节或对ECC字节进行编帧)，在动作S231中，经编帧的ECC 131’的解帧反转该过程，以从表示数据流的数据符号105’分离ECC 107’。然后，ECC 107’被缓存在ECC缓存器214中。

在动作S241中，包识别器206识别所接收的传送流133’的数据符号105’，并将它们转发至ECC解码器216供字节纠正。

在动作S251中，ECC解码器216使用缓存的ECC 107’恢复组成数据流的经纠正的数据符号105。ECC解码器216可采用与源设备100-1中用来生成ECC 107的FEC算法(例如，汉明码)对应(例如，反转)的解码算法。也可使用相同的处理来同时纠正所传送的ECC字节中的位错误。例如，汉明码可检测和纠正数据符号105’中的(传送)错误，并且它们相应的(未编码的)ECC字节107’作为同一ECC处理的部分。

在动作S261中，恢复的(纠正的)数据符号105由对符号编码器106执行的编码进行反转的符号解码器208解码，以恢复数据流103，然后，数据流103可被供应至数据汇入设备(例如，诸如显示设备的汇入设备)。例如，如果将8/10编码器用作符号编码器106，来将数据流103编码成数据符号105，则可使用10/8解码器来解码所接收的传送流中的恢复的(纠正的)数据符号105。

根据本发明的实施例，通过在被编码的传送流之前传送ECC，同时执行纠错，接收器处的缓存器可仅存储ECC，而非传送流。这减小了接收器处的缓存器存储器的大小，并且结果，减小了接收器的大小和复杂度以及总系统成本。

将理解，尽管本文中可使用词语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受到这些词语的限制。这些词语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，下面讨论的第一元件、组件、区域、层或部分可称为第二元件、组件、区域、层或部分，而不背离本发明构思的精神和范围。

本文使用的词语用于描述特定实施例的目的，而不意在限制本发明构思。如本文中所使用时，单数形式意在也包括复数形式，除非上下文清楚地另有指示。将进一步理解，当在本说明书中使用时，词语“包括”和/或“包含”指明存在所叙述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加有一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组。如本文中所使用时，词语“和/或”包括一个或多个关联列出项的任意和所有组合。诸如“......中至少一个”之类的表述在一列元素之后时，修饰的是整列元素而非修饰该列的单独元素。进一步，当描述本发明构思的实施例时使用的“可”、“可以”、“可能”指“本发明构思的一个或多个实施例”。而且，词语“示例性”意指示例或例示。

将理解，当提及一元件或层在另一元件或层“上”、“连接至”、“联接至”或“邻近”另一元件或层时，该元件或层可直接在另一元件或层上、连接至、联接至或邻近另一元件或层，或者也可以存在一个或多个中间元件或层。当提及一元件或层“直接”在另一元件或层“上”、“直接连接至”、“直接联接至”或“紧邻”另一元件或层时，不存在中间元件或层。

如本文中所使用时，词语“基本”、“大约”及类似词语用作近似词语而非程度词语，并且意在说明如本领域普通技术人员将认识到的测量值或计算值的固有变化。

如本文中所使用时，词语“使用”可视作“用”、“利用”的同义词。

尽管已结合特定示例实施例描述了本发明，但要理解，本发明不限于所公开的实施例，而是相反，本发明意在覆盖所附权利要求的精神和范围内包括的各种修改和等同布置以及其等同物。

Claims

1.一种传输传送流中的纠错码并减小接收器处的缓存器大小的方法，该方法使用包括处理器的传送流编码器来实施，该方法包括：

由所述处理器使用符号编码器将来自数据源的数据流编码成数据符号；

由所述处理器将所述数据符号缓存在数据流缓存器中；

由所述处理器从所述数据符号生成第一纠错码；

由所述处理器使用所述符号编码器将所述第一纠错码编码成第一纠错码符号；

由所述处理器从所述第一纠错码生成第二纠错码；

由所述处理器使用所述符号编码器将所述第二纠错码编码成第二纠错码符号；

由所述处理器将在所述数据流缓存器中存储的所述数据符号以及所述第一纠错码符号和所述第二纠错码符号融合到所述传送流中，所述第一纠错码符号和所述第二纠错码符号在所述数据符号之前被融合到所述传送流中；以及

由所述处理器将所融合的传送流经由通信链路传送至汇入设备，所述第一纠错码符号在所述数据符号之前被传送。

2.如权利要求1所述的方法，其中将所述数据流编码成所述数据符号和将所述第一纠错码编码成所述第一纠错码符号包括相同的编码技术。

3.如权利要求1所述的方法，其中将所述第一纠错码编码包括：由所述处理器，将第一控制符号在所述第一纠错码符号之前插入所述传送流中，并将第二控制符号在所述第一纠错码符号与所述数据符号之间插入到所述传送流。

4.如权利要求1所述的方法，其中传送所融合的传送流包括：

由所述处理器将所融合的传送流串行化；以及

由所述处理器在串行数据链路上将串行化的传送流传送到所述汇入设备。

5.一种用于从包括传输纠错码的传送流提取数据流的方法，该方法使用汇入设备的传送流解码器来实施，所述传送流解码器包括处理器，该方法包括：

由所述处理器经由通信链路接收来自源设备的所述传送流；

由所述处理器从所接收的传送流提取纠错码符号，其中所述纠错码符号在所述传送流中的数据符号之前被接收；

由所述处理器使用符号解码器将所述纠错码符号解码成第一纠错码，其中将所述纠错码符号解码包括：

由所述处理器使用所述符号解码器将所述纠错码符号解码成第二纠错码；以及

由所述处理器用所述第二纠错码纠正所述第一纠错码中的错误；

由所述处理器缓存经纠正的第一纠错码；

由所述处理器从所述传送流提取所述数据符号；

由所述处理器用所缓存的经纠正的第一纠错码纠正所述数据符号中的错误；以及

由所述处理器使用所述符号解码器将经纠正的数据符号解码成由所述汇入设备输出的数据流。

6.如权利要求5所述的方法，其中将所述纠错码符号解码成所述第一纠错码和将经纠正的数据符号解码成所述数据流包括相同的解码技术。

7.如权利要求5所述的方法，其中提取所述纠错码符号包括：由所述处理器识别所述纠错码符号与所述数据符号之间的并来自所述传送流的控制符号。

8.如权利要求5所述的方法，其中接收所述传送流包括：

由所述处理器通过串行数据链路接收来自所述源设备的所述传送流；以及

由所述处理器将所接收的传送流解串行化。

9.一种传输传送流中的纠错码的方法，该方法使用包括第一处理器的传送流编码器和包括第二处理器的传送流解码器来实施，该方法包括：

由源设备的所述第一处理器使用符号编码器将来自数据源的数据流编码成第一数据符号；

由所述第一处理器将所述第一数据符号缓存在数据流缓存器中；

由所述第一处理器从所述第一数据符号生成第一纠错码；

由所述第一处理器从所述第一纠错码生成第二纠错码；

由所述第一处理器使用所述符号编码器分别将所述第一纠错码和所述第二纠错码编码成第一纠错码符号和第二纠错码符号；

由所述第一处理器将所述第一纠错码符号和所述第二纠错码符号缓存在所述源设备处直至已符合标准；

由所述第一处理器将在所述数据流缓存器中存储的所述第一数据符号和所缓存的纠错码符号融合到所述传送流中，所缓存的纠错码符号在所述第一数据符号之前被融合到所述传送流中；

由所述第一处理器将所融合的传送流经由通信链路传送至汇入设备，所缓存的纠错码符号在所述第一数据符号之前被传送；

由所述汇入设备的所述第二处理器接收来自所述源设备的所接收的传送流；

由所述第二处理器从所接收的传送流提取所述纠错码符号；

由所述第二处理器使用符号解码器将所述纠错码符号解码成第一纠错码，其中将所述纠错码符号解码包括：

由所述第二处理器使用所述符号解码器将所述纠错码符号解码成第二纠错码；以及

由所述第二处理器用所述第二纠错码纠正所述第一纠错码中的错误；

由所述第二处理器将经纠正的第一纠错码缓存在所述汇入设备处；

由所述第二处理器从所接收的传送流提取第二数据符号；

由所述第二处理器用在所述汇入设备处缓存的经纠正的第一纠错码纠正所述第二数据符号中的错误；以及

由所述第二处理器使用所述符号解码器将经纠正的第二数据符号解码成由所述汇入设备输出的经纠正的数据流。

10.如权利要求9所述的方法，其中将所述第一数据符号和所缓存的纠错码符号融合包括：

由所述第一处理器用控制符号对所述源设备处的所缓存的纠错码符号进行编帧；以及

由所述第一处理器将所述第一数据符号和所编帧的纠错码符号融合到所述传送流中。

11.如权利要求10所述的方法，其中对所缓存的纠错码符号进行编帧包括：由所述第一处理器，将所述控制符号的第一控制符号在所缓存的纠错码符号之前插入到所述传送流中，并将所述控制符号的第二控制符号在所缓存的纠错码符号之后插入到所述传送流中。

12.如权利要求9所述的方法，其中传送所融合的传送流包括：

由所述第一处理器将所融合的传送流串行化；以及

由所述第一处理器在串行数据链路上将串行化的传送流传送到所述汇入设备。

13.如权利要求9所述的方法，其中所述标准包括：所述纠错码中的一个或多个达到预设长度，所述纠错码不处于充分的DC平衡，并且所述纠错码中的变换的数目低于预设值。

14.如权利要求9所述的方法，其中从所接收的传送流提取所述纠错码包括：

由所述第二处理器从所接收的传送流提取经编帧的纠错码；以及

由所述第二处理器，通过识别和移除所述经编帧的纠错码之前的第一控制符号和所述经编帧的纠错码之后的第二控制符号，将所述经编帧的纠错码解帧成所述纠错码。

15.一种传输传送流中的纠错码并减小接收器处的缓存器大小的方法，该方法使用传送流编码器来实施，该方法包括：

由所述传送流编码器的符号编码器将来自数据源的数据流编码成数据符号；

由所述传送流编码器的纠错码编码器从所述数据符号生成第一纠错码；

由所述传送流编码器的处理器将所述数据符号缓存在数据流缓存器中；

由所述传送流编码器的所述符号编码器将所述第一纠错码编码成第一纠错码符号；

由所述处理器从所述第一纠错码生成第二纠错码；

由所述符号编码器将所述第二纠错码编码成第二纠错码符号；

由所述传送流编码器的多路复用器将所述数据符号以及所述第一纠错码符号和所述第二纠错码符号融合到所述传送流中，所述第一纠错码符号和所述第二纠错码符号在所述数据符号之前被融合到所述传送流中；以及

由所述传送流编码器的传送器将所融合的传送流经由通信链路传送至汇入设备，所述第一纠错码符号和所述第二纠错码符号在所述数据符号之前被传送。

16.一种用于从包括传输纠错码的传送流提取数据流的方法，该方法使用传送流解码器来实施，该方法包括：

由所述传送流解码器的接收器经由通信链路接收来自源设备的所述传送流；

由所述传送流解码器的处理器从所接收的传送流提取纠错码符号，其中所述纠错码符号在所述传送流中的数据符号之前被接收；

由所述传送流解码器的符号解码器将所述纠错码符号解码成第一纠错码，其中将所述纠错码符号解码包括：

由所述符号解码器将所述纠错码符号解码成第二纠错码；并且

由所述传送流解码器的缓存器存储器缓存经纠正的第一纠错码；

由所述传送流解码器的所述处理器从所述传送流提取所述数据符号；

由所述传送流解码器的纠错码解码器用所缓存的经纠正的第一纠错码纠正所述数据符号中的错误；以及

由所述传送流解码器的所述符号解码器将经纠正的数据符号解码成由汇入设备输出的数据流。