CN105706066B - 存储器完整性 - Google Patents

存储器完整性 Download PDF

Info

Publication number
CN105706066B
CN105706066B CN201480060748.9A CN201480060748A CN105706066B CN 105706066 B CN105706066 B CN 105706066B CN 201480060748 A CN201480060748 A CN 201480060748A CN 105706066 B CN105706066 B CN 105706066B
Authority
CN
China
Prior art keywords
clear data
memory
data
bit
random distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480060748.9A
Other languages
English (en)
Other versions
CN105706066A (zh
Inventor
D·M·德拉姆
龙门
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201811381700.4A priority Critical patent/CN109582604B/zh
Publication of CN105706066A publication Critical patent/CN105706066A/zh
Application granted granted Critical
Publication of CN105706066B publication Critical patent/CN105706066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1021—Hit rate improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1804—Manipulation of word size
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0637—Modes of operation, e.g. cipher block chaining [CBC], electronic codebook [ECB] or Galois/counter mode [GCM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3239—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving non-keyed hash functions, e.g. modification detection codes [MDCs], MD5, SHA or RIPEMD
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

可提供用于识别包括多个比特的未加密数据的系统和方法，其中所述未加密数据可被加密并存储于所述存储器中。另外，可以就所述未加密数据是否包括所述多个比特的随机分布进行判定。当所述未加密数据包括所述多个比特的随机分布时，实现完整性动作。

Description

存储器完整性
技术领域
实施例在总体上涉及存储器完整性。更具体地，实施例涉及通过基于就未加密数据是否包括多个比特的随机分布而进行的判定来实施完整性动作，以维持存储器完整性。
背景技术
在例如个人计算机、智能移动电话等设备中对存储器的加密可以用于在所述设备正在运行、丢失、被窃时保护存储于存储器中的数据。然而，对存储器的加密可能仍然是易受攻击的，因为数据可能会被对手经由初始的和/或重复的存储器损坏攻击而损坏。因此，处理器可能执行已损坏的数据，并引起一系列不期望的效果，例如，密码登录尝试错误地成功、失败等，应用行为不当、崩溃等，以及诸如此类。常规的技术实施各种策略来维持存储器的完整性，力图将对加密数据(例如，存储数据)的恶意改变最小化。一种技术可以包括利用奇偶校验。虽然是一种内嵌(in-line)方法并具有相对较低的存储成本，但奇偶校验在对手可能成功猜到如何改变存储数据的比特来通过校验的范围内是确定性的。另一种技术可涉及利用相对大的代码来验证存储数据的完整性，这对于对手可能不是确定性的，但是可能包括相对较高的存储成本。另外，每次从存储器中取出数据时都使用代码可能导致相对较大数量的存储器访问事件，这引起相对较高的检索成本、性能退化、额外功率消耗等。
附图说明
通过阅读后续说明书和随附权利要求以及通过参考后续附图，本领域技术人员可以明白实施例的各种优点，在附图中：
图1是根据实施例的维持存储器完整性的装置的例子的框图；
图2是根据实施例的维持存储器完整性的装置的另一例子的框图；
图3是根据实施例的维持存储器完整性的方法的例子的流程图；以及
图4是根据实施例的维持存储器完整性的方法的另一例子的流程图。
具体实施方式
现在参考图1，示出了根据实施例的维持存储器完整性的装置10。装置10可以包括任意计算设备和/或数据平台，例如膝上型计算机、个人数字助理(PDA)、媒体内容播放器、成像设备、移动互联网设备(MID)、任意智能设备(例如：无线智能电话、智能平板、智能TV)、计算机服务器等，或其组合。另外，装置10可以包括具有计算功能(例如，个人数字助理/PDA、膝上型计算机、智能平板)、通信功能(例如，无线智能电话)、成像功能、媒体播放功能(例如，智能电视/TV)等或其组合(例如，自动互联网设备/MID)的任意平台。
所示的装置10包括存储器12。存储器12可以在处理器14的外部(例如，外部存储器)，和/或可以通过例如存储器总线耦合到处理器14。另外，存储器12可以实现为主存储器。存储器12例如可以包括易失性存储器、非易失性存储器等，或者其组合。例如，存储器12可以包括动态随机存取存储器(DRAM)，其配置为一个或多个存储器模块，例如，双列直插式存储器模块(DIMM)、小外廓DIMM(SODIMM)等；只读存储器(ROM)，例如，可编程只读存储器(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)等；相变存储器(PCM)等，或其组合。存储器12可以包括存储器单元的阵列，其按行和列布置并被分隔为可独立寻址的存储位置。因此，对存储器12的访问可能涉及使用针对存储位置(storage location)的地址，例如，识别包含该存储位置[storage memory location]的行的行地址，以及识别包含该存储位置[storage memory location]的列的列地址。
处理器14可以包括任意类型的处理器，例如，微处理器、嵌入式处理器、数字信号处理器(DSP)、中央处理单元(CPU)、图形处理单元(GPU)、视觉处理单元(VPU)、网络处理器、执行代码以实现本文所描述技术的设备，等等，或其组合。处理器14可以包括一个或多个核心，例如核心16和核心18。核心16、18可以包括单线程核心、多线程核心等，或其组合。核心16、18可以包括指令解码器，用于对指令(例如，来自指令寄存器的)进行识别和/或解码，以激活适当的电路来执行所述指令，从而验证指令流(例如，操作代码等)将会进行计算，等等，或其组合。
例如，核心16、18可以执行一条或多条指令，例如，读取指令、写入指令、擦除指令、移动指令、算术指令、控制指令等，或其组合。核心16、18例如可以执行一条或多条指令来将数据(例如，程序数据、操作代码、操作数等)在寄存器(未示出)与存储器12之间移动，来从存储器12读取数据，来将数据写入存储器12，来利用数据执行算术运算(例如，加、减、按位运算、比较等)，来执行与数据相关联的控制操作(例如，分支等)等或其组合。指令可以包括任意代码表示，例如，二进制代码、八进制代码和/或十六进制代码(例如，机器语言)、符号代码(例如，汇编语言)、十进制代码、字母数字代码、高级编程语言代码等，或其组合。因此，例如，十六进制代码可以用于表示x86指令集的操作代码(例如，操作码)，其包括字节值“00”用于加法运算、字节值“8B”用于移动运算、字节值“FF”用于增量/减量运算，等等。
处理器14可以包括内部存储装置，例如，包括一级或多级的处理器缓存。处理器缓存可以不加密和/或可以与处理器14共享同一管芯、在同一芯片上。另外，处理器缓存可以集成到一个或多个核心16、18上。所示的处理器14包括缓存20，其可以存储处理器14的一个或多个部件所利用的数据(例如，指令、操作数、程序数据等)。缓存20可以包括任意类型的缓存，例如，指令缓存、数据缓存、单级缓存、多级缓存、共享缓存、严格包容型缓存、独占型缓存等或其组合。例如，缓存20可以包括中级缓存，例如级别2(L2)、级别3(L3)、级别4(L4)、或其它级别的缓存、最后一级缓存(LLC)等或其组合。核心16、18可以就数据是否位于缓存20中来进行检查，以执行一条或多条指令和/或其它数据(例如，程序数据等)，其中缓存未命中可能引起数据以固定大小的块(例如，缓存行)从存储器12转移到缓存20。
所示的处理器14还包括存储器控制器22，其可以将处理器14与存储器12耦合，管理去往和/或来自存储器12的数据流等或其组合。虽然示出的存储器控制器22被集成到处理器14上，但是存储器控制器22可以是在处理器14外部的而非集成到其中的分立逻辑。类似的，示出为集成到存储器控制器22上的部件可以是在存储器控制器22外部的而非集成到其中的分立逻辑。每个核心16、18例如可以经由各自的存储器控制器与各自的存储器耦合、经由共享存储器控制器与共享存储器耦合、经由共享存储器控制器与各自的存储器耦合，等等或其组合。另外，共享缓存可以与共享存储器控制器耦合，多个缓存可以与多个各自的存储器控制器耦合，等等，或其组合。例如，存储器控制器22可以在核心16、18当中共享，可以与缓存20(例如，共享的多级缓存)耦合，并可以将核心16、18与存储器12(例如，共享的DRAM)耦合。存储器控制器22可以与存储器12(例如，外部存储器、DRAM等)耦合，例如经由存储器总线。
另外，所示的存储器控制器22包括加密器24，其可以对未加密的数据进行加密。未加密数据可以包括例如明码数据、明文数据，等等或其组合。可以用专用格式(例如，超文本传输标记语言(HTML)、富文本格式(RTF)等)对明码数据进行编码，并通过适当程序(例如，文字处理器、文本编辑器等)对明码数据进行读取，而无需解密。明文数据可以包括预先加密的数据，例如，在传输和/或存储之前进行加密的明码数据。另外，明文数据可以包括后解密数据，例如，作为对接收到的和/或检索到的数据进行解密的结果的数据。
另外，明文数据可以包括以任何格式可编码的数据，例如，音频/视频数据(例如，运动图像专家组(MPEG)数据等)、图像数据(例如，联合图像专家组(JPEG)数据等)、金融数据(例如，自动柜员机(ATM)交易数据等)，等等，或其组合。明文数据可以包括程序数据，例如，至少一部分程序、操作系统(OS)、应用、虚拟机(例如，虚拟机监视器(VMM)代码等)，等等，或其组合。明文数据还可以包括例如指令，其包括操作码、操作数等，或其组合。
未加密的数据可以包括多个比特。所述多个比特可以包括以任意代码表示(例如，二进制代码、八进制代码、十六进制代码、符号代码、十进制代码、字母数字代码、高级编程语言代码等或其组合)的一个或多个比特(例如，字节等)。例如，存储器参考指令可以包括用于操作码的比特、用于地址的比特，等等，其中存储器参考指令的比特可以用十六进制代码(例如，机器语言)、符号代码(例如，汇编语言)等或其组合表示。另外，多个比特可以被翻译成二进制代码和/或从二进制代码翻译出，其中所述二进制代码可以由核心16、18执行，可以在存储器12中被排序，可以从存储器12处取得，等等，或其组合。
加密器24可以包括任意类型的密码来生成密文数据，例如，以任意期望操作模式的块密码。所述块密码可以包括固定块大小，其中块密码可以被重复实现，以对与块大小相比更大的数据进行加密。例如，块密码可以在传播密码块链接(PCBC)操作模式中包括高级加密标准(AES)。另外，块密码可以包括可扩展的块大小。在一个例子中，块密码是Threefish，其可以被实现以获得任意长度(例如，256比特、512比特、1024比特等)的可扩展块大小。
例如，Threefish可以利用可包括存储器地址和/或位置的微调(tweak)(例如，128比特)，以及可以与块具有相同宽度的密钥，可以使用多个(例如，72个)轮(round)以加密256比特和1024比特的块，使用多个(例如，80个)轮用于1024比特的块，等等。Threefish可以使用函数MIX，其包括加法运算、乘以常数的旋转运算以及异或(XOR)运算。例如，在每组MIX函数(例如，依据块大小分别地2、4或8)之后，可以对字(word)进行排列。例如，可以在每若干个(例如，4个)轮时将子密钥注入到系统中，其中子密钥可以由部分密钥、微调和计数器值来生成。密钥和微调可以在末尾处被给予额外的字(例如，所有其它字的XOR)。
所示的存储器控制器22还包括解密器26，其可以对密文数据进行解密以生成未加密数据。解密器26可以包括加密器24的逆变(inverse)。例如，解密器26可以包括AES-PCBC的逆变。另外，解密器26可以包括Threefish的逆变。例如，可以以相反的次序施加子密钥，其中每个轮包括：相反的字排列，紧跟着逆变的MIX函数。因此，未加密数据(例如，明文数据)可以实现为对加密器24的输入，以在将未加密数据存储于存储器12中时(例如，写入指令)生成未加密数据的不可读副本(例如，密文数据)，其中解密器26可以被实现以对密文数据进行解密，并在将密文数据从存储器12取出(例如，读取指令)时生成未加密数据。
所示的存储器控制器22还包括逻辑28，其可以利用处理器14的部件，例如，核心16、18、加密器24、解密器26等，来维持(例如，确保、验证、测试等)存储器14的完整性。例如，逻辑28可以识别包括多个比特的未加密数据(例如，预加密数据、后解密数据等)。另外，逻辑28可以识别可涉及存储器事务(memory transaction)的未加密数据，例如，涉及从存储器12读取操作的未加密数据(例如，后解密数据)、涉及存储器12的写入操作的未加密数据(例如，预加密数据)等，或其组合。另外，逻辑28可以确定所述多个比特是否包括模式(pattern)、随机分布等，或其组合。
逻辑28可以利用任意计算出的和/或检索的信息来进行判定。所述信息可以对应于，例如，数据的类型(例如，指令、程序数据等)。逻辑28例如可以在大量存储器(例如，数以十亿字节计的存储器)上检查程序数据，从而确定以特定频率出现的典型模式，包括相对普通的模式、相对模糊的模式等，或其组合。另外，逻辑28可以从存储装置(例如，存储器、服务器等)、从数据结构(例如，表等)等或其组合中检索关于典型模式的信息。在一个例子中，通常存储于存储器14中、被取出然后被解密的程序数据可包括比一(1)比特更多的零(0)比特。因此，逻辑28可以识别在用于程序数据的缓存行中通常会遇到零(0)比特多于一(1)比特，并使用模式来判定未加密数据是否包括所述多个比特的随机分布。
另外，对于认证操作(例如使用密码登录到计算平台)，可能遇到布尔真-假测试(例如，32比特)。逻辑28可以通过针对典型的三十二比特真-假测试识别一个将设定为一(1)的第一比特、设定为零(0)的第二比特以及设定为零(0)的剩余三十比特包括在内的比特序列，来确定所述多个比特包括模式。另外，逻辑28可以通过识别倾向于共享相同的缓存行(例如，基于数据类型)的相关模式，来确定所述多个比特包括模式。例如，逻辑28可以识别指令数据(例如，x86指令等)会倾向于与其它指令数据(例如，x86指令等)共享相同的缓存行，程序数据会倾向于与其它程序数据共享缓存行，指令数据会倾向于相对于程序数据位于不同的缓存行，等等，或其组合。逻辑28还可以识别，针对一种类型的数据的比特序列会倾向于一起出现。例如，HTML比特序列(例如，HTML模式)会倾向于一起出现，ASCII比特序列(例如，ASCII模式)会倾向于一起出现，MPEG比特序列(例如，MPEG模式)倾向于一起出现，等等。
另外，逻辑28可以从存储器12检索指令集(例如，x86指令集)，并使用对应的值(例如，字节值)来判定未加密数据是否包括所述多个比特的随机分布。因此，存储器控制器22可以验证未加密缓存行是否包括指令的有效流，例如x86指令、操作码的有效流，以进行所述判定。例如，逻辑28可以通过识别在未加密数据中用于基本操作(例如，移动、加法等)的指令来判定多个比特是否包括模式。虽然逻辑28可能针对整个指令集匹配模式，但逻辑28也可以搜索指令集的至少一部分，例如针对x86指令集的字节值“00”、“FF”和/或“8B”，其可能频繁地和/或重复地出现在对应结构(例如，x86结构)的缓存行中。
因此，逻辑28可以通过识别以一频率出现在未加密数据中的比特序列来进行所述判定。逻辑28还可以对比特序列出现在未加密数据中的实例的数量进行计数。另外，当实例的数量满足阈值时，逻辑28可以判定所述未加密数据不包括所述多个比特的随机分布。例如，逻辑28可以针对对缓存行进行的取得来应用下述示例性启发式规则，例如，从DRAM取得涉及“B0B1B2…B63”的64字节缓存行到存储器控制器28，其中“B0B1B2…B63”可以对应于程序代码或文本段：
逻辑28可以通过识别指令集的典型值(例如，x86中的字节值“00”、“FF”和/或“8B”)来判定所述多个比特是否包括模式。在该例子中，当计数大于或等于阈值9时，逻辑28可以判定未加密数据包括未损坏的(例如，适当的、有效的等)非随机指令。因此，存储器控制器22可以验证未加密缓存行是否包括指令的有效流，例如，x86指令、操作代码等的有效流，从而进行所述判定。
因此，当未加密数据包括满足阈值的一个或多个典型比特序列(例如，模式)时，逻辑28可以判定未加密数据不包括所述多个比特的随机分布。相反，当未加密数据不包括满足阈值的一个或多个典型比特序列时，逻辑28可以判定未加密数据包括所述多个比特的随机分布。因此，当阈值不被满足时，逻辑28可以判定未加密数据被损坏(例如，不适当的、无效的等)。阈值例如可以被预先确定和/或被设定为任意值。另外，阈值设定可以针对特定类型的模式、模式的组合、等等，或上述各项的组合。另外，可以对模式进行加权，例如用以解释相对普通的模式、相对模糊的模式等或其组合。
另外，逻辑28可以在已解密的数据块中检测程序数据、指令等的一个或多个典型模式，并将典型模式的实例与将以随机分布的比特出现序列的可能性进行比较。注意，遇到模式的几率对于有效明文会相对较高，并且/或者随机噪声创建可识别模式的可能性会相对较低。另外，逻辑28可以实现概率函数来判定未加密数据是否包括所述多个比特的随机分布。例如，所述函数可以包括概率密度函数来验证和/或测试未加密数据是否包括所述多个比特的随机分布。因此，例如，逻辑28可以对未加密数据实现后验概率密度函数来进行所述判定。
逻辑28可以在任何时候就未加密数据是否包括所述多个比特的随机分布来进行判定。例如，逻辑28可以在从存储器12取得数据(例如，密文数据)之后进行所述判定，也可以在解密器26将数据解密以生成未加密数据(例如，明文数据)之后进行所述判定。所述取得可以例如响应于缓存未命中(cache miss)。注意，对存储于存储器12中的加密数据的至少一比特的改变可能引起据其生成的未加密数据出现随机，这是因为在密文数据中的至少一比特的改变可能引起在对应的未加密数据中的大约百分之五十的比特改变，其中所述改变可能在基本整个数据块上扩散。
例如，如果原始明文数据是被加密以形成密文数据的全零数据块，则对密文数据的改变可能引起平均大约百分之五十的比特改变为一，其中对应的明文数据的比特可能以随机分布出现(例如，在基本整个数据块上的随机比特翻转)。可以例如通过翻转(flip)一个或多个比特、插入比特、删除比特、交换比特、修改密文数据等或其组合来改变密文数据，并且逻辑28可以判定对应的已解密的明文数据包括在数据块的比特的总数的大约一半的比特差异。因此，加密器24可以将程序数据的64字节缓存行加密成密文数据的单个数据块，其中对密文数据的作为结果的512比特中的一个或多个比特的改变会引起在对应的明文数据的512比特中的大约256个位置处的比特差异，这可在基本整个已解密的明文数据块上扩散。因此，逻辑28可以基于相对随机和/或高熵的已解密的明文结果来识别对密文数据进行的恶意的n比特改变(例如，二比特改变、全比特改变等)。
此外，逻辑28可以实现完整性动作，来防止在未加密数据损坏时访问未加密数据。例如，逻辑28可以通过禁止将未加密数据转发给缓存20、通过防止访问对应于未加密数据的存储器位置、通过使得存储器中的位置被擦除，等等，或其组合，来防止访问。另外，逻辑28可以引起通知(例如，包括数据副本、存储器位置等)被发布。所述通知可以例如被发布给预先确定的位置(例如，调试环境、日志等)、个人(管理员、编程者、设备拥有者等)等，从而实现预防动作。另外，处理器14可以通过熔断保险丝和/或利用其它管芯上(on-die)非易失性存储器来内部地记录存储器损坏侵害。对此，例如当断电时，处理器芯片可能回忆起攻击尝试，并在多个检测到的攻击尝试满足预先确定的攻击阈值时采取动作，例如，关机、变得不可操作等。
另外，逻辑28可以使得内部固件运行，以防止访问损坏的数据，所述内部固件可不依赖于处理器14内部的存储器。例如，核心16、18可以运行例如来自ROM的微代码，以防止访问损坏的数据。微代码可以用于采取校正动作，例如，发现存储器12为什么损坏、将存储器12改变回到先前的未损坏状态、重置装置10，等等，或其组合。另外，逻辑28可以通过将损坏定位到存储器12的一个或多个块上而防止访问损坏数据。例如，逻辑28可以使得微代码定位未损坏的存储器位置，并允许执行未损坏的程序数据和/或指令。因此，逻辑28可以使得微代码执行并杀死损坏的应用，用剩余的未损坏应用来恢复OS的功能，等等，或其组合。
逻辑28还可以在未加密数据被加密并被存储于存储器12之前做出判定。在一个例子中，前加密判定逻辑(例如，算法、硬件逻辑、电路逻辑等)可能与后解密损坏检测逻辑(算法、硬件逻辑、逻辑等)相同，以确保每个存储器操作方向(例如，存储器读取、存储器写入等)可以对相同的明文数据产生相同的判定。另外，逻辑28可以判定原始的未加密数据包括多个比特的随机分布，并且作为响应，可以使得与未加密数据相关联的完整性值被预先生成，且将该完整性值在相对地定制的自组织基础上(on a relatively tailored ad hocbasis)存储在存储器12中。
完整性值可以包括关于在未加密数据中识别出的多个比特的随机分布是对加密数据进行修改的结果还是由解密器26进行合法解密的结果来进行验证和/或测试的任意值。例如，完整性值可以包括完整性检查值(ICV)(例如，散列)、消息认证码(MAC)(例如，当使用相同的消息、密钥和初始化向量时，产生相同MAC)、消息完整性代码(MIC)(例如，如果使用相同算法，则产生相同MIC)、签名(例如，利用密钥对偶中的私钥产生)等或其组合。因此，逻辑28可以应用下述示例性启发性规则，例如作为上述示例性启发性规则的例子的继续：
逻辑28可以在从存储器12取得数据(例如，密文数据)之后以及在解密器26对数据进行解密以生成未加密数据(例如，明文数据)之后，就未加密数据是否包括多个比特的随机分布进行进一步的判定(例如，第二判定，等等)。所述取得例如可以响应于缓存未命中。另外，当未加密数据包括多个比特的随机分布时，逻辑28可以从存储器12取得完整性值，例如在检查以确定是否存在之后，并可以基于所述完整性值来判定未加密数据是否被损坏。例如，逻辑28可以利用未加密数据(例如，消息、明文数据等)计算散列值(例如，摘要)，并将所述散列值与取得的整体性值(例如，128比特ICV、MAC等)进行比较，从而验证未加密数据是否是原始数据的合法解密结果。如果测试失败，例如由于比较失配(comparisonmismatch)，则逻辑28可以判定未加密数据被损坏，并可以防止访问未加密数据，记录该事件，将存储器损坏通知给软件，将存储器损坏通知给固件等，或其组合。
当数据不包括所述多个比特的随机分布时，逻辑28可以允许访问未加密数据。例如，可以基于识别模式，基于阈值，基于概率函数，等等，或其组合，将未加密数据置于缓存20中。例如，可以将未损坏的未加密数据传递给最后一级缓存行。因此，未损坏的数据可以是对于核心16、18为可访问的。
逻辑28还可以将至少一比特的改变的扩散最大化。例如，在电子码书(ECB)模式中的AES可以在固定块大小(例如，128比特)上扩展，该固定块大小可能比缓存行的原子单位(例如，64字节)更短，并可以将扩散最小化。逻辑28可以在原子单位上实现加密，以将所述多个比特的随机分布最大化，其中至少一比特的改变可能以比特总数的大约一半引起随机比特差异，并且其中当密码块大小与缓存行一样大时，被改变的比特的分布可能在基本整个缓存行上扩散。所述分布可以遵循例如二项式IID随机分布比特序列。
逻辑28可以选择包括了足以将扩散最大化的块大小的块密码，例如当缓存行是128比特时选择128比特密码。另外，逻辑28可以选择和/或实现可扩展的块密码(例如，Threefish)，并将该可扩展块密码的块大小设置为等于访问存储器12的粒度，以将扩散最大化。例如，逻辑28可以将块大小设置为与整个缓存行一样大。当将从存储器12中取得的存储器的量是任意特定数量的字节时，逻辑28可以将块大小设置为该特定数量的字节。因此，逻辑28可以将块密码缩放到核心16、18藉以从存储器12读取数据、将数据写入到存储器12、等等，或其组合，的原子单位。如下所述，逻辑28还可以实现一个或多个扩散器来将扩散最大化。
图2示出了根据实施例的包括存储器控制器22的装置30，其中存储器控制器22包括扩散器30和逆变扩散器32，其可以由逻辑28实现以将扩散最大化。例如，当块密码的块大小小于访问存储器12的粒度时，扩散器30可以由逻辑28实现以进行加密。在任意操作模式下，扩散器30可以包括任意块密码。扩散器30例如可以包括向前或向后的级联块密码或PCBC，以确保(不管位置)至少单个比特改变(例如，一比特的改变、二比特改变、全比特改变等)影响所取得的缓存行(不管大小)的比特。
因此，除了如上所述将密码的块大小与缓存行大小相匹配外，当密码不够宽来覆盖完整的缓存行宽度时，逻辑28还可以实现AES-PCBC。AES-PCBC可以沿着缓存行双向运行多次(例如，对缓存行从前往后加密，然后从后往前再次加密)，以利用密码块链确保在未加密数据上的基本扩散。逆变扩散器32可以包括扩散器30的逆变，例如，AES-PCBC的逆变，其可以由逻辑28实现以相对于所使用的加密为相反的方式对密文数据进行解密。
所示的存储器控制器22还包括：地址加扰器34，其可以由逻辑28实现以对被利用来对存储器12进行访问的物理存储器地址进行加扰；以及逆变地址加扰器36，其可以由逻辑28实现以对物理存储器地址的加扰进行逆变。加扰器34可以将顺序输入的逻辑地址映射为非顺序的物理地址，其中可以在逻辑上与存储器12的行或列相对应的存储器访问(memory access)可以被散布在存储器12的多个行和列当中。因此，对手不能获得关于未加密数据的信息，该信息原本是通过将加密数据在存储器12的随机位置上分布而可获得的。
例如，对手可能具有关于与对程序寻址的方式、将程序存储在存储器12中的方式、等等或其组合有关的程序数据(例如，OS、应用等)的先验知识。逻辑28可以实现加扰器34，以将顺序输入的逻辑地址映射为非顺序的物理存储器地址，从而防止攻击者基于被用来在外部存储装置(未示出)中、在存储器12中、等等或其组合中存储数据的物理地址而获得信息。加扰器34例如可以每当计算平台加电就生成随机数，其可以与物理地址异或。逆变地址加扰器36可以包括地址加扰器34的逆变，其可以由逻辑28实现以用相对所使用的加扰相反的方式进行解扰(descramble)。
存储器控制器22还可以包括微调功能38，其可以由逻辑28实现以利用物理存储器地址(例如，加扰的、未加扰的，等等)作为对块密码的微调，从而将未加密数据与物理存储器地址绑定。微调功能38例如可以包括基于XEX的具有密文挪用的微调代码本模式(XTS)、LRW算法等或其组合。因此，可以防止对手对合法的存储器加密数据进行切换和/或重排序。更确切地说，存储的缓存行可以是位置依赖的，和/或不能移动到其它物理存储器位置，而不会使得由逻辑28所实现的行内完整性检查失败。
微调功能38例如可以展开(spread)原始物理存储器地址，将该地址与未加密数据异或，并通过加密器24用密钥运行该结果，从而将该未加密数据与该地址绑定。当密文数据从一个存储器位置移动到不同的存储器位置时，逻辑28然后可以基于微调判定未加密数据是否被损坏。例如，当攻击包括将密文数据交换到不同的存储器位置时，解密器26可以对具有与不同存储器位置相对应的存储器地址的密文数据进行解密，这将引起对应的未加密数据(例如，明文数据)包括所述多个比特的随机分布。因此，逻辑28可以判定未加密数据被损坏且防止对未加密数据进行访问。
所示的存储器控制器22还包括解码器40，其可以由逻辑28实现。解码器40例如可以布置在解密器26和逻辑28之间。解码器40可以由逻辑28实现，以至少对未加密数据进行解码并识别一条或多条指令。例如，当基本整个缓存行(例如，64字节缓存行)是从存储器12中取得且被解密时，未损坏的未加密数据(例如，有效的明文)可以包含操作码。因此，当解码器40对明文数据进行解码时，解码器40可以识别指令集(例如，x86指令集等)的操作码。解码器40可以表示在未加密数据中存在指令，并且逻辑28可以利用来自解码器40的输入来判定未加密数据是否未损坏、是否不包括多个比特的随机分布，等等，或其组合。
另外，所示的存储器控制器22包括模式添加器42，其可以由逻辑28实现，以在未加密数据被加密之前将可识别的非随机模式添加到未加密数据。例如，可以添加模式以将所述多个比特的随机分布最小化。例如，模式添加器40可以由逻辑28实现，以生成非随机模式和/或添加非随机模式到未加密数据，这可以用作输入到加密器24的明文数据。模式添加器40可以将完整性的n比特(例如，大于或等于32比特，等)添加到未加密数据的一端、未加密数据的中间部分、等等，或其组合。所添加的模式可以包括例如全零模式、全一模式、零和一的交替比特模式等，或其组合。
另外，模式添加器40可以添加包括对于逻辑28为已知的固定值(例如，固定模式)的替换模式。所述固定值例如可以添加有存储器位置以对原始数据进行替换。替换模式的宽度可以与原始被替换数据的宽度相同或不同(例如，比其更大、更小等)。替换模式可以使得额外的自组织(ad hoc)存储器进行查找获得以固定模式和存储器位置替换的原始数据。因此，模式添加器40可以替换至少一部分未加密数据，其可以存储于单独的存储器位置和/或用额外的存储器读取来检索，以恢复原始替换的数据。模式添加器40还可以在指定了原始替换的数据在存储器12中被存储在何处的替换数据上添加位置信息。因此，ICV可能不被需要和/或被存储。
例如，逻辑28可以判定缓存行数据将不会经过启发式规则(例如，模式测试等)预加密，并用固定模式和存储器位置来替换缓存行数据的至少一部分。作为响应，逻辑28可以使得来自原始缓存行的原始替换的数据存储在添加的存储器位置处。响应于存储器查找，并且如果没有发生损坏，逻辑28可以识别添加的固定模式，并使用添加的存储器位置(例如，经由表格索引查找等)来引起从存储器12的第二读取，以恢复由固定模式和存储器位置所替换的原始替换的数据。因此，逻辑28可以判定未加密数据未被损坏且恢复原始替换的数据。相反地，当添加的固定模式不能被识别、添加的存储器位置不能被读取、等等、或其组合时，逻辑28可以判定未加密数据被损坏。
因此，可以添加相当多个比特(例如，多于奇偶校验、少于错误代码，等等)，以将未加密数据从多个比特的随机分布强加到多个比特的非随机分布，并将对手可能以使得对应的明文数据可被生成以包括多个比特的非随机分布的方式来改变密文数据的可能性最小化。例如，在密文数据中的至少一比特的改变可能引起对应的明文数据的多个比特中的随机分布(例如，包括添加的模式)，其中当未加密数据包括所述多个比特的随机分布时(例如，对于添加的模式，对于整个数据块等)，逻辑28可以判定未加密数据被损坏。另外，逻辑28可以将判定排他地基于在未加密数据中存在和/或不存在模式，而不需要例如实现一个或多个可识别模式的完整性值。
虽然未在图1或图2中示出，但装置10和/或装置30可以在具有处理器14的芯片上包括其它元件。例如，处理器14可以包括与存储器控制器22集成的输入输出(IO)控制逻辑。另外，装置10和/或装置30例如可以包括IO模块(有时称作芯片组的南桥)，其用作主机设备并可以例如与前/后图像传感器(例如，二维摄像机、三维摄像机等)、麦克风、显示器(例如，显示屏)、运动传感器(例如，加速计、陀螺仪等)、大容量存储装置(例如，硬盘驱动/HDD、光盘、闪速存储器等)、网络接口进行通信，以提供多种通信功能(例如，蜂窝电话、WiFi、WiMax、全球定位系统(GPS)、扩频(例如，900MHz)、其它射频(RF)等)。处理器14和IO模块例如可以实现为片上系统(SoC)。另外，虽然出于说明的目的例子已经示出了单独的部件，但是可以理解的是，装置10和/或装置30的一个或多个部件可以组合、可以驻留在相同和/或不同的物理和/或虚拟位置上等等，或其组合。例如，逻辑28可以包括存储器控制器22的一个或多个部件以执行其对应功能，这些部件可以驻留在与核心16、18、存储器12等或其组合相同或不同的位置。
现在转到图3，根据实施例示出了维护存储器完整性的方法44。所述方法44可以实现于装置(例如，装置10和/或装置30(图1和图2))中作为存储于机器或计算机可读存储介质、可配置逻辑、固定功能逻辑硬件中的逻辑指令集，所述存储介质例如是，随机存储存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、固件、闪速存储器等；可配置逻辑例如是，可编程逻辑阵列(PLA)、现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)；所述固定功能逻辑硬件使用的电路技术例如是，专用集成电路(ASIC)、互补金属氧化物半导体(CMOS)或晶体管-晶体管逻辑(TTL)技术或其任意组合。例如，可以以一种或多种编程语言的任意组合编写用于执行在方法44中示出的操作的计算机程序代码，所述编程语言包括：面向对象编程语言，例如，Java、Smalltalk、C++等；传统过程编程语言，例如，“C”编程语言或类似编程语言。
所示的处理框46提供了对包括多个比特的未加密数据进行识别。未加密数据可以包括任意类型的数据，例如，包括具有一个或多个操作代码、操作数、地址等或其组合的指令集的指令数据。另外，未加密数据可以包括程序数据，其包括用于程序、操作系统、应用、虚拟机等或其组合的程序代码。未加密数据例如可以包括明码数据、明文数据等，或其组合。另外，未加密数据的多个比特可以包括任意代码表示的一个或多个比特(例如，字节)，所述代码表示例如是二进制代码、八进制代码、十六进制代码、符号代码、十进制代码、字母数字代码、高级编程语言代码等，或其组合。
框48用于判定未加密数据是否包括所述多个比特的随机分布。例如，所述多个比特可以包括模式、随机分布等或其组合。所述判定可以基于任何计算出的和/或检索的例如对应于数据类型的信息。例如，可以基于在大量存储器上检查程序以判定典型的模式以特定频率出现、检索指令集等或其组合，来进行所述判定。例如可以通过实现阈值来进行所述判定。例如，可以通过下列操作来进行所述判定：识别在未加密数据中以某一频率出现的多个比特的比特序列、对比特序列出现在未加密数据中的实例进行计数、当所述实例的数量满足阈值时判定未加密数据不包括多个比特的随机分布、等等，或其组合。另外，例如，可以通过实现概率密度函数来进行所述判定。另外，例如，可以通过对未加密数据进行解码以识别指令(例如，操作码等)来进行所述判定。
所示的框50用于在未加密数据包括多个比特的随机分布时实现完整性动作。所述完整性动作例如可以包括防止访问未加密数据、发布通知、采取校正动作、生成完整性值、使用完整性值、对用于访问存储器的物理存储器地址进行加扰、将物理地址用作对块密码的微调、将非随机模式添加到未加密数据上，等等或其组合。方法44可以评估在被存储到存储器之前是否遇到未加密数据、在从存储器取得之后是否遇到未加密数据，等等，或其组合。该评估可以促进实现一个或多个完整性动作。
因此，例如，在框52出可以判定未加密数据是否被加密和存储。因此，可以在未加密数据被加密和存储在存储器中之前，判定未加密数据是否包括所述多个比特的随机分布。如果未加密数据将被加密和存储，则未加密数据例如可以包括未损坏数据。因此，所示的处理框54生成与未加密数据相关联的完整性值，并且在处理框56处存储未加密数据与相关联的完整性值。
如果未加密数据未被加密和存储，则在框58处可以判定未加密数据是否从存储装置中取得且被解密。因此，可以在从存储器中取得加密数据并且对加密数据进行解密以生成未加密数据之后，就未加密数据是否包括多个比特的随机分布来进行判定。如果未加密数据从存储装置中取得且被解密，则所示的处理框60判定未加密数据被损坏，且在处理框62处防止访问未加密数据。如果未加密数据未从存储装置中取得且被解密，则未加密数据不会涉及存储器事务，并因此例如通过检查另一数据块、等待遇到另一数据块、等等，或其组合，来结束该过程。
所示的框64用于在未加密数据不包括比特的随机分布时，判定未加密数据是否被加密和存储。未加密数据例如可以包括未损坏数据。因此，可以在未加密数据被加密和存储到存储器中之前，判定未加密数据是否包括多个比特的随机分布。如果未加密数据将被加密且存储，则在处理框56处存储未加密数据。
如果未加密数据将不被加密和存储，则在框66处可以判定未加密数据是否从存储器中取得且解密。因此，可以在从存储器中取得加密数据且对数据进行解密以生成未加密数据之后，判定未加密数据是否包括多个比特的随机分布。如果未加密数据被从存储装置取得且解密，则所示的处理框68判定未加密数据未损坏(例如，有效的)，且在处理框70处例如通过将未加密数据发送到缓存而提供对未加密数据的访问。
如果未加密数据未从存储装置取得且未解密，则未加密数据不会涉及存储器事务，因此该过程可以例如通过检查另一数据块、等待遇到另一数据块、等等，或其组合，来结束。注意，有效的未加密数据可能在任意时间受到完整性动作，例如在处理框56处。例如，可以针对有效的未加密数据生成完整性值，可以针对有效的未加密数据对用于访问存储器的物理存储器地址进行加扰，可以针对有效的未加密数据将物理地址用作对块密码的微调、可以对有效的未加密数据添加非随机模式等，或其组合。
另外，如果在框48处判定未加密数据包括多个比特的随机分布，则在框72处判定是否在框48处进行进一步的判定(例如，第二判定等)。例如，如果在框48处的判定是在从存储器取得未加密数据并对数据解密以生成未加密数据之后做出的进一步的判定(例如，是)，则在处理框74处从存储装置取得与未加密数据(如果有的话)相关联的完整性值。如果没有完整性值可用，则未加密数据可以被标记(flagged)并被转发以供进一步的分析(例如，载入日志，等)，可以被视为是损坏的，不能被放置在缓存中，等等，或其组合。
在框76处，所述完整性值可以用于判定未加密数据是否被损坏(例如，无效的，等)。完整性值例如可以包括ICV、MAC等或其组合。因此，如果在框76处利用完整性代码判定未加密数据是有效的，则在处理框70处提供对未加密数据的访问。如果在框76处利用完整性代码判定未加密数据是损坏的，则在处理框62处防止访问未加密数据。
图4示出了用于维护存储器完整性的另一方法80。方法80可以实现于装置(例如，装置10和/或装置30(图1和图2))中作为存储于机器或计算机可读存储介质、可配置逻辑、固定功能逻辑硬件中的逻辑指令集，所述存储介质例如是，RAM、ROM、PROM、固件、闪速存储器等；可配置逻辑例如是，PLA、FPGA、CPLD；所述固定功能逻辑硬件使用的电路技术例如是，ASIC、CMOS或TTL技术或其任意组合。例如，可以以一种或多种编程语言的任意组合编写用于执行在方法80中示出的操作的计算机程序代码，所述编程语言包括：面向对象编程语言，例如，Java、Smalltalk、C++等；传统过程编程语言，例如，“C”编程语言或类似编程语言。另外，可以组合方法44的一个或多个方面与方法80的一个或多个方面。
所示的处理框82用于在未加密数据被加密之前将可识别的模式添加到未加密数据上。所述模式例如可以被添加以将所述多个比特的随机分布最小化。处理块82例如可以生成和/或添加非随机模式到未加密数据的任意位置，其可以用作对加密器的明文数据输入。所述模式例如可以包括全零模式、全一模式、零和一的交替比特模式等或其组合。另外，所述模式可以包括替换模式，其可以包括与存储器位置一起添加以替换至少一部分原始数据的固定值(例如，固定模式)。
在框84处可以判定加密器是否包括可扩展块密码。如果否，则处理块86可以经由扩散器和逆变扩散器来将扩散最大化。例如，当块密码不够宽以覆盖完全缓存行宽度从而确保在密文数据中的至少一比特的改变在未加密数据上基本扩散时，处理框86可以实现AES-PCBC。如果加密器包括可扩展的块密码，则处理框88可以通过将可扩展块密码的块大小设定为确保将至少一比特的改变在未加密数据上扩散来将扩散最大化，其中所述块大小可以设置为等于访问存储器的粒度。例如，当以64字节块访问存储器时，处理框88可以将Threefish的块大小设置为64字节。
所示的处理框90用于对用于访问存储器的物理存储器地址进行加扰，并对物理存储器地址的加扰进行反转。处理框90例如可以将顺序输入的逻辑地址映射为非顺序的物理地址。因此，对手可能不能获得关于未加密数据的信息，所述信息原本是可以通过将加密数据分布在存储器中随机位置上而可获得的。所示的处理块92利用物理存储器地址(例如，加扰的、未加扰的，等)作为微调，并基于该微调判定未加密数据是否包括多个比特的随机分布。所述微调例如可以将未加密数据与物理存储器地址绑定。因此，将密文数据从存储器中一个位置交换到存储器中的另一位置将允许判定对应的未加密数据是损坏的。所示的处理框94用于实现概率密度函数、阈值以及指令解码器中的一个或多个，以判定未加密数据是否包括多个比特的随机分布，如上所述。
额外的注意和例子：
例子1可以包括一种装置，其具有：存储器；以及逻辑，用于：识别包括多个比特的未加密数据，其中所述未加密数据将被加密并存储于所述存储器中。所述逻辑可以就所述未加密数据是否包括所述多个比特的随机分布进行判定。所述逻辑还可以在所述未加密数据包括所述多个比特的随机分布时，实现完整性动作。
例子1的装置还可以包括：处理器，用于访问所述存储器，并执行与所述未加密数据相关联的指令。例子1的装置可以包括加密器，用于对所述未加密数据进行加密以生成密文。例子1的装置还可以包括解密器，用于对所述密文进行解密以生成所述未加密数据。例子1的装置可以包括缓存，用于存储所述未加密数据。例子1的逻辑可以实现处理器、加密器和/或解密器。
例子1的逻辑可以实现模式添加器，以在所述未加密数据被加密之前，将可识别的模式添加到所述未加密数据，从而将所述多个比特的随机分布最小化。例子1的逻辑可以设定块密码的块大小，以确保将至少一比特的改变在所述未加密数据上扩散，其中所述块大小被设置为等于访问存储器的粒度。例子1的逻辑可以实现扩散器，以在块密码的块大小可小于访问存储器的粒度时进行加密，从而确保将至少一比特的改变在所述未加密数据上扩散。例子1的逻辑还可以实现逆变扩散器，以在所述块密码的块大小可小于访问存储器的粒度时进行解密，从而确保将至少一比特的改变在所述未加密数据上扩散。
例子1的逻辑可以实现地址加扰器，以对被利用来访问所述存储器的物理存储器地址进行加扰。例子1的逻辑可以实现逆变地址加扰器，以对所述物理存储器地址的加扰进行反转。例子1的逻辑可以实现微调功能，以利用物理存储器地址作为对块密码的微调，从而将所述未加密数据与所述物理存储器地址进行绑定。例子1的逻辑还可以基于所述微调进行所述判定。
例子1的逻辑可以在从所述存储器中取得数据并对所述数据进行解密以生成未加密数据之后，进行判定。例子1的逻辑可以在所述未加密数据包括所述多个比特的随机分布时，判定所述未加密数据被损坏。例子1的逻辑还可以在所述未加密数据被损坏时，防止访问所述未加密数据。例子1的逻辑可以在所述未加密数据被加密并存储于所述存储器之前，进行所述判定。例子1的逻辑还可以在所述未加密数据包括所述多个比特的随机分布时，生成与所述未加密数据相关联的完整性值，其中所述完整性值可被存储在所述存储器中。
例子1的逻辑可以在从所述存储器中取得数据并对所述数据进行解密以生成未加密数据之后，就所述未加密数据是否包括所述多个比特的随机分布进行第二判定。例子1的逻辑可以在所述未加密数据包括所述多个比特的随机分布时，从所述存储器中取得所述完整性值。例子1的逻辑还可以基于所述完整性值，判定所述未加密数据是否被损坏。例子1的逻辑可以在所述未加密数据被损坏时，防止访问所述未加密数据。
例子1的逻辑可以实现概率密度函数、阈值和指令解码器中的一个或多个以进行所述判定。例子1的逻辑可以识别以一频率出现在所述未加密数据中的多个比特的比特序列。例子1的逻辑可以对比特序列出现在所述未加密数据中的实例的数量进行计数。例子1的逻辑还可以在所述实例的数量满足阈值时，判定所述未加密数据不包括所述多个比特的随机分布。例子1的逻辑可以实现指令解码器，用于对所述未加密数据进行解码以识别一条或多条指令。
例子2可以包括一种存储器控制器，其具有逻辑，该逻辑至少部分地包括硬件，用于：识别包括多个比特的未加密数据，其中所述未加密数据将被加密并存储于所述存储器中。所述逻辑可以就所述未加密数据是否包括所述多个比特的随机分布进行判定。所述逻辑还可以在所述未加密数据包括所述多个比特的随机分布时，实现完整性动作。例子2的所述逻辑还可以包括例子1的所述逻辑的一个或多个功能。例如，所述逻辑可以实现模式添加器，以在所述未加密数据被加密之前，将可识别的模式添加到所述未加密数据，从而将所述多个比特的随机分布最小化，其中所述可识别模式包括包含固定值和存储器位置的替换模式。
例子3可以包括一种具有一组指令的非瞬态计算机可读存储介质，如果被处理器执行，则所述指令使得计算机用于：识别包括多个比特的未加密数据，其中所述未加密数据可被加密并存储于所述存储器中。所述指令如果被执行则还可以使得计算机用于：就所述未加密数据是否包括所述多个比特的随机分布进行判定。另外，所述指令如果被执行则使得计算机用于：当所述未加密数据包括所述多个比特的随机分布时，实现完整性动作。
另外，例子3的所述指令如果被执行则可以使得计算机用于：在所述未加密数据被加密之前，将可识别的模式添加到所述未加密数据，从而将所述多个比特的随机分布最小化，其中所述可识别模式可以包括包含固定值和存储器位置的替换模式。另外，例子3的所述指令如果被执行则可以使得计算机用于：设定块密码的块大小，以确保将至少一比特的改变在所述未加密数据上扩散，其中所述块大小被设置为等于访问存储器的粒度。另外，例子3的所述指令如果被执行则可以使得计算机用于：经由扩散器和逆变扩散器将扩散最大化。例如，可以实现扩散器，以在块密码的块大小小于访问存储器的粒度时进行加密，从而确保将至少一比特的改变在所述未加密数据上扩散，以及可以实现逆变扩散器，以在所述块密码的块大小小于访问存储器的粒度时进行解密，从而确保将至少一比特的改变在所述未加密数据上扩散。
另外，例子3的所述指令如果被执行则可以使得计算机用于：对被利用来访问所述存储器的物理存储器地址进行加扰。另外，例子3的所述指令如果被执行则可以使得计算机用于：对所述物理存储器地址的加扰进行反转。另外，例子3的所述指令如果被执行，则可以使得计算机用于：利用所述物理存储器地址作为对所述块密码的微调，从而将所述未加密数据与所述物理存储器地址进行绑定。另外，例子3的所述指令如果被执行，则可以使得计算机用于：基于所述微调进行判定。
另外，例子3的所述指令如果被执行，则可以使得计算机用于：在对未加密数据进行加密并存储到存储器中之前，进行判定。另外，例子3的所述指令如果被执行，则可以使得计算机用于：当所述未加密数据包括所述多个比特的随机分布时，判定所述未加密数据被损坏。另外，例子3的所述指令如果被执行，则可以使得计算机用于：当所述未加密数据损坏时，防止访问所述未加密数据。另外，例子3的所述指令如果被执行，则可以使得计算机用于：在所述未加密数据被加密和存储到存储器中之前，进行所述判定。另外，例子3的所述指令如果被执行，则可以使得计算机用于：当所述未加密数据包括所述多个比特的随机分布时，生成与所述未加密数据相关联的完整性值，其中所述完整性值被存储在所述存储器中。
另外，例子3的所述指令如果被执行，则可以使得计算机用于：在从所述存储器中取得数据并对所述数据进行解密以生成未加密数据之后，就所述未加密数据是否包括所述多个比特的随机分布进行第二判定。另外，例子3的所述指令如果被执行，则可以使得计算机用于：当所述未加密数据包括所述多个比特的随机分布时，从所述存储器中取得所述完整性值。另外，例子3的所述指令如果被执行，则可以使得计算机用于：当所述未加密数据被损坏时，防止访问所述未加密数据。
另外，例子3的所述指令如果被执行，则可以使得计算机用于：实现概率密度函数、阈值和指令解码器中的一个或多个以进行所述判定。另外，例子3的所述指令如果被执行，则可以使得计算机用于：识别以一频率出现在所述未加密数据中的多个比特的比特序列。另外，例子3的所述指令如果被执行，则可以使得计算机用于：对比特序列出现在所述未加密数据中的实例的数量进行计数。另外，例子3的所述指令如果被执行，则可以使得计算机用于：在所述实例的数量满足阈值时，判定所述未加密数据不包括所述多个比特的随机分布。另外，例子3的所述指令如果被执行，则可以使得计算机用于：实现指令解码器，用于对所述未加密数据进行解码以识别一条或多条指令。
例子4涉及一种计算机实现的方法，包括：识别具有多个比特的未加密数据，其中所述未加密数据被加密并存储于所述存储器中。所述方法还可以用于就所述未加密数据是否包括所述多个比特的随机分布进行判定。所述方法还可以包括当所述未加密数据包括所述多个比特的随机分布时，实现完整性动作。
另外，例子4的计算机实现的方法可以包括：在所述未加密数据被加密之前，将可识别的模式添加到所述未加密数据，从而将所述多个比特的随机分布最小化，其中所述可识别模式可以包括包含固定值和存储器位置的替换模式。另外，例子4的计算机实现的方法可以包括：设定块密码的块大小，以确保将至少一比特的改变在所述未加密数据上扩散，其中所述块大小被设置为等于访问存储器的粒度。另外，例子4的计算机实现的方法可以包括：经由扩散器和逆变扩散器将扩散最大化。例如，可以实现扩散器，以在块密码的块大小小于访问存储器的粒度时进行加密，从而确保将至少一比特的改变在所述未加密数据上扩散，以及可以实现逆变扩散器，以在所述块密码的块大小小于访问存储器的粒度时进行解密，从而确保将至少一比特的改变在所述未加密数据上扩散。
另外，例子4的计算机实现的方法可以包括：对被利用来访问所述存储器的物理存储器地址进行加扰。另外，例子4的计算机实现的方法可以包括：对所述物理存储器地址的加扰进行逆变。另外，例子4的计算机实现的方法可以包括：利用所述物理存储器地址作为对所述块密码的微调，从而将所述未加密数据与所述物理存储器地址进行绑定。另外，例子4的计算机实现的方法可以包括：基于所述微调进行判定。
另外，例子4的计算机实现的方法可以包括：在从所述存储器中取得数据并对所述数据进行解密以生成未加密数据之后，进行判定。另外，例子4的计算机实现的方法可以包括：当未加密数据包括所述多个比特的随机分布时，判定所述未加密数据被损坏。另外，例子4的计算机实现的方法可以包括：当所述未加密数据损坏时，防止访问所述未加密数据。
另外，例子4的计算机实现的方法可以包括：在所述未加密数据被加密和存储到存储器中之前，进行判定。另外，例子4的计算机实现的方法可以包括：当所述未加密数据包括所述多个比特的随机分布时，生成与所述未加密数据相关联的完整性值，其中所述完整性值被存储在所述存储器中。另外，例子4的计算机实现的方法可以包括：在从所述存储器中取得数据并对所述数据进行解密以生成未加密数据之后，就所述未加密数据是否包括所述多个比特的随机分布进行第二判定。另外，例子4的计算机实现的方法可以包括：当所述未加密数据包括所述多个比特的随机分布时，从所述存储器中取得所述完整性值。另外，例子4的计算机实现的方法可以包括：基于所述完整性值判定所述未加密数据是否被损坏。另外，例子4的计算机实现的方法可以包括：当所述未加密数据被损坏时，防止访问所述未加密数据。
另外，例子4的计算机实现的方法可以包括：实现概率密度函数、阈值和指令解码器中的一个或多个以进行所述判定。另外，例子4的计算机实现的方法可以包括：识别以一频率出现在所述未加密数据中的多个比特的比特序列。另外，例子4的计算机实现的方法可以包括：对比特序列出现在所述未加密数据中的实例的数量进行计数。另外，例子4的计算机实现的方法可以包括：在所述实例的数量满足阈值时，判定所述未加密数据不包括所述多个比特的随机分布。另外，例子4的计算机实现的方法可以包括：实现指令解码器，用于对所述未加密数据进行解码以识别一条或多条指令。
例子5涉及一种计算机实现方法，其包括用于识别具有多个比特的未加密数据的单元，其中所述未加密数据将被加密并存储于所述存储器中。所述方法还可以提供用于就所述未加密数据是否包括所述多个比特的随机分布进行判定的单元。所述方法还可以包括用于在所述未加密数据包括所述多个比特的随机分布时实现完整性动作的单元。
另外，例子5的计算机实现的方法可以包括：用于在所述未加密数据被加密之前将可识别的模式添加到所述未加密数据，从而将所述多个比特的随机分布最小化的单元。另外，例子5的计算机实现的方法可以包括：用于设定块密码的块大小以确保将至少一比特的改变在所述未加密数据上扩散的单元，其中所述块大小被设置为等于访问存储器的粒度。另外，例子5的计算机实现的方法可以包括：用于在块密码的块大小小于访问存储器的粒度时进行加密，从而确保将至少一比特的改变在所述未加密数据上扩散的单元。另外，例子5的计算机实现的方法可以包括：用于在所述块密码的块大小小于访问存储器的粒度时进行解密，从而确保将至少一比特的改变在所述未加密数据上扩散的单元。
另外，例子5的计算机实现的方法可以包括：用于对被利用来访问所述存储器的物理存储器地址进行加扰的单元。另外，例子5的计算机实现的方法可以包括：用于对所述物理存储器地址的加扰进行逆变的单元。另外，例子5的计算机实现的方法可以包括：用于利用所述物理存储器地址作为对所述块密码的微调从而将所述未加密数据与所述物理存储器地址进行绑定的单元。另外，例子5的计算机实现的方法可以包括：用于基于所述微调进行判定的单元。
另外，例子5的计算机实现的方法可以包括：用于在从所述存储器中取得数据并对所述数据进行解密以生成未加密数据之后进行判定的单元。另外，例子5的计算机实现的方法可以包括：用于在未加密数据包括所述多个比特的随机分布时判定所述未加密数据被损坏的单元。另外，例子5的计算机实现的方法可以包括：用于在所述未加密数据损坏时防止访问所述未加密数据的单元。
另外，例子5的计算机实现的方法可以包括：用于在所述未加密数据被加密和存储到存储器中之前进行判定的单元。另外，例子5的计算机实现的方法可以包括：用于在所述未加密数据包括所述多个比特的随机分布时，生成与所述未加密数据相关联的完整性值的单元，其中所述完整性值被存储在所述存储器中。另外，例子5的计算机实现的方法可以包括：用于在从所述存储器中取得数据并对所述数据进行解密以生成未加密数据之后就所述未加密数据是否包括所述多个比特的随机分布进行第二判定的单元。另外，例子5的计算机实现的方法可以包括：用于在所述未加密数据包括所述多个比特的随机分布时从所述存储器中取得所述完整性值的单元。另外，例子5的计算机实现的方法可以包括：用于基于所述完整性值判定所述未加密数据是否被损坏的单元。另外，例子5的计算机实现的方法可以包括：用于在所述未加密数据被损坏时防止访问所述未加密数据的单元。
另外，例子5的计算机实现的方法可以包括：用于实现概率密度函数、阈值和指令解码器中的一个或多个以进行所述判定的单元。另外，例子5的计算机实现的方法可以包括：识别以一频率出现在所述未加密数据中的多个比特的比特序列的单元。另外，例子5的计算机实现的方法可以包括：用于对比特序列出现在所述未加密数据中的实例的数量进行计数的单元。另外，例子5的计算机实现的方法可以包括：在所述实例的数量满足阈值时判定所述未加密数据不包括所述多个比特的随机分布的单元。另外，例子5的计算机实现的方法可以包括：用于对所述未加密数据进行解码以识别一条或多条指令的单元。
例子6可以涉及包括执行例子5的方法的单元的装置。例如，例子6的装置可以包括用于识别具有多个比特的未加密数据的单元，其中所述未加密数据被加密并存储于存储器中。所述装置还提供用于就所述未加密数据是否包括所述多个比特的随机分布进行判定的单元。所述装置还可以包括用于在所述未加密数据包括所述多个比特的随机分布时实现完整性动作的单元。
因此，本文所描述的技术可以支持非确定性的行内存储器完整性检查。另外，本文所描述的技术可以根据存储器规模缩放，因为例如在存储器中可能存储有实质上更少的完整性值。因此，对于程序、应用、操作系统、指令等，可能存在实质上更少的存储器开销和/或相对更多的可用存储器。另外，可以将与存储器访问(例如，对ICV的访问每次要验证和/或测试完整性)相关联的性能退化最小化。另外，装置可能被强迫使用总是经过启发性规则(例如，通过添加一个或多个非随机模式)的数据，来将对错误校正代码的需要最小化。另外，本文所描述的技术可以将对损坏数据的执行最小化，可以解释恶意交换存储器内容，可以基于对手不可得的存储位置使得信息与未加密数据相关，等等，或其组合。
实施例可应用于与所有类型的半导体集成电路(IC)芯片一起使用。这些IC芯片的例子包括但不限于：处理器、控制器、芯片组部件、可编程逻辑阵列(PLA)、存储器芯片、网络芯片、片上系统(SoC)、SSD/NAND控制器ASIC等。另外，在一些附图中，用线来表示信号导体线。一些线会是不同的，为了表示更多组成的信号路径，线可以具有数字标签来表示构成信号路径的数量，和/或在一端或多端具有箭头来表示主要信息流方向。然而，这不应以限制的方式进行解释。而是，这些添加的细节可以与一个或多个示例性实施例结合使用，来促进更容易地理解电路。任意所表示的信号线不管有没有额外信息，都实际上包括可以在多个方向行进并可以以任意适当类型的信号方案实现的一个或多个信号，例如，以差分对、光纤线和/或单端线实现的数字或模拟信号。
可以给出示例性大小/模型/值/范围，但是实施例并不限于此。随着制造技术(例如，光刻法)日益成熟，人们期望可以制造更小尺寸的设备。另外，出于便于图示和讨论，并且为了不模糊实施例的特定方面，在图中可能示出或不示出到IC芯片和其它部件的已知的电/接地连接。此外，可以以框图形式示出布置，以免模糊实施例，并且考虑到相对实现这种框图布置的细节高度依赖于实现实施例的平台这一事实，即，这种细节应该在本领域技术人员的范围内。当阐述具体细节(例如，电路)以便描述示例性实施例，本领域技术人员可以理解的是，可以在没有这些具体细节的情况下或以这些细节的变型实践实施例。因此，说明书被视为说明性的而非限制性的。
本文所使用的术语“耦合”指的是讨论中的部件之间的任意类型的关系(直接或间接的)，并可以应用到电、机械、流体、光、电磁、机电或其它连接。另外，本文所使用的术语“第一”、“第二”等仅便于讨论，除非另有指出，否则并不具有特定的时间或年代重要性。
根据上述描述，本领域技术人员可以理解的是可以以各种形式实现实施例的广泛技术。因此，虽然结合特定例子描述了实施例，但是实施例的真实范围不应被限制，因为当研究附图、说明书和后续权利要求时，技术人员将想到其它实施例。

Claims (22)

1.一种维持存储器完整性的装置，包括：
存储器；
用于识别包括多个比特的未加密数据的单元，其中所述未加密数据被加密并存储于所述存储器中，
用于对所述未加密数据包括所述多个比特的随机分布的判定做出响应来检测所述未加密数据是否被损坏的单元，以及
用于在所述未加密数据包括所述多个比特的随机分布并且被损坏时实现完整性动作以防止恶意执行所述未加密数据的至少部分的单元。
2.根据权利要求1所述的装置，还包括：
处理器，用于访问所述存储器，并执行与所述未加密数据相关联的指令，
加密器，用于对所述未加密数据进行加密以生成密文，
解密器，用于对所述密文进行解密以生成所述未加密数据，以及
缓存，用于存储所述未加密数据。
3.根据权利要求1所述的装置，还包括用于在所述未加密数据被加密之前将可识别的模式添加到所述未加密数据从而将所述多个比特的随机分布最小化的单元。
4.根据权利要求1所述的装置，还包括用于设定块密码的块大小以确保将至少一比特的改变在所述未加密数据上扩散的单元，其中所述块大小被设置为等于访问所述存储器的粒度。
5.根据权利要求1所述的装置，还包括：
第一单元，其在块密码的块大小小于访问所述存储器的粒度时进行加密，从而确保将至少一比特的改变在所述未加密数据上扩散；以及
第二单元，其在所述块密码的所述块大小小于访问所述存储器的粒度时进行解密，从而确保将所述至少一比特的改变在所述未加密数据上扩散。
6.根据权利要求1所述的装置，还包括用于执行如下操作的单元：
对被利用来访问所述存储器的物理存储器地址进行加扰，以及
对所述物理存储器地址的加扰进行逆变。
7.根据权利要求1所述的装置，还包括用于执行如下操作的单元：
利用物理存储器地址作为对块密码的微调，从而将所述未加密数据与所述物理存储器地址进行绑定，以及
基于所述微调进行判定。
8.根据权利要求1所述的装置，还包括用于实现概率密度函数、阈值和指令解码器中的一个或多个以进行所述判定的单元。
9.根据权利要求8所述的装置，还包括用于执行如下操作的单元：
识别以一频率出现在所述未加密数据中的所述多个比特的比特序列，
对所述比特序列出现在所述未加密数据中的实例的数量进行计数，以及
当所述实例的数量满足所述阈值时，判定所述未加密数据不包括所述多个比特的随机分布。
10.根据权利要求8所述的装置，还包括用于对所述未加密数据进行解码以识别一条或多条指令的单元。
11.根据权利要求1至10中任一项所述的装置，还包括用于执行如下操作的单元：
在从所述存储器中取得数据并对取得的数据进行解密以生成所述未加密数据之后，进行所述判定，
基于所述未加密数据包括所述多个比特的随机分布的判定，判定所述未加密数据是否被损坏，以及
当所述未加密数据被损坏时，防止访问所述未加密数据的至少所述部分。
12.根据权利要求1至10中任一项所述的装置，还包括用于执行如下操作的单元：
在所述未加密数据被加密并存储于所述存储器之前，执行所述未加密数据包括所述多个比特的随机分布的进一步判定，以及
对所述未加密数据包括所述多个比特的随机分布的所述进一步判定做出响应，生成与所述未加密数据相关联的完整性值，其中所述完整性值被存储在所述存储器中。
13.根据权利要求12所述的装置，还包括用于执行如下操作的单元：
当所述未加密数据包括所述多个比特的随机分布时，从所述存储器中取得所述完整性值，
基于所述完整性值，判定所述未加密数据是否被损坏，以及
当所述未加密数据被损坏时，防止访问所述未加密数据的至少所述部分。
14.一种用于维持存储器完整性的存储器控制器，包括：
处理单元，用于：
识别包括多个比特的未加密数据，其中所述未加密数据被加密并存储于所述存储器中，
对所述未加密数据包括所述多个比特的随机分布的判定做出响应来检测所述未加密数据是否被损坏，以及
当所述未加密数据包括所述多个比特的随机分布并且被损坏时，实现完整性动作以防止恶意执行所述未加密数据的至少部分。
15.根据权利要求14所述的存储器控制器，其中，所述处理单元用于：
在所述未加密数据被加密之前，将可识别的模式添加到所述未加密数据，从而将所述多个比特的随机分布最小化，其中所述可识别的模式包括包含固定值和存储器位置的替换模式，
设定块密码的块大小，以确保将至少一比特的改变在所述未加密数据上扩散，其中所述块大小被设置为等于访问所述存储器的粒度，
对被利用来访问所述存储器的物理存储器地址进行加扰；以及对所述物理存储器地址的加扰进行逆变，以及
利用所述物理存储器地址作为对所述块密码的微调，从而将所述未加密数据与所述物理存储器地址进行绑定，以及基于所述微调进行所述判定。
16.根据权利要求14至15中任一项所述的存储器控制器，其中，所述处理单元用于：
在从所述存储器中取得数据并对取得的数据进行解密以生成所述未加密数据之后，进行所述判定，
基于所述未加密数据包括所述多个比特的随机分布的判定，判定所述未加密数据是否被损坏，以及
当所述未加密数据被损坏时，防止访问所述未加密数据的至少所述部分。
17.根据权利要求14至15中任一项所述的存储器控制器，其中所述处理单元用于：
在所述未加密数据被加密并存储于所述存储器之前，执行所述未加密数据包括所述多个比特的随机分布的进一步判定，
对所述未加密数据包括所述多个比特的随机分布的进一步判定做出响应，生成与所述未加密数据相关联的完整性值，其中所述完整性值被存储在所述存储器中，
当所述未加密数据包括所述多个比特的随机分布时，从所述存储器中取得所述完整性值；
基于所述完整性值，判定所述未加密数据是否被损坏，以及
当所述未加密数据被损坏时，防止访问所述未加密数据的至少所述部分。
18.一种用于维持存储器完整性的方法，包括：
识别包括多个比特的未加密数据，其中所述未加密数据被加密并存储于存储器中；
对所述未加密数据包括所述多个比特的随机分布判定做出响应来检测所述未加密数据是否被损坏；以及
当所述未加密数据包括所述多个比特的随机分布并且被损坏时，实现完整性动作以防止恶意执行所述未加密数据的至少部分。
19.根据权利要求18所述的方法，还包括：
在所述未加密数据被加密之前，将可识别的模式添加到所述未加密数据，从而将所述多个比特的随机分布最小化，其中所述可识别的模式包括包含固定值和存储器位置的替换模式；
设定块密码的块大小，以确保将至少一比特的改变在所述未加密数据上扩散，其中所述块大小被设置为等于访问所述存储器的粒度；
对被利用来访问所述存储器的物理存储器地址进行加扰，以及对所述物理存储器地址的加扰进行逆变；以及
利用所述物理存储器地址作为对所述块密码的微调，从而将所述未加密数据与所述物理存储器地址进行绑定，以及基于所述微调进行所述判定。
20.根据权利要求18至19中任一项所述的方法，还包括：
在从所述存储器中取得数据并对取得的数据进行解密以生成所述未加密数据之后，进行所述判定；
基于所述未加密数据包括所述多个比特的随机分布的判定，判定所述未加密数据是否被损坏；以及
当所述未加密数据被损坏时，防止访问所述未加密数据的至少所述部分。
21.根据权利要求18-19中任一项所述的方法，还包括：
在所述未加密数据被加密并存储于所述存储器之前，执行所述未加密数据包括所述多个比特的随机分布的进一步判定；
对所述未加密数据包括所述多个比特的随机分布的进一步判定做出响应，生成与所述未加密数据相关联的完整性值，其中所述完整性值被存储在所述存储器中；
当所述未加密数据包括所述多个比特的随机分布时，从所述存储器中取得所述完整性值；
基于所述完整性值，判定所述未加密数据是否被损坏；以及
当所述未加密数据被损坏时，防止访问所述未加密数据的至少所述部分。
22.一种非暂态计算机可读存储介质，其上存储有指令，所述指令在由计算设备执行时，使得所述计算设备执行根据权利要求18-21中的任意一项所述的方法。
CN201480060748.9A 2013-12-05 2014-11-05 存储器完整性 Active CN105706066B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811381700.4A CN109582604B (zh) 2013-12-05 2014-11-05 存储器完整性

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/097,414 US9213653B2 (en) 2013-12-05 2013-12-05 Memory integrity
US14/097,414 2013-12-05
PCT/US2014/063986 WO2015112224A2 (en) 2013-12-05 2014-11-05 Memory integrity

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811381700.4A Division CN109582604B (zh) 2013-12-05 2014-11-05 存储器完整性

Publications (2)

Publication Number Publication Date
CN105706066A CN105706066A (zh) 2016-06-22
CN105706066B true CN105706066B (zh) 2018-12-18

Family

ID=53271308

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480060748.9A Active CN105706066B (zh) 2013-12-05 2014-11-05 存储器完整性
CN201811381700.4A Active CN109582604B (zh) 2013-12-05 2014-11-05 存储器完整性

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201811381700.4A Active CN109582604B (zh) 2013-12-05 2014-11-05 存储器完整性

Country Status (5)

Country Link
US (2) US9213653B2 (zh)
EP (2) EP3077913B1 (zh)
KR (2) KR101863143B1 (zh)
CN (2) CN105706066B (zh)
WO (1) WO2015112224A2 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9405920B1 (en) * 2014-05-21 2016-08-02 Amazon Technologies, Inc. Data integrity verification
US10192062B2 (en) * 2014-06-20 2019-01-29 Cypress Semiconductor Corporation Encryption for XIP and MMIO external memories
US10169618B2 (en) 2014-06-20 2019-01-01 Cypress Semiconductor Corporation Encryption method for execute-in-place memories
US10691838B2 (en) 2014-06-20 2020-06-23 Cypress Semiconductor Corporation Encryption for XIP and MMIO external memories
EP3040896A1 (en) * 2014-12-30 2016-07-06 Gemalto Sa Secure element
US9990249B2 (en) 2015-12-24 2018-06-05 Intel Corporation Memory integrity with error detection and correction
US10594491B2 (en) 2015-12-24 2020-03-17 Intel Corporation Cryptographic system memory management
US10075640B2 (en) * 2015-12-31 2018-09-11 Sony Corporation Motion compensation for image sensor with a block based analog-to-digital converter
KR102466412B1 (ko) 2016-01-14 2022-11-15 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10585809B2 (en) 2016-04-01 2020-03-10 Intel Corporation Convolutional memory integrity
US20170316040A1 (en) * 2016-04-29 2017-11-02 Hewlett Packard Enterprise Attribute bit-state mapper
US10242230B1 (en) * 2016-07-29 2019-03-26 Microsoft Technology Licensing, Llc Preventing inference attacks by joining on confidential data value
US10691482B2 (en) 2016-08-11 2020-06-23 Intel Corporation Systems, methods, and apparatus for securing virtual machine control structures
US10303899B2 (en) 2016-08-11 2019-05-28 Intel Corporation Secure public cloud with protected guest-verified host control
US10810321B2 (en) * 2016-08-11 2020-10-20 Intel Corporation Secure public cloud
US10346318B2 (en) 2016-09-13 2019-07-09 Intel Corporation Multi-stage memory integrity method and apparatus
US10318748B2 (en) * 2016-09-30 2019-06-11 Intel Corporation Techniques to protect fuses against non-destructive attacks
US10235304B2 (en) * 2016-10-01 2019-03-19 Intel Corporation Multi-crypto-color-group VM/enclave memory integrity method and apparatus
US10423541B1 (en) * 2016-12-22 2019-09-24 Amazon Technologies, Inc. Using encryption within a computing system
US10599838B2 (en) * 2017-05-08 2020-03-24 Micron Technology, Inc. Crypto-ransomware compromise detection
US11171665B2 (en) 2017-09-11 2021-11-09 Nyriad Limited Dictionary-based data compression
US10769272B2 (en) 2017-09-29 2020-09-08 Intel Corporation Technology to protect virtual machines from malicious virtual machine managers
US10686605B2 (en) 2017-09-29 2020-06-16 Intel Corporation Technologies for implementing mutually distrusting domains
US10671737B2 (en) 2017-11-10 2020-06-02 Intel Corporation Cryptographic memory ownership table for secure public cloud
US11082432B2 (en) * 2017-12-05 2021-08-03 Intel Corporation Methods and apparatus to support reliable digital communications without integrity metadata
US10901917B1 (en) * 2018-01-26 2021-01-26 Amazon Technologies, Inc. Address scrambling for storage class memory
KR102510451B1 (ko) * 2018-05-09 2023-03-16 삼성전자주식회사 집적 회로 장치 및 집적 회로 장치의 동작 방법
US10922439B2 (en) * 2018-06-29 2021-02-16 Intel Corporation Technologies for verifying memory integrity across multiple memory regions
KR102231257B1 (ko) * 2018-07-18 2021-03-23 광주과학기술원 채굴 장치, 및 채굴 장치 동작 방법
US11520611B2 (en) 2018-08-20 2022-12-06 Intel Corporation Secure public cloud using extended paging and memory integrity
US11010067B2 (en) * 2018-12-28 2021-05-18 Intel Corporation Defense against speculative side-channel analysis of a computer system
CN110309678B (zh) * 2019-06-28 2021-03-19 兆讯恒达科技股份有限公司 一种内存加扰的方法
US11580234B2 (en) 2019-06-29 2023-02-14 Intel Corporation Implicit integrity for cryptographic computing
US11250165B2 (en) 2019-12-20 2022-02-15 Intel Corporation Binding of cryptographic operations to context or speculative execution restrictions
US11575504B2 (en) 2019-06-29 2023-02-07 Intel Corporation Cryptographic computing engine for memory load and store units of a microarchitecture pipeline
US11403234B2 (en) 2019-06-29 2022-08-02 Intel Corporation Cryptographic computing using encrypted base addresses and used in multi-tenant environments
US11436342B2 (en) 2019-12-26 2022-09-06 Intel Corporation TDX islands with self-contained scope enabling TDX KeyID scaling
US11669625B2 (en) 2020-12-26 2023-06-06 Intel Corporation Data type based cryptographic computing
US11580035B2 (en) 2020-12-26 2023-02-14 Intel Corporation Fine-grained stack protection using cryptographic computing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324006A (zh) * 2011-09-06 2012-01-18 四川九洲电器集团有限责任公司 一种处理器程序安全保护装置及保护方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696823A (en) 1995-03-31 1997-12-09 Lucent Technologies Inc. High-bandwidth encryption system with low-bandwidth cryptographic modules
US6076097A (en) 1997-12-11 2000-06-13 At&T Corp. System and method for generating random numbers
EP1182777B1 (en) 1999-05-18 2003-10-01 Angel José Ferre Herrero Self-corrective randomizer-encryptor system and method
US6598166B1 (en) * 1999-08-18 2003-07-22 Sun Microsystems, Inc. Microprocessor in which logic changes during execution
US6543022B1 (en) 1999-11-24 2003-04-01 Intel Corporation Method and apparatus to encode digital signals
US6832316B1 (en) * 1999-12-22 2004-12-14 Intertrust Technologies, Corp. Systems and methods for protecting data secrecy and integrity
KR100525389B1 (ko) * 2001-01-17 2005-11-02 엘지전자 주식회사 실시간 입력 스트림의 암호화／복호화 장치
WO2003030441A2 (en) * 2001-10-03 2003-04-10 Koninklijke Philips Electronics N.V. Memory encryption system and method
GB0228434D0 (en) 2002-12-05 2003-01-08 Scient Generics Ltd Error correction
US6678828B1 (en) 2002-07-22 2004-01-13 Vormetric, Inc. Secure network file access control system
US7500098B2 (en) * 2004-03-19 2009-03-03 Nokia Corporation Secure mode controlled memory
US7739577B2 (en) 2004-06-03 2010-06-15 Inphase Technologies Data protection system
US7437651B2 (en) * 2004-06-29 2008-10-14 Hewlett-Packard Development Company, L.P. System and method for controlling application of an error correction code (ECC) algorithm in a memory subsystem
US7657756B2 (en) * 2004-10-08 2010-02-02 International Business Machines Corporaiton Secure memory caching structures for data, integrity and version values
JP2007257814A (ja) * 2006-02-27 2007-10-04 Fujitsu Ltd ライブラリ装置およびライブラリ装置制御方法
US7752676B2 (en) * 2006-04-18 2010-07-06 International Business Machines Corporation Encryption of data in storage systems
US20080044012A1 (en) * 2006-08-15 2008-02-21 Nokia Corporation Reducing Security Protocol Overhead In Low Data Rate Applications Over A Wireless Link
US8000467B2 (en) * 2007-03-19 2011-08-16 Stmicroelectronics Sa Data parallelized encryption and integrity checking method and device
US8117520B2 (en) 2007-06-15 2012-02-14 Micron Technology, Inc. Error detection for multi-bit memory
US8020070B2 (en) 2007-12-05 2011-09-13 Aquantia Corporation Trapping set decoding for transmission frames
US8503679B2 (en) * 2008-01-23 2013-08-06 The Boeing Company Short message encryption
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8745411B2 (en) * 2008-11-07 2014-06-03 Broadcom Corporation Protecting external volatile memories using low latency encryption/decryption
US9331717B2 (en) 2009-02-27 2016-05-03 Blackberry Limited Forward error correction decoding avoidance based on predicted code block reliability
US20110060915A1 (en) * 2009-09-10 2011-03-10 International Business Machines Corporation Managing Encryption of Data
US9544090B2 (en) 2010-03-31 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Hard input low density parity check decoder
US8843693B2 (en) * 2011-05-17 2014-09-23 SanDisk Technologies, Inc. Non-volatile memory and method with improved data scrambling
JP5700481B2 (ja) * 2011-06-29 2015-04-15 インテル・コーポレーション 整合性チェック及びリプレーアタックからの保護を行って、メモリを暗号化するための方法及び装置
JP2013011793A (ja) * 2011-06-30 2013-01-17 Canon Inc 光走査装置および電子写真画像形成装置
US9164924B2 (en) * 2011-09-13 2015-10-20 Facebook, Inc. Software cryptoprocessor
CN102708335A (zh) * 2012-05-05 2012-10-03 南京赛孚科技有限公司 一种涉密文件的保护方法
US9319179B1 (en) 2013-04-09 2016-04-19 Marvell International Ltd. Methods and apparatus for generating expanded code words to support error correction in a data communication system
JP6199385B2 (ja) 2013-06-12 2017-09-20 株式会社日立製作所 高セキュリティ通信システム、並びにそれに用いる送信機及び受信機
US10205470B2 (en) 2014-02-14 2019-02-12 Samsung Electronics Co., Ltd System and methods for low complexity list decoding of turbo codes and convolutional codes
US9577831B2 (en) 2014-05-25 2017-02-21 Fujitsu Limited Relational encryption

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324006A (zh) * 2011-09-06 2012-01-18 四川九洲电器集团有限责任公司 一种处理器程序安全保护装置及保护方法

Also Published As

Publication number Publication date
US9213653B2 (en) 2015-12-15
CN109582604A (zh) 2019-04-05
EP3077913B1 (en) 2022-10-05
US20150161059A1 (en) 2015-06-11
KR102113937B1 (ko) 2020-05-21
WO2015112224A2 (en) 2015-07-30
KR101863143B1 (ko) 2018-06-01
EP3077913A4 (en) 2017-07-19
US20160254905A1 (en) 2016-09-01
EP3077913A2 (en) 2016-10-12
KR20180059954A (ko) 2018-06-05
US9847872B2 (en) 2017-12-19
KR20160093702A (ko) 2016-08-08
EP4116830A1 (en) 2023-01-11
WO2015112224A3 (en) 2015-09-24
CN109582604B (zh) 2023-07-25
CN105706066A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
CN105706066B (zh) 存储器完整性
US11010310B2 (en) Convolutional memory integrity
US9990249B2 (en) Memory integrity with error detection and correction
CN109388975B (zh) 针对安全性和可靠性的存储器组织
Elbaz et al. Hardware mechanisms for memory authentication: A survey of existing techniques and engines
US9311255B2 (en) Multi-layer content protecting microcontroller
Elbaz et al. Tec-tree: A low-cost, parallelizable tree for efficient defense against memory replay attacks
US8843767B2 (en) Secure memory transaction unit
US6996725B2 (en) Encryption-based security protection for processors
CN103620617B (zh) 用于带有完整性检查和防止重放攻击的保护的存储器加密的方法和设备
CN107924367A (zh) 计算存储器中可执行项的加密
CN114692176A (zh) 基于已编码指针的数据加密
CN102855161B (zh) 用于安全微控制器的外部存储器的数据交织方案
CN107078904A (zh) 混合密码密钥导出
CN108351833B (zh) 用来压缩密码元数据以用于存储器加密的技术
TW201918923A (zh) 安全邏輯系統及操作安全邏輯系統的方法
US20160026824A1 (en) Security against memory replay attacks in computing systems
CN110659506A (zh) 基于密钥刷新对存储器进行重放保护
CN103154967A (zh) 修改元素的长度以形成加密密钥
Unterluggauer et al. Securing memory encryption and authentication against side-channel attacks using unprotected primitives
US20230418603A1 (en) System and Method for Securing Nonvolatile Memory for Execute-in-Place
US20240080193A1 (en) Counter integrity tree
Kadam Low-Overhead Techniques for Secure and Reliable GPU Computing
Bao Hardware attacks and mitigation techniques
Zalivaka et al. NAND Flash Memory Devices Security Enhancement Based on Physical Unclonable Functions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant