CN105702654A - 具有减小的栅极电阻的功率fet - Google Patents

具有减小的栅极电阻的功率fet Download PDF

Info

Publication number
CN105702654A
CN105702654A CN201510939092.4A CN201510939092A CN105702654A CN 105702654 A CN105702654 A CN 105702654A CN 201510939092 A CN201510939092 A CN 201510939092A CN 105702654 A CN105702654 A CN 105702654A
Authority
CN
China
Prior art keywords
power fet
metal
fet
metal layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510939092.4A
Other languages
English (en)
Inventor
A·洛利奥
T·D·亨森
马玲
H·奈克
N·兰简
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN105702654A publication Critical patent/CN105702654A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

在一种实施方式中，一种具有减小的栅极电阻的功率场效应晶体管(FET)包括漏极、源极、栅极，以及包括栅极焊盘、栅极高速通道和多个栅极总线的栅极触点。该栅极总线由具有第一厚度的第一金属层形成，而该栅极焊盘和栅极高速通道均包括金属堆叠，金属堆叠包括该第一金属层和第二金属层。该第二金属层具有明显大于该第一厚度的第二厚度，由此减小该功率FET的栅极电阻。

Description

具有减小的栅极电阻的功率FET
本申请要求于2014年12月16日提交的、题为“MultipleMetalLayerstoImproveGateDelayinPowerTransistors”的、序列号为62/092423的美国临时申请的权益和优先权。该临时申请的公开内容因此通过引用被全文结合于本申请之中。
技术领域
本公开的实施方式涉及具有减小的栅极电阻的功率场效应晶体管(FET)。
背景技术
诸如电压调节器之类的功率转换器在各种电子电路和系统中得到试用。许多集成电路(IC)应用例如需要将直流(DC)输入电压转换为更低或更高的DC输出电压。例如，降压转换器可以被实施为将较高电压的DC输入转换为较低电压的DC输出，以便在其中需要相对大的输出电流的低压应用中使用。
功率转换器的输出级通常包括功率场效应晶体管(FET)形式的高压侧控制晶体管和低压侧同步(sync)晶体管。包括这样的功率FET的功率转换器的开关速度和停滞时间要求至少部分由那些FET的栅极电阻确定。作为结果，具有减小的栅极电阻的功率FET的实施方式将会是有利的。
发明内容
本公开涉及于一种基本上如结合至少一个附图所示出和/或描述并且如权利要求中所给出的具有减小的栅极电阻的功率场效应晶体管(FET)。
附图说明
图1示出了示例性功率转换器的示图。
图2示出了根据一种示例性实施方式的适于在图1的功率转换器中使用的功率场效应晶体管(FET)的顶视图。
图3A示出了图2中的示例性功率FET沿该图中的透视线3A-3A截取的截面图。
图3B示出了图2中的示例性功率FET沿该图中的透视线3B-3B截取的截面图。
图3C示出了图2中的示例性功率FET沿该图中的透视线3C-3C截取的截面图。
具体实施方式
以下描述包含有关本公开中的实施方式的具体信息。本领域技术人员将会认识到，本公开可以以不同于本文中特别讨论的方式来实施。本申请中的附图及其所附的详细描述仅针对于示例性实施方式。除非以其它方式有所提及，否则图中相同或相对应的要素可以由相同或相对应的附图标记所指示。此外，本申请中的附图和图示一般并非依比例绘制，且并非意在对应于实际的相对尺寸。
如以上所提到的，诸如电压调节器之类的功率转换器在各种电子电路和系统中使用。例如，集成电路(IC)应用可能要求将直流(DC)输入电压转换为更低或更高的DC输出电压。作为具体示例，降压转换器可以被实施为如下电压调节器，其将较高电压的DC输入转换为较低电压的DC输出，以便在其中需要相对大的输出电流的低压应用中使用。
图1示出了示例性功率转换器的示图。如图1所示，例如，功率转换器100可以使用被配置为半桥的金属氧化物半导体场效应晶体管(MOSFET)的形式的两个功率开关来实施。也就是说，功率转换器100可以包括具有漏极112、源极114、栅极116和体二极管118的高压侧或控制FET110(Q1)，以及具有漏极122、源极124、栅极126和体二极管128的低压侧或同步(sync)FET120(Q2)。
此外，功率转换器100包括输出电感器102、输出电容器104，以及用于驱动相应的控制和同步FET110和120的驱动器106。如图1中进一步示出的，控制FET110的源极114在开关节点132处耦合至同步FET120的漏极122，该开关节点132进而通过输出电感器102耦合至功率转换器100的输出108。图1中还示出了肖特基二极管130，其被描绘为与同步FET120的体二极管128并联耦合。
根据图1所示的示例性实施方式，功率转换器100被配置为接收输入电压VIN，并且在输出108处提供经转换的电压，例如经整流和/或逐步减小的电压VOUT。功率转换器100有利地例如可以在各种汽车、工业、电器和照明应用中被用作降压转换器。
注意到，为了描述的容易和简明，该创新性原理在一些实例中将参考降压转换器的具体实施方式进行描述，该降压转换器包括一个或多个基于硅的竖直功率FET。然而，所要强调的是，这样的实施方式仅是示例性的，并且本文中所公开的创新性原理能够宽泛地被应用于各种应用，包括被配置为竖直或横向功率器件的使用基于其它IV族材料或基于III-V族半导体的功率晶体管所实施的降压和升压转换器。
进一步注意到，如本文中所描述的，“III-V族”是指包括至少一种III族元素和至少一种V族元素的化合物半导体。作为示例，III-V族可以采取III-氮化物半导体的形式，其包括氮以及至少一种III族元素。例如，III氮化物功率FET可以使用氮化镓来制作，其中一种或多种III族元素包括一定或相当数量的镓，但是也可以包括除镓之外的其它III族元素。因此，在一些实施方式中，控制FET110和同步FET120之一或二者可以采用III-氮化物功率FET的形式，诸如III-氮化物高电子迁移率晶体管(HEMT)。
参考图2，图2示出了根据一种示例性实施方式的适于在图1的功率转换器100中使用的功率FET的顶视图。功率FET220包括有源区234，有源区234具有栅极沟槽226、与栅极沟槽226相邻的高掺杂的源极区224，以及高掺杂的主体扩散区256。如图2所示，栅极沟槽226包括栅极电极240，以及位于栅极电极240和高掺杂源极区224之间的栅极电介质242。图2中还示出了第一金属层272的多个部分，该第一金属层272提供栅极总线248a、248b、248c和248d，并且还形成提供栅极焊盘244和栅极高速通道246的金属堆叠的一部分，以及第二金属层274的多个部分，该第二金属层274提供源极触点260并且还形成提供栅极焊盘244和栅极高速通道246的金属堆叠的一部分。
如图2中进一步示出的，用于控制功率FET220的栅极电压可以经由栅极焊盘244、栅极高速通道246以及栅极总线248a、248b、248c和248d被施加至栅极电极240。换句话说，栅极焊盘244、栅极高速通道246以及栅极总线248a、248b、248c和248d共同形成了功率FET220的栅极触点。
除了以上所标示出的功率FET220的特征之外，图2还包括分别对应于图3A、3B和3C所示并且在以下更为详细描述的功率FET220的截面图的透视线3A-3A、3B-3B和3C-3C。应当注意的是，根据图2所示的顶视图，栅极总线248a、248b、248c和248d被描绘为好似部分透过第二金属层274以及第二金属层274下方的电介质层(图2中看不到的电介质层)所看到的那样。此外，栅极沟槽226、高掺杂源极区224和高掺杂的主体扩散区256被描绘为好似透过第一和第二金属层272和274，以及一个或多个电介质层(图2中看不到的一个或多个电介质层)所看到。因此，有源区234的对应于透视线3A-3A和3B-3B的多个部分位于源极触点260之下。
功率FET220总体上对应于图1中的功率FET110和120中的任一个或二者，并且可以共享归属于本申请中的那些相对应特征的任意特性。也就是说，功率FET220可以被实施为功率转换器的控制FET和同步FET之一或二者。此外，虽然功率FET220被示出为竖直功率转换器，但是在图2中，更一般地，功率FET220可以采取竖直或横向功率器件的形式。
继续至图3A，图3A示出了沿图2中的透视线3A-3A的示例性竖直功率FET320的截面图。如图3A所示，竖直功率FET320包括处于衬底350的底部表面处的高掺杂N型漏极322，以及位于高掺杂N型漏极322之上的N型漂移区352。此外，竖直功率FET320包括位于N型漂移区352之上的P型主体区354，以及包括相应的栅极电极340并且通过P型主体区354延伸到N型漂移区352之中的栅极沟槽326，以及与栅极沟槽326相邻的高掺杂N型源极区324。图3A进一步示出了内衬栅极沟槽326的栅极电介质342、高掺杂P型主体扩散区356，以及源极触点360。
图3A中还示出了电介质层362，其具有通过电介质层362延伸的传导性插塞376、第一金属层372、金属间电介质364(其具有通过金属间电介质364进行延伸的传导性过孔378)、以及堆叠在第一金属层372之上的第二金属层374。注意到，电介质层362将栅极电极340与第一和第二金属层372和374电隔离。
根据图3A所示的示例性实施方式，源极触点360包括传导性插塞376、第一金属层372、传导性过孔378和第二金属层374。然而，进一步注意到，在其它实施方式中，源极触点360可以包括较少的特征。例如，在一种备选实施方式中，电介质层362可以被形成于栅极沟槽326之上的电介质帽替换，但是可以以其它方式从图3A所示的衬底350的部分中被省略。在该实施方式中，传导性插塞376也可以被省略，并且第一金属层372可以与高掺杂N型源极区324和高掺杂P型主体扩散区356形成直接电接触。在另一种实施方式中，如这样的电介质层362、传导性插塞376、金属间电介质364和传导性过孔378可以从图3A中所示的衬底350的部分中被省略。在该实施方式中，第一金属层372可以与高掺杂N型源极区324以及高掺杂P型主体扩散区356形成直接电接触，并且第二金属层374可以被堆叠于第一金属层372上。
竖直功率FET320总体上对应于图2中的功率FET220，并且可以共享归属于本申请中的那些相对应特征的任意特性。换句话说，高掺杂N型源极区324和高掺杂P型主体扩散区356总体上对应于图2中相应的高掺杂源极区224和高掺杂主体扩散区256，并且可以共享归属于本申请中的那些相对应特征的任意特性。此外，图3A中包括相应栅极电极340和栅极电介质342的栅极沟槽326总体上对应于图2中包括相应栅极电极240和栅极电介质242的栅极沟槽226，并且可以共享归属于本申请中的那些相对应特征的任意特性。此外，图3A中的第一金属层372、第二金属层374和源极触点360总体上对应于图2中的第一金属层272、第二金属层274和源极触点260，并且可以共享归属于本申请中的那些相对应特征的任意特性。
注意到，虽然图3A中所示的实施方式将竖直功率FET320描绘为具有N型漏极322、N型漂移区352、P型主体区354和N型源极区324的n沟道器件，但是该表示形式仅是示例性的。在其它实施方式中，所描述的极性可以被反转而使得竖直功率FET320可以是具有P型漏极、P型漂移区、N型主体区和P型源极区的p沟道器件。
例如，衬底350可以是硅质(Si)衬底或碳化硅(SiC)衬底。在一些实施方式中，衬底350可以包括形成于衬底350的外延硅层中的N型漂移区352和P型主体区354。例如，这样的外延硅层的形成可以通过如本领域所知的任意适当的方法形成，诸如化学气相沉积(CVD)或分子束外延(MBE)。然而，更为一般地，N型漂移区352和P型主体区354可以形成于衬底350中所包括的任意适当元素半导体或化合物半导体层之中。
因此，在其它实施方式中，N型漂移区352和P型主体区354并不需要通过外延生长形成，和/或并不需要由硅形成。例如，在一种备选实施方式中，N型漂移区352和P型主体区354能够在衬底350的浮置区域(floatzone)硅层中形成。在其它实施方式中，N型漂移区352和P型主体区354能够形成于作为衬底350的一部分而形成的有应变或无应变的锗层中。
P型主体区354和高掺杂P型主体扩散区356可以通过注入和热扩散而形成。例如，硼(B)掺杂物可以被注入到衬底350中并且被扩散从而形成P型主体区365和高掺杂P型主体扩散区356。高掺杂N型源极区324同样可以通过适当N型掺杂物在衬底350中的注入和热扩散而形成。这样的适当的N型掺杂物例如可以包括砷(As)或磷(P)。
栅极电极340可以使用本领域通常所采用的任意导电材料形成。例如，栅极电极340可以由掺杂多晶硅或金属形成。将栅极电极340与源极触点360绝缘的栅极电介质342和电介质层362可以使用本领域通常所采用的任意材料和任意技术形成。例如，栅极电介质342和电介质层362可以由二氧化硅(SiO2)形成，并且可以被沉积或热生长从而产生相应的栅极电介质342和电介质362。例如，被示出为通过电介质层362进行延伸的传导性插塞376可以被形成为金属插塞，诸如钨(W)插塞。
例如，第一金属层372可以是铝(Al)层，或者可以由诸如铝硅(Al-Si)或者铝硅铜(Al-Si-Cu)的铝合金所制成。在一些实施方式中，第一金属层372和第二金属层374可以由相同金属或金属合金形成。然而，在其它实施方式中，由与用来形成第一金属层372的金属或金属合金不同的金属或金属合金形成第二金属层374可能是有利的或者是所期望的。例如，第二金属层374可以是铜(Cu)层，诸如被沉积或电镀的Cu层。然而，在其它实施方式中，例如，第二金属层374可以由Al或者诸如Al-Si或Al-Si-Cu的铝合金制成。
根据图3A所示的示例性实施方式，金属间电介质364形成于第一金属层372和第二金属层374之间。金属间电介质364可以是半导体器件制作中通常被用作金属间电介质的任意电介质材料。传导过孔378通过金属间电介质364进行延伸以将第二金属层374电耦合至第一金属层372。例如，传导过孔378可以被填充有任意适当的传导材料，诸如Cu或另一种金属。
转向图3B，图3B示出了沿图2中的透视线3B-3B截取的示例性竖直功率FET320的截面图。注意到，图3B中由与出现在图3A中的那些相同的附图标记所标示的特征分别对应于如以上所描述的那些特征，并且可以共享归属于本申请中的那些相对应特征的任意特性。
除了以上参考图3A所描述的特征之外，图3B进一步包括由第一金属层372形成的栅极总线348a。栅极总线348a总体上对应于图2中的栅极总线248a，并且可以共享归属于本申请中的相对应特征的任意特性。此外，归属于栅极总线248a/348a的特性同样也能够应用于图2中所描绘的栅极总线248b、248c和248d。
如图1所示，源极触点360位于栅极总线348a之上并且通过金属间电介质364与栅极总线348a电隔离。如图3B中进一步示出的，电介质层362在图3B所示的竖直功率FET320的该区域中被图案化，以使得栅极总线348a能够与栅极电极340形成电接触，同时将高掺杂N型源极区324和高掺杂P型主体扩散区356与栅极总线348a进行绝缘。
注意到，在如图3B所示的一些实施方式中，栅极沟槽326可以在栅极总线348a之下具有不同的一种或多种尺寸，以便促成栅极总线348a和栅极电极340之间的电接触。例如并且如通过图3A和3B的比较所进一步示出的，栅极沟槽326可以在栅极总线348a之下具有比在有源区234的其中栅极沟槽326并未被对应于栅极总线348a的栅极总线所覆盖的其它区域中更大的宽度。
栅极总线348a由第一金属层372形成，第一金属层372被示出为具有厚度T1。例如，在一些实施方式中，厚度T1可以处于从大约1微米到大约2微米(1.0μm–2.0μm)的范围之内。
参考图3C，图3C示出了沿图2中的透视线3C-3C截取的示例性竖直功率FET320的截面图。注意到，图3C中由与出现在图3A或3B中的那些相同的附图标记所标示的特征分别对应于如以上所描述的那些特征，并且可以共享归属于本申请中的那些相对应特征的任意特性。
除了以上参考图3A和图3B所描述的特征之外，图3C进一步包括栅极焊盘344和栅极高速通道346。栅极焊盘344和栅极高速通道346总体上对应于图2中相应的栅极焊盘244和栅极高速通道246，并且可以共享归属于本申请中的那些相对应特征的任意特性。
如图1所示，栅极焊盘344和栅极高速通道346均包括由第一金属层372和第二金属层374形成的金属堆叠。例如并且如图3C中进一步示出的，第二金属层374可以直接形成于第一金属层372上以提供栅极焊盘344和栅极高速通道346。
第二金属层374具有明显大于第一金属层372的厚度T1的厚度T2。例如，虽然如以上所提到的，厚度T1可以处于大约1.0μm至大约2.0μm的范围之内，但是例如T2可以具有在从大约5.0μm至大约10.0μm的范围之内的示例性厚度。因此，在一些实施方式中，厚度T2可以比厚度T1大三倍或者多于三倍。
注意到，虽然并未在图3C中示出，但是在一些实施方式中，金属间电介质364可以位于第一金属层372和第二金属层374之间而作为栅极焊盘344和栅极高速通道346的一部分。在那些实施方式中，栅极焊盘344和栅极高速通道346可以进一步包括传导性过孔378，传导性过孔378通过金属间电介质364进行延伸以将第二金属层374电耦合至第一金属层372。
因此，返回参考图2，将栅极焊盘244和栅极高速通道246形成为包括第一金属层272和明显更厚的第二金属层274的金属堆叠导致栅极总线248a、248b、248c和248d之间的栅极高速通道246的传导性横截面的明显增大。结果，FET220的总体栅极电阻进而其栅极延迟明显有所减小。例如，在一些实施方式中，当与其中栅极高速通道246由相对纤薄的第一金属层单独形成的常规实施方式相比时，栅极电阻和栅极延迟可以有利地减小大约百分之五十(50％)。此外，当功率FET220被实施为对应于图1中的FET120的同步FET时，与同步FET120的体二极管128并联耦合的肖特基二极管130可以有利地从功率转换器100中被省略。
从以上描述论证了能够使用各种技术来实施本申请中所描述的概念而并不背离那些概念的范围。此外，虽然已经具体参考某些实施方式描述了多个概念，但是本领域技术人员将会认识到，能够对形式和细节进行改变而并不背离那些概念的范围。因此，所描述的实施方式在各方面都要被认为是说明性而非限制性的。还应当理解的是，本申请并不局限于这里所描述的特定实施方式，而是可能进行许多的重新部署、修改和替换而并不背离本公开的范围。

Claims (20)

1.一种功率场效应晶体管(FET)，包括：
漏极、源极和栅极；
栅极触点，其包括栅极焊盘、栅极高速通道以及多个栅极总线；
所述多个栅极总线由具有第一厚度的第一金属层形成；
所述栅极焊盘和所述栅极高速通道均包括金属堆叠，所述金属堆叠包括所述第一金属层和第二金属层；
所述第二金属层具有明显大于所述第一厚度的第二厚度，由此减小所述功率FET的栅极电阻。
2.根据权利要求1所述的功率FET，其中所述第二厚度至少比所述第一厚度大三倍。
3.根据权利要求1所述的功率FET，其中所述第一金属层和第二金属层包括相同的金属。
4.根据权利要求1所述的功率FET，其中所述第一金属层和所述第二金属层中的至少一个包括铝。
5.根据权利要求1所述的功率FET，其中所述第一金属层和所述第二金属层中的至少一个包括铝硅。
6.根据权利要求1所述的功率FET，其中所述第一金属层和所述第二金属层中的至少一个包括铜。
7.根据权利要求1所述的功率FET，进一步包括源极触点，所述源极触点由所述第二金属层形成并且位于所述多个栅极总线上并且与所述多个栅极总线电隔离。
8.根据权利要求1所述的功率FET，其中所述功率FET是竖直IV族FET。
9.根据权利要求1所述的功率FET，其中所述功率FET是竖直硅质FET。
10.根据权利要求1所述的功率FET，其中所述功率FET被实施为功率转换器的控制FET和同步FET中的至少一种。
11.一种竖直功率场效应晶体管(FET)，包括：
衬底，具有位于漏极之上的漂移区、位于所述漂移区之上的主体区、其中具有栅极电极并且延伸至所述漂移区之中的栅极沟槽、和与所述栅极沟槽相邻的源极区；
栅极触点，电耦合至所述栅极电极，所述栅极触点包括栅极焊盘、栅极高速通道和多个栅极总线；
所述多个栅极总线由具有第一厚度的第一金属层形成；
所述栅极焊盘和所述栅极高速通道均包括金属堆叠，所述金属堆叠包括所述第一金属层和第二金属层；
所述第二金属层具有明显大于所述第一厚度的第二厚度，由此减小所述竖直功率FET的栅极电阻。
12.根据权利要求11所述的竖直功率FET，其中所述第二厚度至少比所述第一厚度大三倍。
13.根据权利要求11所述的竖直功率FET，其中所述第一金属层和第二金属层包括相同的金属。
14.根据权利要求11所述的竖直功率FET，其中所述第一金属层和所述第二金属层中的至少一个包括铝。
15.根据权利要求11所述的竖直功率FET，其中所述第一金属层和所述第二金属层中的至少一个包括铝硅。
16.根据权利要求11所述的竖直功率FET，其中所述第一金属层和所述第二金属层中的至少一个包括铜。
17.根据权利要求11所述的竖直功率FET，进一步包括源极触点，所述源极触点由所述第二金属层形成并且位于所述多个栅极总线上并且与所述多个栅极总线电隔离。
18.根据权利要求11所述的竖直功率FET，其中所述功率FET是IV族FET。
19.根据权利要求11所述的竖直功率FET，其中所述功率FET是硅质FET。
20.根据权利要求11所述的竖直功率FET，其中所述功率FET被实施为功率转换器的控制FET和同步FET中的至少一种。
CN201510939092.4A 2014-12-16 2015-12-15 具有减小的栅极电阻的功率fet Pending CN105702654A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462092423P 2014-12-16 2014-12-16
US62/092,423 2014-12-16
US14/956,186 US20160172295A1 (en) 2014-12-16 2015-12-01 Power FET Having Reduced Gate Resistance
US14/956,186 2015-12-01

Publications (1)

Publication Number Publication Date
CN105702654A true CN105702654A (zh) 2016-06-22

Family

ID=56082626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510939092.4A Pending CN105702654A (zh) 2014-12-16 2015-12-15 具有减小的栅极电阻的功率fet

Country Status (3)

Country Link
US (1) US20160172295A1 (zh)
CN (1) CN105702654A (zh)
DE (1) DE102015121852A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403341A (zh) * 2020-03-28 2020-07-10 电子科技大学 降低窄控制栅结构栅电阻的金属布线方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015201045B4 (de) * 2015-01-22 2019-09-26 Infineon Technologies Austria Ag Mit einer hohen Gate-Spannung betreibbarer Hochspannungstransistor, Verfahren zum Steuern desselben und Schaltungsanordnung
CN114342088B (zh) * 2021-11-12 2024-01-09 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283202A (en) * 1986-03-21 1994-02-01 Advanced Power Technology, Inc. IGBT device with platinum lifetime control having gradient or profile tailored platinum diffusion regions
KR950000143B1 (ko) * 1991-12-26 1995-01-10 삼성전자 주식회사 박막 트랜지스터와 그 제조방법
US6372586B1 (en) * 1995-10-04 2002-04-16 Texas Instruments Incorporated Method for LDMOS transistor with thick copper interconnect
CN1757117A (zh) * 2003-03-05 2006-04-05 先进模拟科技公司 具有平坦化的栅极总线的沟槽功率金属氧化物半导体场效应晶体管
US20090212435A1 (en) * 2008-02-25 2009-08-27 Robert Montgomery Power semiconductor device including a double metal contact
CN102246306A (zh) * 2008-12-08 2011-11-16 飞兆半导体公司 具有增大的击穿电压特性的基于沟槽的功率半导体器件
CN104009071A (zh) * 2013-02-26 2014-08-27 三垦电气株式会社 半导体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974750B2 (en) * 2003-06-11 2005-12-13 International Rectifier Corporation Process for forming a trench power MOS device suitable for large diameter wafers
US8193559B2 (en) * 2009-01-27 2012-06-05 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
JP6440989B2 (ja) * 2013-08-28 2018-12-19 ローム株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283202A (en) * 1986-03-21 1994-02-01 Advanced Power Technology, Inc. IGBT device with platinum lifetime control having gradient or profile tailored platinum diffusion regions
KR950000143B1 (ko) * 1991-12-26 1995-01-10 삼성전자 주식회사 박막 트랜지스터와 그 제조방법
US6372586B1 (en) * 1995-10-04 2002-04-16 Texas Instruments Incorporated Method for LDMOS transistor with thick copper interconnect
CN1757117A (zh) * 2003-03-05 2006-04-05 先进模拟科技公司 具有平坦化的栅极总线的沟槽功率金属氧化物半导体场效应晶体管
US20090212435A1 (en) * 2008-02-25 2009-08-27 Robert Montgomery Power semiconductor device including a double metal contact
CN102246306A (zh) * 2008-12-08 2011-11-16 飞兆半导体公司 具有增大的击穿电压特性的基于沟槽的功率半导体器件
CN104009071A (zh) * 2013-02-26 2014-08-27 三垦电气株式会社 半导体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403341A (zh) * 2020-03-28 2020-07-10 电子科技大学 降低窄控制栅结构栅电阻的金属布线方法

Also Published As

Publication number Publication date
DE102015121852A1 (de) 2016-06-16
US20160172295A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
CN105743477B (zh) 桥接电路
US8829568B2 (en) Gallium nitride semiconductor device and method for producing the same
CN103329256B (zh) 具有后表面隔离的半导体装置
CN102893392B (zh) 采用孤岛拓扑结构的高密度氮化镓器件
US9691757B2 (en) Semiconductor device including transistors and diodes and a first line extending between the transistors and diodes
US20120229176A1 (en) Integrated Semiconductor Device
US9356017B1 (en) Switch circuit and semiconductor device
CN102203936A (zh) 半导体器件及其制造方法
US10153276B2 (en) Group III heterojunction semiconductor device having silicon carbide-containing lateral diode
TW201515220A (zh) 具垂直結構之氮化鎵功率半導體裝置
US20170103978A1 (en) Switch Circuit, Semiconductor Device and Method
US11670712B2 (en) Semiconductor device structure and method for manufacturing the same
CN110010562A (zh) 半导体器件
US9991373B1 (en) Semiconductor device
CN105702654A (zh) 具有减小的栅极电阻的功率fet
US7897998B2 (en) III-nitride power semiconductor device
US9929107B1 (en) Method for manufacturing a semiconductor device
US11282929B2 (en) Semiconductor device
US9530847B2 (en) Semiconductor device with field electrode and field dielectric
CN104733514A (zh) 具有半绝缘场板的功率半导体器件
US11652022B2 (en) Power semiconductor device and method
US11581402B2 (en) Lateral semiconductor device and method of manufacture
US11552125B2 (en) Method of manufacturing an optoelectronic device comprising a plurality of diodes and an electronic circuit for controlling these diodes
US10388591B2 (en) Method of forming a reliable and robust electrical contact
US20230154977A1 (en) Semiconductor Device and Method of Forming MOSFET Optimized for RDSON and/or COSS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160622