CN105701304B - 通过表格快速构建高速链路的方法 - Google Patents

通过表格快速构建高速链路的方法 Download PDF

Info

Publication number
CN105701304B
CN105701304B CN201610029620.7A CN201610029620A CN105701304B CN 105701304 B CN105701304 B CN 105701304B CN 201610029620 A CN201610029620 A CN 201610029620A CN 105701304 B CN105701304 B CN 105701304B
Authority
CN
China
Prior art keywords
submodel
link
interface
parameter
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610029620.7A
Other languages
English (en)
Other versions
CN105701304A (zh
Inventor
凌峰
代文亮
蒋历国
夏云兵
翁寅飞
顾志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinhe Semiconductor Technology Shanghai Co ltd
Original Assignee
SUZHOU XPEEDIC TECHNOLOGY Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU XPEEDIC TECHNOLOGY Inc filed Critical SUZHOU XPEEDIC TECHNOLOGY Inc
Priority to CN201610029620.7A priority Critical patent/CN105701304B/zh
Publication of CN105701304A publication Critical patent/CN105701304A/zh
Application granted granted Critical
Publication of CN105701304B publication Critical patent/CN105701304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明公开了一种通过表格快速构建高速链路的方法,包括以下步骤:读取导入的S参数,根据两种不同的排列方式分别对接口进行配对;添加传输线模型,设置传输线的宽度、长度、间隔和阻抗参数;在启动表格的时候自动添加所有已经导入的S参数和传输线并按顺序排列;读取表格中的设置,将子模型以图示化的方式显示在软件面板上;读取表格中的接口配置信息将每个子模型与左右模型进行连接;完成链路设计,生成一个完整的级联链路图,整个链路图的信息和配置参数都会保留在内存中以便进行下一步分析仿真。采用新颖的表格模式建立高速链路的方法;生成链路速度极快,自动增加端口。

Description

通过表格快速构建高速链路的方法
技术领域
本发明涉及电子设计自动化领域,应用于高速回路仿真软件,具体涉及一种通过表格快速构建高速链路的方法。
背景技术
高速通道的传输速率达到千兆级别,优化通道性能必须考虑到整个模型的每一个组件和通道,包括连接器、传输线(TML)、S参数模型等。再者,在前仿真阶段,对所选材料及走线设计需要做大数据的分析,若是逐一建立传输线模型将是很耗时的工作,因此需要参数化一些传输线变量,譬如材料属性,长度,宽度信息等,让软件自动完成后期运算,在建立链路时,要支持用户扫描不同的S参数结果,最后级联得到整个通道的S参数,将结果呈现出来方便用户做筛选。而要快速得到准确的扫描结果就必须有快速的级联算法,这也是目前EDA主流软件亟待解决的瓶颈,也是本发明解决的技术难点。
在传统的高速背板系统进行链路仿真时,通常在原理图界面中逐一插入S参数模型,TML模型并且通过手动方式配置相应的连接关系,然后进行仿真分析。随着应用需求的高速发展,背板系统的规模也成指数增长,特别在高传输速率的情况下,通道间串扰分析的重要性也不言而喻。使用目前的方式建立大量背板系统,建立时间较长,链路复杂很容易出错,仿真和调试结构都会花费大量时间。这些都是目前EDA主流软件亟待解决的瓶颈,也是本发明解决的技术难点。
发明内容
本发明的目的在于克服现有技术存在的以上问题,提供一种通过表格快速构建高速链路的方法,通过在表格里预先导入背板系统各模块并建立相互的连接关系,建立原则遵循一定规则。同时融合了传统对链路编辑的操作,自动增加端口等功能,使得建立高速链路的效率大大提高。表格的方式建立通道调理清晰,准确性较高,修改起来也非常灵活。
为实现上述技术目的,达到上述技术效果,本发明通过以下技术方案实现:
一种通过表格快速构建高速链路的方法,包括以下步骤:
步骤0)读取导入的S参数,读取参数的Pin信息和Pin Direction信息,根据两种不同的排列方式分别对接口进行配对,每两个接口组成一对,所有外部导入的S参数数据都储存在内存中;
步骤1)添加传输线模型,设置传输线的宽度、长度、间隔和阻抗参数;
步骤2)在启动表格的时候自动添加所有已经导入的S参数和传输线并按顺序排列;
步骤3)读取表格中的设置,将子模型以图示化的方式显示在软件面板上,从左至右,以第一列数子大小为先后,拥有相同数字的子模型放在同一列从上至下分布;
步骤4)读取表格中的接口配置信息将每个子模型与左右模型进行连接;
步骤5)完成链路设计,生成一个完整的级联链路图,整个链路图的信息和配置参数都会保留在内存中以便进行下一步分析仿真;
步骤6)结束。
进一步的,所述步骤0中的两种不同的排列方式包括顺序排列和奇偶排列。
进一步的,所述步骤4包括以下步骤:
a)每个模型只配置左端需要连接的接口(一般以对的形式连接);
b)每个子模型的右端自动按序连接右边列中子模型的左端;
c)如果有左右接口数为奇数的子模型,最下面的单个接口不连接;
d)如果有特殊情况比如子模型右端只要一个接口,回到步骤c,复制该子模型使用两个同样的子模型组成一对进行连接;
e)如果子模型设置的左端接口数不够,则不连接;
f)如果子模型设置的左端接口数量有多余,则按顺序连接,多余的不连接;
g)最左边的子模型左端和最右边的子模型右端自动添加端口。
本发明的有益效果是:
1、采用新颖的表格模式建立高速链路的方法;
2、表格中融合一些链路操作的快捷功能;
3、表格中连接关系定义条理清楚,不容易出错,易于二次修改;
4、生成链路速度极快,自动增加端口。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为快速建立仿真链路的表格界面;
图2为生成的链路原理图;
图3为Mirror功能示意图;
图4为Direction变化示意图;
图5为repeat功能示意图;
图6为Diff Pair功能示意图;
图7为最后生成的双通道链路示意图;
图8为顺序排列接口配对示意图;
图9为奇偶排列接口配对示意图;
图10为传输线模型示意图。
具体实施方式
下面将参考附图并结合实施例,来详细说明本发明。
参照图8至图10所示一种通过表格快速构建高速链路的方法,包括以下步骤:
步骤0)读取导入的S参数,读取参数的Pin信息和Pin Direction信息,根据两种不同的排列方式(顺序排列和奇偶排列)分别对接口进行配对,每两个接口组成一对,所有外部导入的S参数数据都储存在内存中;
步骤1)添加传输线模型,设置传输线的宽度、长度、间隔和阻抗参数;
步骤2)在启动表格的时候自动添加所有已经导入的S参数和传输线并按顺序排列;
步骤3)读取表格中的设置,将子模型以图示化的方式显示在软件面板上,从左至右,以第一列数子大小为先后,拥有相同数字的子模型放在同一列从上至下分布;
步骤4)读取表格中的接口配置信息将每个子模型与左右模型进行连接,包括以下步骤:
a)每个模型只配置左端需要连接的接口(一般以对的形式连接);
b)每个子模型的右端自动按序连接右边列中子模型的左端;
c)如果有左右接口数为奇数的子模型,最下面的单个接口不连接;
d)如果有特殊情况比如子模型右端只要一个接口,回到步骤c,复制该子模型使用两个同样的子模型组成一对进行连接;
e)如果子模型设置的左端接口数不够,则不连接;
f)如果子模型设置的左端接口数量有多余,则按顺序连接,多余的不连接;
g)最左边的子模型左端和最右边的子模型右端自动添加端口。
步骤5)完成链路设计,生成一个完整的级联链路图,整个链路图的信息和配置参数都会保留在内存中以便进行下一步分析仿真;
步骤6)结束。
本发明的具体实施过程如下:
1、如图1所示是快速建立仿真链路的表格界面,主要分为数据区域(上)和链路操作功能按钮区域(下)。数据区域定义了链路模型及其连接关系。链路操作功能包含模块移动,复制,镜像等。
2、在表格中,Column Num代表列,它规定了一个链路自左向右的顺序。可以通过Move up/down调整模块的顺序。Model Type表征了模型是S 参数或传输线模型。Mode Name定义了模型的名字,Diff Pair定义了模块间的链接结点名,对于多个差分对的模型可以手动进行结点的选择。图2是生成的链路原理图,它和图1是一一对应的关系。
3、使用镜像功能可以实现快速链路建立。鉴于背板系统TX/RX两端链路是对称的情况,本功能可以提高链路建立的效率。首先同时选中前三个模块,点击Mirror功能按钮,软件将在第四个连接器模块右侧建立一条相同的通路(图3)。可以观察到复制出来模块的Direction发生了变化(图4)。
4、使用复制的方法建立多个链路通道。同时选中除连接器外的模块,点击repeat按钮。模块被复制,并具有相同的Column Num,但属于不同的通道(图5)。接下来为每个通道设置与中部连接器的连接节点,点击连接器模块的Diff Pair以此选择两个通路的连接节点(图6)。点击OK,生成的双通道链路如图7所示。
5、对于使用表格方式产生的链路,连接关系都能保存下来,以便在下次建立原理图时进行适当修改,编辑。
6、通过表格方式也可以定制高速链路模板,满足特定项目需求。支持链路模块的参数化扫描。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (3)

1.一种通过表格快速构建高速链路的方法,其特征在于,包括以下步骤:
步骤0)读取导入的S参数,读取参数的Pin信息和Pin Direction信息,根据两种不同的排列方式分别对接口进行配对,每两个接口组成一对,所有外部导入的S参数数据都储存在内存中;
步骤1)添加传输线模型,设置传输线的宽度、长度、间隔和阻抗参数;
步骤2)在启动表格的时候自动添加所有已经导入的S参数和传输线并按顺序排列;
步骤3)读取表格中的设置,将子模型以图示化的方式显示在软件面板上,从左至右,以第一列数字大小为先后,拥有相同数字的子模型放在同一列从上至下分布;
步骤4)读取表格中的接口配置信息将每个子模型与左右模型进行连接;
步骤5)完成链路设计,生成一个完整的级联链路图,整个链路图的信息和配置参数都会保留在内存中以便进行下一步分析仿真;
步骤6)结束。
2.根据权利要求1所述的方法,其特征在于:所述步骤0中的两种不同的排列方式包括顺序排列和奇偶排列。
3.根据权利要求1所述的方法,其特征在于,所述步骤4包括以下步骤:
a)每个模型只配置左端需要连接的接口;
b)每个子模型的右端自动按序连接右边列中子模型的左端;
c)如果有左右接口数为奇数的子模型,最下面的单个接口不连接;
d)如果子模型右端只要一个接口,回到步骤c,复制该子模型使用两个同样的子模型组成一对进行连接;
e)如果子模型设置的左端接口数不够,则不连接;
f)如果子模型设置的左端接口数量有多余,则按顺序连接,多余的不连接;
g)最左边的子模型左端和最右边的子模型右端自动添加端口。
CN201610029620.7A 2016-01-18 2016-01-18 通过表格快速构建高速链路的方法 Active CN105701304B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610029620.7A CN105701304B (zh) 2016-01-18 2016-01-18 通过表格快速构建高速链路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610029620.7A CN105701304B (zh) 2016-01-18 2016-01-18 通过表格快速构建高速链路的方法

Publications (2)

Publication Number Publication Date
CN105701304A CN105701304A (zh) 2016-06-22
CN105701304B true CN105701304B (zh) 2019-05-07

Family

ID=56226393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610029620.7A Active CN105701304B (zh) 2016-01-18 2016-01-18 通过表格快速构建高速链路的方法

Country Status (1)

Country Link
CN (1) CN105701304B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108804775B (zh) * 2018-05-22 2022-02-18 郑州云海信息技术有限公司 一种基于Matlab的高速信号散射参数计算方法及装置
CN109325319B (zh) * 2018-12-04 2023-03-07 中国航空工业集团公司西安航空计算技术研究所 一种高速串行总线无源链路自动优化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299223A (zh) * 2008-06-19 2008-11-05 中兴通讯股份有限公司 一种高速串行通道接收器均衡的仿真方法及装置
CN103399979A (zh) * 2013-07-04 2013-11-20 电子科技大学 一种板级电路测试性模型自动生成方法
CN104093265A (zh) * 2014-07-24 2014-10-08 浪潮电子信息产业股份有限公司 一种减少Connector引脚相互串扰的设计方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299223A (zh) * 2008-06-19 2008-11-05 中兴通讯股份有限公司 一种高速串行通道接收器均衡的仿真方法及装置
CN103399979A (zh) * 2013-07-04 2013-11-20 电子科技大学 一种板级电路测试性模型自动生成方法
CN104093265A (zh) * 2014-07-24 2014-10-08 浪潮电子信息产业股份有限公司 一种减少Connector引脚相互串扰的设计方法

Also Published As

Publication number Publication date
CN105701304A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
DE69332391T2 (de) Struktur und Methode zur Versorgung einer wieder konfigurierbaren Emulation-Schaltung
CN101587508B (zh) 用于确定数据路径的路由的方法、系统及计算机程序产品
CN107329747A (zh) 一种生成多主题样式的方法及装置
De Magistris et al. Synchronization of networks of non-identical Chua's circuits: Analysis and experiments
CN105701304B (zh) 通过表格快速构建高速链路的方法
CN108304473A (zh) 数据源之间的数据传输方法和系统
CN101317179A (zh) 并入soc分层设计的定时约束
CN105388880A (zh) 用于连接设立为用于测试控制装置的测试装置的输入/输出接口的方法
Lin et al. Average consensus for networks of continuous-time agents with delayed information and jointly-connected topologies
Göhnert et al. A workbench to construct and re-use network analysis workflows: Concept, implementation, and example case
CN116151161A (zh) 一种基于脚本语言实现的引脚复用电路自动生成方法
US11120189B2 (en) Single-ended-mode to mixed-mode transformer spice circuit model for high-speed system signal integrity simulations
CN102662630B (zh) 一种代码生成方法
Mostafa Asheghan et al. Robust global synchronization of two complex dynamical networks
CN103605806A (zh) 可配置的结构化数据组织方式的实现方法
CN111027251A (zh) 一种基于偏好集的电磁继电器稳健性优化设计方法
CN112905506B (zh) 一种基于多值apuf的可重构系统
CN102279824B (zh) 输入接口扩展电路及控制装置
Kolonko et al. A split-modular approach to wave digital filters containing bipolar junction transistors
DE102020130212A1 (de) Verfahren zum deterministischen Clustering und Packing für Random-Logik auf programmierbaren integrierten Schaltungen
CN100578513C (zh) 三态器件上拉阻抗/下拉阻抗/总线保持转换方法
CN109088622A (zh) 一种细粒度延迟输出控制的电路和方法
Rubin et al. Controllability and Observability in Linear Time‐Variable Networks With Arbitrary Symmetry Groups
CN105892975B (zh) 一种kvm的管理板
WO2010038387A1 (ja) 回路設計方法、回路設計システム及び記録媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191113

Address after: 200120 Shanghai City, Pudong New Area Chinese (Shanghai) free trade zone fanchun Road No. 400 Building 1 layer 3

Patentee after: Core and semiconductor technology (Shanghai) Co.,Ltd.

Address before: 215000 science and Technology Pioneer Park, Wujiang Economic Development Zone, Suzhou, Jiangsu

Patentee before: Suzhou Xinhe Electronic Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 200120 Pudong New Area, Shanghai, China (Shanghai) free trade trial area, No. 3, 1 1, Fang Chun road.

Patentee after: Xinhe Semiconductor Technology (Shanghai) Co.,Ltd.

Address before: 200120 Pudong New Area, Shanghai, China (Shanghai) free trade trial area, No. 3, 1 1, Fang Chun road.

Patentee before: Core and semiconductor technology (Shanghai) Co.,Ltd.